TW307899B - Semiconductor apparatus and manufacturing method thereof - Google Patents

Semiconductor apparatus and manufacturing method thereof Download PDF

Info

Publication number
TW307899B
TW307899B TW085105288A TW85105288A TW307899B TW 307899 B TW307899 B TW 307899B TW 085105288 A TW085105288 A TW 085105288A TW 85105288 A TW85105288 A TW 85105288A TW 307899 B TW307899 B TW 307899B
Authority
TW
Taiwan
Prior art keywords
film
guide
conductive
contact
edge
Prior art date
Application number
TW085105288A
Other languages
English (en)
Inventor
Takanao Eimori
Hirotsugu Kimura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW307899B publication Critical patent/TW307899B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

A 7 B7 經濟部中央標準局Μ X消费合作社印 五、發明説明( 1 ) '1 [發明所臑之技術領域] 1 1 I 本 發 明 有 關 於 使 用 自 行 對 準 接 觸 之 Aj£ 導 黼 願 裝 置 及 其 製 造 1 1 方 法 t 尤 其 有 關 於 自 行 對 準 接 m 處 理 之 後 X 程 之 m 接 觸 〇 請 先 m 1 1 | [習知之技術] 讀 背 1 1 面 f 對 於 使 用 白 行 對 準 接 觸 之 習 知 之 s參·: 導 體 裝 置 下 面 Μ 動 之 注 I | 意 1 ! 態 随 機 存 取 記 憶 器 (M下稱為D RAM) 為 例 用 來 進 行 說 明 〇 事 項 t h 1 I 圖 29用 來 表 示 習 知 之 DR ΛΜ之 ψ fii 設 計 和 剖 面 m 造 〇 如 圆 2 9 填 1 % 本 裝 所 示 DRAM 之 記 憶 器 單 元 是 首 先 在 半 導 體 基 板 上 配 置 轉 移 頁 1 I 閘 (字線 WL) 然 後 再 在 其 上 « '響. 位 元 線 (BL) ύ 因 此 位 1 1 元 線 接 觸 部 被 設 計 在 字 線 之 間 從 上 方 落 下 到 字 線 之 間 隙。 1 1 另 外 — 方 面 在 電 容 II 部 關 發 有 3次元之堆#型單元( 1 訂 堆 積 型 )或溝道型駆元( 满 堀 型 )用来代替爾容麗連到槿限 1 I 之 平 行 平 板 型 電 極 1:1 Η 中 尤 Ά 是 在 堆 1 k 列 中 採 用 1 | COB構造(Ca pa C ί ί 0 r _ Ον e r ~ B it 1 i Π ϋ )( # 照 IDEM Τ e c h . 1 1 I D ί g · 1 9 88 . P Ρ . 592 -5 9 5 ) 不必擔心位元線接觸 可Μ 1 線 使 記 憶 區 域 之 單 位 擊 充 分 的 變 大 〇 在 此 種 構 造 中 如 其 -! 名 所 示 因 為 電 容 器 在 位 元 線 之 上 方 所 Μ ^9L 容 器 之 接 觸 -! I 部 (亦即儲存節點接觸部) 被 設 If 在 位 元 線 和 于 線 之 格 子 之 I I 間 需 要 從 上 方 落TfJ格 子 之 間 隙 〇 1 1 随 著 微 细 加 X 技 術 之 m 步 要 Μ 微 細 化 尺 寸 將 ae 里 叠 或 尺 1 1 寸 之 總 誤 差 控 m 成 很 小 會 變 成 非 常 困 難 〇 慨 如 使 其 厘 « 時 1 1 變 成 如 ΙΒΠ 腿 29所 示 位 元 線 接 觸 部 或 黼 存 節 點 趨 ίκ 觸 部 會 造 成 1 | 與 轉 移 閛 短 路 〇 對 於 該 鼹 格 之 微 細 化 之 横 方 向 之 控 _ 效 率 1 I « 變 成 需 要 有 餘 裕 程 度 之 斑 理 組 合 亦 即 爾 砸 m 有 自 行 對 準 1 1 本纸张尺度適用十阀國家標準(〔’阽)/\4現格(2丨0><2(;7公嬸) 307899 at B7 經濟部中央標準局員工消費合作社印聚 五、發明説明( r 1 I 接 觸 技 術 〇 1 1 1 圖 30表 示 使 用 有 矽 氮 化 膜 之 行對 準接觸 技術 之 實 例 〇 1 | 在 使 用 有 氮 化 膜 之 § 行 對 準 接 觸 技術 中,具 有Μ 氮 化 膜 覆 請 閱 1 I 蓋 在 配 線 曆 之 上 部 和 側 壁 之 Si N (矽氮 化腆)儸鑒方式( 黎 照 讀 背 面 1 1 1 II SP 5270240) 和 將 1Η氮化膜包夾在履間氣化膜之間之 之 注 素 f Ί m Μ Si Ν(矽 氮 化 膜 )方式( 參 照 Sy 1 P . VLSI. Tech Di g · 1 項 1 4 再 1 I 1987 * ΡΡ * 9 3 •-V-· 9 4 ) 、任- -種方式鄯是將作為鈾刻姐摟餍 % 本 1 裝 之 Si η (矽 氮 化 膜 )覆蕹在作為下部配線之縳移剛 )在S ί Η I ·—, 1 I 側 壁 方 式 中 以 不 削 去 Si N之方式班行氣化膜蝕刻用來獾 1 1 1 得 與 基 板 之 接 觸 在 覆 篕 Si N方式中 ,M S ί N暫時 的 阻 止 氣 1 1 化 膜 接 觸 g由 刻 然 後 對 S ί N和下曆之氧化膜進行蝕刻 ϋ 1 訂 Μ 獲 得 與 基 板 之 接 觸 0 1 1 侬 照 上 述 之 方 式 Μ 氮 化 膜 作 為祖 擋層, 進行 a 行 對 準 1 I 接 觸 開 Ρ 後 之 裝 置 在 後 X 程 所 發 生之 問鼴是 鋁配 線 用 之 接 1 1 | 觸 蝕 刻 之 問 題 0 Η 3 1 表 示 窗 穿 曆 閲絕 緣膜之 鋁接 觸 部 之 狀 1 線 態 9 爾 要 在 靥 間 膜 之 各 種 深 度 播 得接 觸 如 鼴3 1所 示 » 尤 ΐ 1 其 是 使 鋁 接 觸 部 之 層 間 媒 進 行 完 全平 坦化時 ,活 性 區 域 和 1 I 字 線 上 之 接 觸 部 變 深 饰, 凤 高 比 變 大 在寬高 比較 大 之 微 细 1 I 接 觸 部 中 /± 孔 洞 之 底 部 會 使 蝕 刻速 度降低 因而 發 生 RIE 1 1 1 La g ( R e a c L i ve 1〇 η Et c h ί η g La g) ° 尤其是 K氮 化 膜 作 為 1 1 姐 擋 層 之 行 對 準 方 式 其 構造 S將不 容易 被 触 刻 之 1 1 氮 化 膜 配 置 在 容 易 發 生 L a g之較深之接觸孔洞之底部 1 1 * 在 對 氮 ib 膜 進 行 開 P 之 期 間 對於 上部之 位元 線 和 爾 元 1 I 板 會 產 ife 過 度 _ 刻 因 此 會 發 /jb 突出 剝饑之 PI鼸 0 1 1 本紙張疋度適用中國_家榡率(CNS } A4規,格(2丨OX297公f ) -5 ~ 307899 B7 經濟部中央樣準局負工消费合作社印聚 五、發明说吵 ( ;i) 1 1 I [I 3明所欲解決之間題] 1 1 I 如 上 所 述 » 在 習 知 之 使 rrt 用 自 行 對 準 接 觸 之 半 導 黼 裝 置 之 1 | 請 1 I 製 m 時 於 後 X 程 之 鋁 接 觸 之 形 成 會 有 各 雄 桶 間 題 〇 本 發 明 先 閱 1 I 用 來 解 決 此 等 間 題 其 的 m 提 供 —- 種 半 導 JMK 釅 裝 置 所 使 蜻 背 而 1 1 用 之 白 行 對 準 接 觸 技 術 是 利 用 羅 化 顯 本 發 明 亦 提 供 之 注 I 1 意 1 在 層 間 有 效 形 成 鋁 接 觸 部 等 之 導 通 路 徑 之 半 導 髑 裝 置 及 其 事 項 1» 1 再 1 1 製 造 方 法 〇 填 % 本 1 裝 [解決間題之手段] 頁 1 I 本 發 明 之 半 導 髓 裝 置 之 特 激 :;1 具 備 有 半 導 髓 基 板 • m 1 1 I 錄 膜 覆 Μ 該 半 谢 辱 體 基 板 之 ί£ 面 導 爾 娜 具 有 接 觸 部 1 1 被 配 置 在 該 m 緣 m 中 之 上 述 半 導 體 基 板 之 主 面 近 傍 矽 氮 1 訂 化 膜 被 配 置 在 丄 逑 之 m 緣 m 中 用 來 覆 麗 上 述 之 半 導 體 1 1 基 板 之 主 面 和 上 逑 之 導 電 部 和 導 通 路 徑 在 貫 穿 上 述 之 1 I 絕 緣 膜 和 上 述 之 δ夕 氮 化 IU4 膜 之 後 到 達 上 述 導 爾 部 之 撥 觸 部 〇 1 1 1 本 發 明 之 另 一 態 樣 之 半 導 體 裝 麗 之 特 激 是 具 備 有 半 導 1 線 體 基 板 在 主 面 具 有 接 觸 部 絕 緣 m 覆 m 在 該 導 體 基 1 I 板 -y 主 面 導 電 部 具 有 接 觸 部 被 配 m Μ. 在 m m 緣 膜 中 之 上 i I 述 半 専 體 基 板 之 主 面 近 傍 矽 觀 化 膜 被 配 η〇α 置 在 上 述 之 絕 I I 緣 膜 中 用 來 覆 Μ 上 述 之 半 導 體 基 板 之 主 面 和 上 述 之 導 電 I 1 部 導 通 路 徑 在 Μ 穿 上 述 之 絕 緣 膜 和 上 述 之 矽 Jtsu 撤 化 膜 之 I I 後 到 達 上 述 導 電 部 之 接 觸 部 和 導 通 路 徑 在 «0- 興 穿 上 述 之 I I 絕 緣 膜 和 上 述 .V 矽 氮 化 願 之 後 到 達 上 述 半 導 黼 基 板 之 接 觸 I I 部 0 I I 本 發 明 之 另 態 樣 之 半 導 髓 裝 V •E9·. 之 特 擞 是 具 備 有 半 導 1 1 木紙依尺度遴用中阈國家標卒(CNS > Λ4規格(210XM7公犛) 經濟部中央標率局Μ工消f合作社印製 307899 A7 A / B7 五、發明説明(‘i) 髑基板,在主面具有接觸部;is緣_,覆麓在該半導髓基 板之主面;導電部,具有接觸部被配置在該涵緣顏中之上 述半導體基板之主面近傍:矽氮化臟,被κ置在上述之絕 緣膜中,殘留成用來覆簠上述之半導驩基板之主面,在上 述導電部之區域則被除去:其他導電都,被配置在上述之 絕緣膜中;導通路徑,從該其他導電部賃穿上述之涵緣膜 和上述之矽氮化膜之後到埵上述半導體基板之接觸部;和 導通路徑,在貫穿上述涵緣膜之後到_上述導霄鄯之接觸 部。 本發明之另一態樣之半導體裝置之特激播具備有:半導 體基板,在其主面具菏·方和另外一方之撥觸部;絕緣膜 ,覆蓋在該半導體之主面;導電部,具有接觸部被配置在 該絕緣膜中之上述半導鱺基板之在面近傍;矽氮化膜*被 配置在上述之絕緣膜中,殘留成用來覆駑上述半導髗基板 之主面之上述另外一方之接觸部,在上述之一方之接觸部 和上述之導電部之區域則被除去;其他導爾部,被K置在 上述之絕緣膜中;導通路徑,從該其他導電部賃穿上述之 絕緣膜和上述之矽氰化膜之後到達上述半導艚基板之上述 之另外一方之接觸部;和導通路徑,在貫穿上述«緣膜之 後到達上述之一方之接觸部。 本發明之另一態樣之半導讎裝置之特擻噩具備有:半導 體基板;絕緣膜,覆Μ在該半導髗基板之主面:導霍部, 被配置在該絕緣膜中之上述半導醱基板之主面近傍,形成 從該主面突出;矽氮化膜,被配置在上述之_緣臟中,形 本紙張尺度適用中阈國家標準(C’NS ) Λ4规格U10X 297公釐) (讀先閱讀背面之注意事項再填寫本頁) 19^^ Kn nn nn ml m m 1 1* nn i ^^^1 -s A7 B7 經濟部中央標準局負工消费合作社印鉍 五、發明説明( L )). 1 1 成 覆 蓋 在 上 述 導 爾 鄒 之 側 面 « 和 導 通 路 徑 f 在 貢 穿 上 述 鱷 1 1 1 緣 膜 之 後 到 壤 上 述 導 電 部 之 接 觸 部 1 I 本 發 明 之 另 戆 樣 之 半 導 臞 裝 董 之 特 緻 最 具 備 η : 半 導 請 先 閱 1 I 體 基 板 t 在 主 面 具 有 接 m 部 嫌 緣 顏 * 覆 篕 在 該 半 m 體 基 讀 背 1 1 1 板 之 主 面 ; 導 電 部 f 具 有 接 觸 部 被 配 置 在 該 函 緣 臟 中 之 上 之 注 \ 雪, ! 述 半 導 體 基 板 之 主 面 近 傍 • 形 成 從 該 主 面 突 出 1 矽 氣 化 顏 W>"s 1 項 [ 再 1 1 t 被 配 置 在 上 述 之 絕 緣 膜 中 * 形 成 覆 Μ 在 上 述 導 爾 部 之 俩 填 寫 本 1 裝 面 > 導 通 路 徑 , 在 貫 穿 上 述 絕 緣 勝 之 後 到 達 上 逑 導 糴 部 之 頁 s^-· 1 I 接 觴 部 和 導 通 路 徑 在 貫 穿 上 述 絕 緣 _ 之 後 到 壤 上 述 半 1 1 | 導 體 基 板 之 主 面 之 接 m 部 〇 1 1 本 發 明 之 另 — 態 樣 之 半 導 鼸 裝 置 之 持 緻 Μ 具 備 有 半 導 1 訂 體 基 板 涵 緣 膜 覆 Μ 在 該 半 導 雜 基 板 之 主 面 導 霉 都 » 1 I 被 配 置 在 該 絕 緣 m 中 之 上 述 半 導 讎 基 板 之 主 面 近 傍 形 成 1 I 從 該 主 面 突 出 矽 Isst 觀 化 膜 被 m 置 在 1; 述 之 絕 緣 _ 中 形 1 1 | 成 覆 Μ 在 上 述 之 導 爾 部 和 m •rr 通 繼 路 徑 在 貢 穿 上 述 之 絕 緣 1 線 膜 和 上 述 之 矽 氮 化 顏 之 後 到 達 上 述 導 電 部 之 偷 m 觴 鄯 〇 本 發 明 之 另 —_. 態 樣 之 半 導 鼸 裝 置 之 特 黻 是 具 備 有 半 導 J I 體 基 板 » 在 主 面 具 有 接 觸 部 緬 緣 膜 覆 Μ 在 該 半 導 髖 基 1 | 板 之 主 面 導 電 部 9 被 配 置 在 鼷 m 緣 膜 中 之 上 述 半 導 體 基 1 1 I 板 之 主 面 近 傍 > 形 成 從 該 主 面 突 出 矽 氣 ib _ t 被 配 置 在 1 1 上 述 之 絕 緣 膜 中 * 形 成 覆 董 在 上 述 之 導 霣 m 導 通 路 徑 t 1 1 在 貫 穿 上 述 之 絕 緣 m 和 上 述 矽 缀 化 顧 之 後 到 達 上 述 導 電 部 1 I 之 接 觸 部 和 導 通 路 徑 * 在 m 穿 上 述 之 鮰 緣 a·** 顯 之 後 到 達 上 1 I 述 半 導 體 基 板 之 接 圈 部 0 1 1 本紙悵尺度適用中國國家標準(CNS ) Λ4現格(210X 297公釐) 8 A7 rn 經濟部中央標準局員工消费合作杜印袋 五、發明说明( 1 1 本 發 明 之 另 態 备学 樣 之 半 導 黼 黏 iCx 置 之 特 激 m Μ 在 上 述 之 各 個 1 1 1 態 樣 中 具 備 有 ; 其 他 導 镦 部 » 被 配 置 在 上 述 之 m 緣 膜 中 » 1 I 具 有 接 觸 部 » 和 其 他 導 通 路 徑 在 貫 穿 上 述 之 m 緣 顏 之 後 請 閱 1 I 到 達 上 述 其 他 導 爾 部 之 接 觸 部 α 讀 背 1 1 而 l· 其 次 % 本 發 明 之 半 導 體 裝 置 之 製 造 方 法 之 特 m 是 所 具 備 之 注 4 I 意 之 工 程 包 含 有 在 半 導 體 基 板 主 面 m Μ 涵 緣 腹 < 在 該 絕 事 項 1 再 1 | 緣 膜 設 詈 JSI. 導 電 部 .使 矽 氮 化 _ 覆 m JmL 在 上 述 之 m 緣 願 和 上 述 4 η 本 1 之 導 電 部 至 少 在 上 述 導 霪 部 之 接 觸 部 之 區 域 除 去 上 述 之 頁 1 I 矽 氮 化 膜 然 後 Μ 其 他 絕 緣 膜覆 n 和 設 置 導 通 路 徑 使 其 1 1 I 在 賃 穿 上 述 之 其 他 絕 緣 m 之 後 到 達 上 述 導 爾 部 之 接 觸 部 〇 1 1 本 發 明 之 導 體 裝 置 之 製 造 /J 法 之 特 激 是 所 具 備 之 工 程 1 訂 包 含 有 在 半 導 體 基 板 之 主 面 覆 Μ JaA 第 絕 緣 釅 在 該 第 '* ! 1 m 緣 膜 設 置 導 電 部 在 該 導 爾 部 覆 Μ 第 二 婦 緣 膜 iLAf 將 矽 氮 1 I 化 膜 覆 蓋 在 上 述 之 第 一 絕 緣 膜 和 第 二 絕 緣 勝 至 少 在 上 述 [ 1 1 導 電 部 之 接 觸 部 之 區 域 除 去 上 述 之 矽 鳳 化 臌 然 後 Μ βτΛΓ 爾 三 1 線 絕 緣 膜 覆 Μ 和 設 置 導 通 路 徑 使 其 貫 穿 上 述 之 第 -一 絕 緣 膜 ί 1 之 後 到 達 上 述 導 電 部 之 接 觸 部 〇 I 本 發 明 之 另 態 樣 之 半 導 體 裝 置 之 製 造 方 法 之 特 微 是 所 1 I 具 備 之 X 程 包 含 有 在 半 導 Mm 頭 甘 板 之 主 面 覆 Μ 第 -一 絕 緣 m 1 1 I * 在 該 絕 緣 膜 設 置 導 爾 部 在 該 導 爾 部 覆 蓋 m — 鳐 緣 m . 9 I 1 將 矽 氮 化 膜 覆 Μ 在 上 述 之 第 —- 總 嫌 膜 和 第 涵 緣 顯 除 去 1 1 上 述 之 矽 親 化 膜 使 其 只 殘 留 在 上 述 之 半 導 體 基 板 之 主 面 之 1 I . 部 份 然 後 Μ 第 二 m 嫌 膜 覆 鐘 5 和 設 置 導 通 路 徑 使 其 貫 1 I 穿 上 述 之 第 三 絕 緣 顏 之 後 到 達 上 域 導 電 挪 之 接 m 部 〇 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4规格(2I0X297公楚) 9 307899五、發明説明(7) 所膜 ; 是緣膜 徽絕緣 特一嫌 之 第二 法躉第 方禳鑛 造面覆 製主鄯 之之爾 置板導 裝基該 黼體在 導導 ·, 半丰部 之在爾 樣:導 懸有置 一 含設 另包膜 之程緣 明工絕 發之該 本備在 具 ; 去然 除, *1 份 0 0 緣面 媚側 二 之 第部 和電 鼷導 緣述 絕上 一 在 第留 之殘 述只 上其 在使 Μ 膜 覆化 膜氮 化矽 氮 之 矽述 將上 第 之 述 上 穿 貫 其 使 〇 徑部 路觸 通接 導之 置部 設爾 和導 ;W 蓋上 覆锤 Aaw. Hu _ 1 緣後 絕之 三 膜 第緣 Μ 絕 後 三 具 ., -i. As» Ξ:p 是 緣 激絕 特一 之第 法 Μ 方覆 進面 製主 之 之 置板 裝基 髑艚 導導 半半 之在 揉 : 慇有 一 含 另包 i 明程 發工 本之 備 將述 ; 上 膜在貫 緣 ·,其 絕膜使 二緣徑 第絕路 蘧二通 覆第導 部和置 電 _ 設 導緣和 該絕 ; 在一膜 .,第 緣 部之絕 電述三 導上 第 置在M 設蓋覆 _ 覆膜 緣膜化 絕化氮 該氮矽 在 矽之 穿 之 0 緣 麵二 第 之 述 及 瞋 化 氮 η 矽部 之觸 述接 上 之 U βτ if δ 膜爾 緣導 絕述 三上 第達 之到 述後 導導 半半 之在 樣 .. 戆有 一 含 另包 之程 明 Η 發之 本備 具 所膜 是緣 徽絕 特一 之第 法親 方覆 造面 製主 之之 置板 裝基 (請先聞讀背面之·;!意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 .. 膜 膜緣 緣11 絕 二二 第 第之 驁述 覆上 部和 電 _ 導緣 該罐 在 一 .. 第 部之 電述 導上 置在 設 Μ 膜覆 緣膜 絕化 該氮 在矽 ; 將 矽到上之 所 之後穿部 懋 述之貫爾 揪 上膜其導 特 在緣使述 之 蘧涵樫上 法 覆三路嫌 方 和第通到 進 部之導後 製 電述 置之 之 導上設膜 置 他穿和&裝 其貫 .·氮 臞 圃其都矽 導 包 使觸之 半 其徑接述 之 使路之上 櫬 膜通部和 態 緣導電膜 一 絕置導緣 另 三設他絕 之 第.,其三。明 置膜述第部發 設化上之觸本 氮達 述接 本紙張尺度適用中國國家榡举(CNS ) Α4規格(210Χ297公釐) ο A7 R7 經濟部中央樣準局員工消費合作社印製 五、發明説明( 0 I I 具 備 之 X 程 包 含 有 : 在 半 導 艚 基 板 之 主 面 覆 m 第 絕 緣 膜 1 1 1 » 在 該 第 絕 緣 m 設 6« 導 電 部 在 該 導 電 部 覆 舊 第 二 絕 緣 1 I 膜 將 矽 氮 化 膜 覆 蓋 在 上 述 之 第 — 絕 緣 m ι&κ 和 *3τ 第 二 鱷 緣 m > 請 先 閱 1 I 設 置 第 三 絕 緣 膜 使 其 包 wa 画 被 其 他 矽 氮 化 顏 覆 Μ jm 之 其 他 導 電 ή 背 而 1 1 1 部 和 覆 Μ 在 上 述 之 矽 氮 化 膜 設 罾 開 Ρ 使 其 貫 穿 上 述 第 之 注 Γ | t 1 絕 綠 膜 之 後 朗 向 上 述 導 爾 部 之 接 觸 部 到 達 上 述 之 矽 氮 化 膜 Ψ 項 L 存 1 I » 和 設 曹 開 P 使 其 貫 穿 上 述 第 嫌 緣 膜 之 後 朗 向 上 述 其 他 1 裝 本 導 電 部 之 接 觸 部 到 達 上 述 之 其 他 矽 iter Μ 化 願 » 和 設 置 導 通 路 页 1 I 徑 使 其 從 上 述 之 關 Ρ 貫 穿 上 述 之 砂 氮 化 膜 和 上 述 之 第 二 m 1 1 I 緣 膜 之 後 到 達 上 述 導 電 部 之 接 觸 部 和 設 置 導 通 路 徑 使 其 1 1 貫 穿 上 逑 之 其 他 矽 teat 攤 化 _ 之 後 到 達 上 述 其 他 導 爾 挪 之 接 觸 1 訂 部 0 1 I 本 發 明 之 另 一 態 攆 之 半 導 鱅 裝 置 之 製 進 方 法 之 特 擻 是 所 1 I 具 備 之 工 程 包 含 有 在 >J£ 導 體 基 板 之 主 面 覆 ·»>»· «TnL 絕 緣 黼 在 I 1 | 該 絕 緣 膜 設 置 導 電 部 使 矽 氮 化 臟 覆 Μ 在 上 述 之 導 電 部 > 1 線 其 他 絕 緣 膜 覆 Μ 上 述 之 矽 氰 化 _ 和 設 置 導 通 Ob 路 徑 使 其 \ 1 貫 穿 上 述 之 其 他 絕 緣 膜 和 上 述 之 矽 Μ 化 膜 之 後 到 •CSC 上 述 導 1 1 電 部 之 接 觸 部 〇 1 I 本 發 明 之 另 -—" 態 樣 之 半 導 讎 裝 BPt> 置 之 製 進 方 法 之 特 激 是 所 1 1 I 具 備 之 X 程 包 含 有 : 在 半 導 體 基 板 之 主 面 覆 薏 絕 緣 膜 ♦ 在 Ί 該 絕 緣 膜 設 置 導 電 部 » 使 矽 氮 化 Ititt 願 覆 Μ 在 上 述 之 導 爾 部 1 1 Μ 其 他 絕 緣 膜 覆 Μ 上 述 之 矽 龈 化 臌 設 瞀 凰 辱 通 路 徑 使 其 貫 1 1 穿 上 述 之 絕 緣 膜 和 其 他 m 緣 膜 之 後 到 達 上 述 半 導 鐮 蘿 板 之 1 I 接 m 部 ί 和 設 置 導 通 路 徑 使 其 質 穿 上 述 之 其 他 絕 緣 綱 和 上 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公漦) - Λ7 307899 B7 五、發明説明(9) 述之矽氮化膜之後到遠上述導電部之接觸部。 [發明之實胞形態] (請先閱讀背而之注意事項再填寫本頁) 實施形態1 圖1用來說明本發明之實施形戆1之半寒鼸鞋置之構造I (a)表示平面之狀戆,(b)表示剖目之構進。在Μ下之實施 形態中是以半導髑裝置中之D RA Μ為例J1行說明。在麵中所 示之半導髓裝置(DRAM)中,其構成包t有:記慷簞元陣列 部A,未具有鋁接觸部ί和周邊電路部B*具有在碁板,轉 移閘,位元線和單元板上之鋁接觸部。 如圖所示•該半導醱裝置具_有:半導讎基板1,作為 第一絕緣膜之氣化膜2,作為第二涵緣顏之氣化膜3,矽氮 化膜4,作為第.王絕緣臢之蹰間絕緣_或層間氧化膜5 *第 •氣化膜2上之導電部MU 7,雇間撾緣膜5中之導爾都8和9 ,層間絕緣_ 5中之其他導爾都1 0和接觸通路1 1。 經濟部中央標準局貝工消費合作杜印繁 半導艚基板1在其主面形成有多酒之元伴,其中Κ接觸 部la表示層間之接觸部,Μ接觸部lb表示與導電部10接觸 之接觸部。第一氧化膜2覆蓋在半導艚基板】之主面,用來 形成_極氧化膜,在半導體基板〖之接觸部1 a具有關口 2 a 。第二氧化膜3覆醤在導爾部6和7,形成將其覆Μ。覆蓋 該導電部6之第二氧化膜3在該導爾郤6之接觸都6 a具有開 口 3a ° 矽氮化膜(S ί N ) 4覆蘯在第一氧化_ 2和第二氣化膜3,在 半導髓基板1之主面之接觸都la具有開口 4a,在導爾部6之 接觴部6 a具有開口 4 b。S外,該砂氮化勝4在形成於記憶 木紙张尺度適用中阈阀家標枣(CNS ) Λ4現格(210X297公鳞) 12 307899 A7 B7 五、發明説明(丨0) (請先閱讀背面之注意事項#填两本頁) 單元陣列部A之自行對_接觴用之間峙,亦形成在调龜部B。 層間絕緣膜5覆Μ在半導驩基板1之主面之接觸挪之包圃 . 區域,和包_導爾部6之接觸部6a之第一氣化_2和第二氣 化膜3,及矽氮化膜4,在半導钃基板1之接觸挪1 a具有開 口 5a,在導霜部6之接觸部6a具有開口 5b。另外,在被配 置於該曆間絕緣膜5中之中空位置之導®部8之接觸部8 a具 有開口 5 c,在専電部9之接觸部9 a具有開口 5 d。 導爾郤6被設置成突出到第一氧化臟2之上,由作為轉移 閘之字線所形成。導電部7被設置成突出到第一氣化_ 2之 上,用來形成_極電極或字線。導電部8是被配置在膺間 絕緣膜5之中空位置之作為位元線之専電挪•具有接觸部 8 a。導電部9是被配置在曆間涵緣_ 5之中空位置之作為電 容器之單元板之導電部•具有接觸部9a «導爾部1 0是與導 電部8相同之被配置在曆間絕緣_ 5之中空位置之位元線之 導電部,具有接觸通路1 1。 在該半導體裝置之紀憧單元_列部A具有作為對半導體 基板1之導通路徑之位元線接觸通路丨1或黼存節點接觸部( 經濟部中央標準局員工消費合作社印製 圖中未顯示),在此處使用自行對準技術。 另外一方面,在周邊爾路部B具有與S憧摩元陣列郤A之 位元線接觸通路1 1同時形成之位元線接觴通路1 1。另外, 在層間絕緣臌5之關a S a、5 b、5 C、5 ,具有形成為曆間 之導通路徑之上部金屬配線稱為鋁接觸部,分別接埵到半 導體基板丨之接觸部la,導爾部6之接觸部6a,中空位置之 導爾部8之接觸部8a和中空位置之導電部9之接牖部9a。 本紙張尺度適用中國國家標窣(CNS ) Λ4規格(210X297公f ) -1 3 - ___B7 五、發明説明(1 1) 属矽 金之 郤圈 上周 與其 , 去 中除 置由 裝經 牖是 導部 半 _ 之接 槺 之 形爾 _ 所 資觸 本接 在} 部 ί觸 所接 上s 如線 配 有蝕 會成 不 形 0 i 觴之 接臟 鋁化 之観 有在 所決 在解 ,Μ 式可 方, 這化 用氮 利之 。 。 用題 成使間 形所之 所準曆 膜對擋 化行胆 氮 cn 刻 在蓋 ,覆 ΠΗ ϊί 亦面 主 0 之 式U 方板 之基 述體 所導 下半 如於 攞 , 把中 Μ置 可裝 態體 形導 施半 實之 本態 ’ 形 外胞 另實 本 膜 緣 絕 個 各 由 有 緣 絕 之 成 構 緣 0 該 在 中 (請先閱讀背面之注意事項再填寫本頁) .裝. 之 膜 化 板氮 0 矽 髏’ 専中 半膜 於緣 部 4 艚 導 電半 導在 有 Μ I覆 設成 傍置 近設 面被 絕和 該面 在主 > 之 外丨 另 路 通 導 有 β, 娀 0 形電 ’ 導 外達 另到 ο 後 156之 咅 4 電膜 導ib 接 之 化 氣 矽 和 膜膜 緣.化 絕氮 穿 矽 貫 。 在la , 部 徑觸 之 穿 貫 在 徑 板緣 氮 矽 和 、-· 部 路 通 導 有 成 形 外 另 接 - 之 之 1 徑 板路 基通 «I導 _ 等 半該 達於 到大 後成 之形 4徑 直 Π 有8r 成部 形簡 ’ 接 9之 ' 8 部 部電 電導 導等 他該 其達 有到 設後 中 之 之 臟 膜緣 緣絕 絕穿 在貫 ’ 在 外 ’ 另徑 。 路 徑通 直導 線 經濟部中央樣隼局負工消费合作社印裝 態 形 施 實 圖 實 之 明 發 本 明 說 來 用 5 之 Μ 裝 髑 導 半 之 2 態 形 體示 導表 半來 之用 鑣別 構分 之虢 1 符 態 之 形 同 轤 施相 實 1 ^ Η 具與 造其 製-來中 用圖 於附 適等 ,該 法在 方。 造置 製裝 如 先 酋 序 程 之 〇 造 份製 βΓ ΪΗ 8 笋 之 明 當說 相將 或面 同下 相 糖 導 半 在 示 所 膜 緣 涵 * - 第 Μ 覆 面 主 之 11 板 基 第 該 在 次 其 本紙iR尺度適用中國國家樣準(CNS ) Λ4规格(210X297*#:) 4
A7 __._B7_ 五、發明説明Ο 2 ) 氧化膜2之一部份形成突出之導爾部(轉移閜)6和導爾部( 字線)7。然後,Μ第二綑緣膜(縝化顏)3覆驁該導爾部6和 在其上之全面覆蓋矽氮化。該矽氮化顯4在-成於記 « 憶單元陣列部A之自行對準接觸用之同時,亦形成在周瑾 部B。然後,在其上之全面覆酱第四絕緣膜(矽|| ft膜)5 ’ 。然後•對其全郤之面皰加抗触劑1 2 >_ Μ在半導黼基板 1之接觴都la之周麵之®域和導爾都6之接_挪“之周麵之 區域設置開口。 其次,如_ 3所示,從該閜口對第四氣化臢5 '進行遘擇 .......... 性之蝕刻藉Μ將其除去。其次如瀾4所示,除去抗蝕麵1 2 ,以殘留之第四氣化膜5 ’作為簞_,利用熱磷酸等迆行癲 式蝕刻,用來選擇性的除去矽缀ib膜4。 其次,如圖5所示,在半導黼基板1之包含第一和第二氧 化膜2、3之全面*對作為層間臟緣臢之矽氣化膜t施加平坦 化處理。因為殘留之第四氧化鎭5 '與曆間氧化膜5形成一 體,所以圖中未分開的顧示。在該過程中|設置位元線接 觸通路1 1具有開U部貫穿半導鱺基板丨之主面之位元線接 觸部1 b上之矽氮化膜4和第一氧化膜2。另外,在曆間氣化 膜5之中空位置設置導電部(位元線)8和導爾部(位元線)10 。另外,導電部(犟.元板)9同樣的形成埋入到曆間氧化膜5 之中。 然後•施加抗蝕劑>在鋁接_部所補饔之部位,從上
V 部進行開口,對蹰間氣化膜5施加蠢擇性之鈾_藉K設置 15 - -----r---ί--裝------訂------線ί (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棟準局員工消費合作社印裝 本紙張尺度適用中國國家榡率(CNS ) Λ4规格(210X29?公釐) 307899 A7 B7 五、發明説明(U ) (請先閱讀背而之注意事項再填湾本頁) 開口部使其通過半導艚基板1之接觸挪la,導爾都6之接觴 部6a,導霣部8之接觸》8a和導爾部9之接觸都9a。然後, 除去抗触劑1 3,利用靥間氣化臟5之該等開口 ,在與暦間 絕緣膜5之上側之電路之間形成作為導通路徑之鋁接鼸部。 依照瑄種方式•在本實施形態中,使氣化膜5 |重叠在氮 化膜4之上•利用抗蝕劑1 2對氣化膜5 '進行_型製作,然 後在除去抗蝕劑1 2之後,以氣化膜5 ’作為簞幕,利用熱磷 酸等進行濕蝕刻。 一 -----------------------------------一^^ 如上所述,在本霣施肜態之半辱觸裝置之製造方法中, 於與上部金屬配線(鋁接觸部)接觸所需要之接觸部,除去 其」| Η冬6# 。利用道種方式,在幸部之鋁接觸部不 會有自行對準所使用之氮化_。可Μ解決在氮化_上阻撺 蝕刻之問題。另外,在習知方式之Κ抗触劑作為軍幕Μ乾 ..一 .......""" 式蝕刻除去氮化膜之方法中,因為與氣化_之選揮比不充 分•所Μ會有削去基板】之間魈,依照本實施形態,假如 使用與氣化膜之選揮比很大之濕式蝕刻艘,可Κ獾得毽定 之製堦方法,不會有基板削去和電漿損傷之間題。 經濟部中央標準局員工消費合作社印製 另外,本實胞形態可Μ把握如下所述之方式。亦即,在 本實_形態之製造右法中,所包含之工程有:使第一絕緣 膜2覆蓋在半導體基板1之主面,在該第一 »緣膜2設置導 電郤6,使第二絕緣膜3禳Μ在該導爾邬6,使矽氮化_ 4覆 蓋在第一絕緣膜2和第二絕緣臢3,除去矽觀化膜4之導電 部之接觸部6a之區域,以第三豳緣膜5加Μ覆Μ,在第三 絕緣膜5設置開口,和設置導通路徑使其貫穿第三涵緣膜5 本紙張尺度適用中國國家標準(CNS ) Λ4说格(210X297公t ) ^ 307839 五、發明説明(1 4) 導 3 達態 到形 後皰 之實 用示 R6«η ) i 鼸表 觸之(b 接明, 之發態 156本狀 說面 來平 形 施 示 , 半 造之 構7K 之所 置中 裝I ϋ ο 導造 半櫞 之 之 3 面 釀 1 剖 有 B 含部 包路 成霣 構邊 之周 M)和 A R ; (D部 置觴 装接 髑鋁 辱有 記 ΰ, 0 歹 牵 元 板 基 在 有 具 具位 未 , , 閘 AnJ 移 轉 外相 另或 0 同 部相 觸示 接表 鋁來 之 用 上別 板分 元號 單符 和之 線同 元相 如 二 \ 所 第 2 膜 fb 氣 有 _ 備 化 具氮 置矽 裝, 體; 導 半 該 膜 fb 氧 與第 其 1 , 板 中。基 d1 QH IT Mflnn 該部導 在之半 第 5 膜 緣 鲴 間 層 (請先閲讀背面之注意事項再填κ本頁) 經濟部中央標準局員工消費合作社印^ 氧化膜上之導電部6和導電部7 ·被配置在牖鬮絕緣膜5之 中空位置之導電部8和導電部9 |被配置在曆間絕緣膜5之 中空位置之其他導電部1 0和其接觸通路1 1 半導艚基板1在其主面形成有多個之元件,其中Μ接觸 部1 a表示層間之接觸部,Μ接觸挪1 b表示輿導甯挪1 0接觸 之接觸部。第一氧化膜2覆蹵在半導體基板】之主面,用來 形成閘極氣化_ >在半導鶼基板1之接觴挪〗a眞有_ 口 2 a。 第二氧化膜3形成覆Μ在設於第一氣化臓2上之導電部6 和7。覆Μ導電部6之第二氣化驥3在該導爾挪6之接觸部6 a 具有開口 3a。 矽氮化膜(S ί N ) 4,在記憶簞元陣列部A覆Μ在第一氣化 膜2和第二氣化膜3*在具有鋁接觸鄯之周邊爾路挪Β,於 位元說_通路11之周園,只覆Μ在包_位元線接觸部之區 域之氧化2。另外,該砂氮化膜4在形成於記慷單元脾列 本紙帒尺度適用中國阐家梂準(CNS > Λ4规格(2I0X297公竣〉 -17 - 經濟部中央榡準局貝工消t合作社印製 A7 B7 五、發明説明(V5) 部A之自行對準接觸用之同時*亦形成在周邊部B。 層間絕緣膜5覆麓在第一氣化膜2和第二氣化膜3*和矽 氣化膜4,在半導龌基板1之接觸部la具有鬮口 5a·在導爾 部6之接觸部6 a之位置具有關U 5 b。另外*在埋入到該層 間絕緣膜5中之中空位置之導爾部8之接觸部8a具有開口 5c ,在中空位置之導«部9之接觴挪9a具有關口 5d。 導電部6形成作為轉移閘之字線《導爾挪7用來形成閘極 電極或字線。導甯部8是被配置在層間絕緣鹏5中之埋入之 中空位置之作為位元線之導電部,具有接觸部8a。導電部 9是被配置在曆間絕緣膜5中之埋入之中空位置之作為電容 器之單元板之導電部,具有接觸導爾部10*與蘑間 絕緣膜5中之埋人之中空位置之導電部6相同之作為位元線 之導電郤,具有通到半導牖基板1之接觸通路Π。 在該半導體裝置之記憶頭元陣列部A,具有作為對半導 髑基板1之導通路徑之位元線接牖通路U或馘存節點接觸 部(圈中未顯示),在此處使用自行對準技術。 另外一方面,在周邊電路B具有與記憶單元_列部A之位 元媒接觸通路11同時形成之位元鏽接觸通路11。另外,在 層間絕緣膜5之開口 5 a、5 b、5 c、5 (〗,具有形成為曆間之 導通路徑之上部金臑配線稱為鋁接觸郤,分刖接埵到半導 體基板1之接觸部la,導電部6之接觸部6a>中空位置之導 爾部8之接觸部8a和中空位置之導®部9之接觸部9a。 另外,具有記憶犟元陣列部1\之位元線10和輿其接觸部 U同時形成之位元線1 0及其接觸通路1 I。 衣紙張反度適用中國國家標率(CNS ) Λ4現格(210X29?公犛) -----r---/--装------ΐτ------ (請先閱讀.背面之注項再填Μ-本頁) -18- 307899 ΑΊ _ Β7五、發明説明(U;) 部觸列 路接». 爾線元/ 邊7C擊 周位慵 之。記~0 0-0 觸b用 接ftf_ K 鋁一襲 罾i畠 具 :因 阀一 在 「是 之 置 > 留 裝In·殘 0 _觸2 導 s g 半 w'fb 嫦 之 Ϊ 氮 «It7之 位 形 — 圃 留 施 Ϊ 周 * f 殘 . 實1之 本 Tlb fj B 韵 化 鲲矽饔 需 Μ 所 贩 技 li 對 行自; 之一 同i 目?部一 觸-接 嬢元位 之 ο 部膜 不 部 觸 Μ 鋁i 胆 上 顏 化 氮 之一在 有^決 所U解 於,Μ ’ 可 Β 0 4* 路_ 電化 邊氮 周之 在 用: ’ 使一 式所I 方準 種對 這行 用自 利有 會 列為 _ 成 元積 單面 憶之 記膜 於化 ’ 氮 中矽 態有 形留 細殘 實使 本Μ 在可 外部 另路 0 電 題邊 問周 之之 刻外 触一 Μ 擋部 之ft 數容 係霣 質之 SI UV 高鐮 之 K 間小 線減 配來 之用 走M 行可 所 -路度 路限 電小 使最 由成 經小 , 減 度膜 限化 小氮 最 矽 上 性 特 ’ 霉外 在另 實 本 。 在 果 -效 之 良 〇 優式 有方 具之 高述 提所 之 下 C - - 度树 速握 作把 動K 是可 其態 尤形 亦 (請先閱婧背而之注^"項再填寫本頁) •裝. 訂 中 置 裝 髓 導 半板 之基 態體 形導 腌半 實在 本, 膜 緣 絕 髑 各 由 有 蓋 覆 lb緣 、 絕 a -1 之 鄯成 觸溝 β 5 撼 有 3 具、 yr * 面 主 其 <z -線 膜 緣 絕 該 。 在 6 , 部 膜爾 外 另 之 1» 板 基 髑 導 半 於 中 導 有 置 設 镰 坻 蘭 的 留 殘 成 置 設 被 4 膜 ib 氮 矽 中 膜 緣 絕 該 在 經濟部中央標準局®:工消费合作社印裝 面 主 之 li 板 基 體 導 半 在 篕 覆 外 另 ο 去 除 被 則 域 區 之 6 部 電 接設 在中 * 膜 lb緣 部絪 觸在 接, 之
導導 和 之 a 也 1 AR 穿 貢 ο 11 B, 0 爾 導 該 從 1i 11 路 SX 通 觸 接 有 成 形 ο 1X β 0 電 矽 和 擬 緣 之 4 緣 絕 膜穿 化貫 氮有 部 觸 接 之 11 板 基 體 導 半 逹 接 後 部 簡 接 之 6 部 電 導 埵 接 後 緣 絕 達 之 U 接 板後 基 膜 體緣 導絕 半穿 達 貫 徑 路 通 導 之 a 11 ij 謝 觴 接 部 爾 導 之 成 形 亦 外 另 接有 和成 徑形 路亦 通 ’ 導外 之 另 之 0 9 本紙張尺度適ffl中阑阚家樑導(ΓΝ5ί ) Λ4規格(ΉΟ/297公犛) —19- uiuuiLiirji ...... '"iallnBMM*ia|,nMM**H*liPBamMW*v~~ ^ .-.ΐίΐη·.^_(J9味 A7 B7 五、發明説明(r?) 之導通路徑。 實施形態4 _7〜_10用來說明本發明之資撫形艟4之半導龌裝置之 製造方法·適於用來製進具有實施形繼3之瓣進之半導體 裝置。在該等附圖中•其與_1和團2相間之符號分別用來 表示相同或相凿之部份。 下面將說明其製造之程序|酋先如_7所示•在半導體 基板1之主面覆Μ第一涵緣膜(氣化膜)2。其次,在該第一 氧化膜2之一部份形成導電部(轉移閛)6和導爾部(字線)7 。然後,以第二絕緣膜(氧化膜)3覆Μ該導爾部6和?。在 其上之全面覆Μ矽氮化膜4。該矽氣化膜4在形成於記镰單 元陣列部Α之自行對準撥觸用之同時•亦形成在周壜部Β。 然後,在其上之全面覆Μ第四_緣膜(矽氧化腹)5'。其次 ,對其全部之面施加抗蝕劑12,在鋁接觸部之周邊«路部 Β使該抗蝕劑12只殘留在用Μ獲得位元線之接觸部之半導 體基板1之主面之接觸部lb之周_區域,然後通行除去。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局Μ工消費合作社印裝 去 除 Κ 加Μ 0 刻 触 ,性 “擇 8 選 圖行 如進 - 5 次膜 其化 氣 四 第 之 域 區 之 2 1— 劑 触 抗 去 除 經 已 對 触 抗 之 留 殘 去 除 5 鵰 示bm Μ 9 氣 圖四 如第 , 之 次留 其殘 刻 _ 熱 用 利 幕 單 為 作 β, 咨 麵 接膜 線化 元 氮 位矽 使之 ’ 域 刻區 鈾他 周 之 觀 矽 之 Μ 賴 刻 蝕 之 性 揮 邏 行 通 触 性 揮 1Μ 式 一了 進 等 次媒 其化 氧 板 基 黼 導 半 在 I不 所 ο 11 覼 如 化 氣 矽 和 面 全 之 包三 之第 丨Μ 覆 留除 一 膜 殘其第緣 其 對 二 第 和 層 為 作 本紙悵尺度適用中國國家橾隼(CNS ) Λ4規格(21〇Χ297公釐) 丨___..........丨·>_η»·ι· | ......... 20 H7 H7 經濟部中央標準局員工消費合作社印聚 五、發明説明(! 6) 間絕緣膜之矽氣化膜> 5藉K進行平坦化。因為殘留之第四 氣化膜5'與曆間氣化膜5形成一黼*所M_中未分開的顧 示。在該過程中,設置位元線撥賺通路1 1具有開口部貫穿 半導體基板〗之主面之位元線接觸_丨b L·之矽観化膜4和第 一氧化膜2。另外,在層間氧化膜5之中空位置設置導爾部 8(位元線)和導電部10(位元鐮)。另外,導爾邾9(犟元板) 同樣的形成埋入到雇間氣化膜5之中。 然後,在全郤之面胞加抗鈾麵丨3,在鋁接黼部所餺要之 部位,從上部進行開口 *對醑関氣化黼5_加龌揮性之蝕 刻藉Μ設置開口部使其通過半導黼基板1之撥觸部1 a,導 镭部6之接觸部6a,字線8之接鼸部83和犟元板9之接觸部 9a。然後,除去抗蝕劑13,利用層間氣化_ 5之該等開口 ,在與上部之間形成作為導通路徑之鋁接觸鄯。 依照瑄棰方式/在本實_形態中,使氣化臢5 ’重曼在氮 化膜4之上,利用抗蝕_ 1 2對氧化膜5 ’進行匪型製作,然 後在除去抗触麵1 2之後,以氣彳b _ 5 '作為罩幕,利用熱磷 酸等進行濕式蝕刻。 依照本實施形態之製造方法畤,在周_爾路部B,於全 部之鋁接觸部不會有自行對準所使用之氮化膜4,可K解 決在氮化膜4上之胆播蝕刻之間題。另外*在本實施形態 中|於記憶f元陣列部Μ外之周«爾路部B,坷W使殘留 有矽氟化膜4之面積成為最小限度,經由使周邊爾路部Β所 行走之配線間之高介質係數之矽氮化臟滅小成最小限度| 可Μ用來滅小配嬢間之電容置,在爾特性上|尤其是動作 本紙张尺度適用中國國家標準(CNS ) Λ4現格(2Ι〇Χ 297ϋ! " (請先閲讀背面之注意事項再填荈本頁) .裝. 線 Λ 7 Β7 經濟部中央標苹局員工消费合作社印^ 五、發明説明(1 1 1 I 速 度 之 提 高 具 有 優 良 之 效 果 0 1 1 I 另 外 » 在 習 知 方 式 之 Μ 抗 触 麵 作 為 壤 蓽 Μ乾式触刻除去 1 I 氮 化 膜 之 方 法 中 , 因 為 1¾¾ 興 氧 化 臛 之 _ 揮 比 不充分,所Μ會 請 閱 讀 背 1 1 1 有 削 去 基 板 之 間 EUS 題 • 依 照 本 實 m 形 態 » 假 如使用與氣化膜 1 I J· I 之 選 擇 比 很 大 之 m 式 蝕 刻 時 9 可 Μ 獾 得 蘧 定之製造方法, 之 注 意 1 I 不 會 有 基 板 削 去 和 漿 損 傷 之 调 廳 〇 事 項 ! I 再 1 1 另 外 本 實 施 形 態 可 K 把 握 如 下 所 述 之 方式。亦即,在 填 1 施 % 裝 本 實 形 態 之 製 堦 方 法 中 所 包 含 之 工 程 有:使第一絕緣 頁 1 I 膜2覆Μ在半導體基板1之 主 面 在 該 第 鰯嫌膜2設置導 1 1 電 部 6 使第二 二絕緣膜3覆 Μ 在 該 導 電 部 6 使矽觀化_ 4覆 1 1 Μ 在 第 —. 絕緣膜2和第:: 二涵緣_ 3 使矽氣化_ 4殘留在半 1 訂 導 髑 基 板 1之主面之- -部份(只 在 用 Μ 形 成 位元鐮接觴部之 1 I 區 域 ) 覆Μ在第1 i絕緣膜5 在 第 涵緣膜5設置關口· 1 1 I 和 設 置 導 通 路 樫 使 其 貫 穿 上 述 之 第 三撾緣顯5之後到埵導 1 1 電路6之接觸部6 a f > i 線 另 外 實 施 形 態 i至4之 主 藤 试 纖 是 在 下 挪配媒(_移閘) 1 1 * 上 方 設 置 如 同 氮 化 臛 之 rrj 用 Μ 姐 止 氧 化 繼 被 餘刻之材料,利 用 電 路 部 (用以獲得記慵翬元_列部Κ外之鋁接觸部)用來 1 I 除 去 上 述 之 蝕 刻 胆 撺 材 料 〇 另 外 9 在 fign JW 施 形戆1和2中,利 1 1 用 鋁 接 觸 部 之 爾 路 部 只 除 去 所 鞲 Μ 之 接 _ _之周鼸之矽氮 1 1 化 膜 S ί Ν 在霣施形戆3和4中 利用鋁接觸節之爾路部只 1 1 殘 留 位 元 線 接 觸 部 之 周 鼷 之 Si N c 1 I 實 施 形 態 5 1 圈 11是剖面 構 趣 _ 用 來 說 m 本 發 明 之資嫵形戆5之半 1 1 衣紙張尺度過用中阐阀家捸隼(CMS ) Λ4規格(210Χ2<)7公鑛} A7 307899 B7 五、發明説明(20) 等體装置之構造。_中所示之半導艚裝置(DRAM)中,其構 成包含有:記憶單元陣列部A,未具有鋁接觸部;和周逢 電路部B,具有在基板*轉移閜,位元線和單元板上之鋁 接觸部。另外,在該圖中,其與黼1相同之符號分別用來 表示相間或相當之部份。 如圔所示,該半導髏裝置具備有:半導髗基板1,第-絕緣膜(氣化膜)2,第二涵掾膜(氣化_ ) 3,矽氮化膜4, 第三絕緣膜(曆間絕緣膜)5,第一氧化顏2上之導爾部(轉 移閛)6和導電部(字嬢)7,埋入在曆間絕緣膜5中之中空位 置之導鬣部(位元線)8和導®部(單元板)9,埋入在曆間涵 緣膜5中之中空位置之另一導爾部(位元嬢)1 0和其接觸通 路1 1。 半導艚基板1在其主面形成有多個之元件•其中Μ接觸 部la表示層間之接觸部,以接觴郞lb表示興導罨部(位元 嬢)1 0接«之接觸部。第一氣化臢2覆Μ在半導髗基板1之 主面,在該半導髑基板1之接觴部la具有開口 2a。 第二氧化膜3覆Μ在被配置於第一氣化_ 2上之導電部6 和7。覆Μ在導爾郤6之第二氣化膜3在該導爾挪6之接觸部 6a具有開口 3a。 矽氮化膜(S i N ) 4覆滅在第一氣化膜2和第二氣化_ 3 *在 半導體基板1之主面之接觸部la具有開口 4a’在導爾部6之 接觸部6 a具有開口 4 b。另外,該砂氮化膜4在形成於記憶 摩元陣列部A之自行接觸用之同時,亦形成在周邊部B。 曆間絪緣膜5覆Μ在砂氮化_ 4 *在半導嫌基板1之接觸 一 2 3 一 ----J-------t.------11------棒. (請先閲靖背面之注意事項再填寫本頁) 經濟部中央梂準局貝工消f合作社印製 木紙悵尺度適汛中阀阀家梂卒(CNS ) Λ4規格(2丨OXM7公f ) 經濟部中央橾準局員工消t合作社印聚 B7 五、發明説明(2i) 部la具有開口 5a,和在導電部6之接觸部6a具有開口 5b。 另外,在埋入到該曆間綑嫌顧5中之中空位置之導電部8之 接觸部8 a具有開口 5 c,在導爾部9之接觸|都9 a具有開口 5 d 導電部6在第·氧化膜2之一部份形成從該氣化臟2突出 之方式,用來形成作為轉移閘之字線》導爾部7在第一氧 化膜2之一部份形成從該氣化_ 2突出之方式,用來形成閛 極電極或字線。導霄部8是被K置在層間鰌緣臢5中之中空 位置(離開半導體基板1之主面具有一定之__)之作為位 元線之導電部,具有接觸部8a。導爾部9避被K置在曆間 絕緣膜5中之中空位置(雌開半導黼基板1之主面具有一定 之間阐)之作為電容器之單元板之導電郷,具有接姗部9a 。導爾部1 0是與導電部8相间之被埋入到曆閬絕緣膜5中之 另一中空位置之作為位元線之導電都|具有接觸通路1 1。 在該半導髑裝置之記懦單元_列部A具有作為對半導臞 基板1之導通路徑之位元線接觸通路11或黼存節點癢觸郤( _中未顧示),在此處使用自行對準技術。 另外一方面,在周邊爾路部I具有與記懦犟元陣列部A之 位元線接觸通路11闻時形成之位元線接觸繙路11。S外, 在層間絕緣膜5之關LJ 5 a、5 b、5 c、5 d,具有形成為靥間 之導通路徑之上部金牖配線稱為鋁接觸部,分別接達到半 導體基板〗之接觸部la,導霣部6之接觸部6a*中空位置之 導霣郤8之接觸部8a和中空位置之導爾挪9之接觸都9a。 在本實施形態之覆MS丨型自行對準方式之半導黼裝置中 ,可Μ使鋁接_鄯貫穿矽氮化_ *確實的接蠊半導黼基板 本紙张尺度適;fH,國國家橾準(CNS ) Λ4規格(2丨0X 297公t ) „ . -24- -----ο-----裝------訂------線;. (請先閱讀背面之注意事項再填寫本頁) Λ7 B7 經濟部中央標率局®C工消費合作杜印製 五、發明説明(U 1 1 1 之 接 觸 部 和 轉 移 m 之 接觸 部0 1 1 1 另 外 » 本 實 胞 形 態 可Μ 把攞如下 所述 之方式。 亦 即, 在 1 I 本 實 施 形 態 之 半 導 體 裝置 中,於半 導體 基板1之主面覆蓋 請 1 1 Μ | 有 由 各 m m 緣 m 2 、3 、5構成之絕緣瞋 ,在釀豳緣膜中 • 讀 背 | 面 1 於 半 導 熥 基 板 1之主面近傍設置有導電部6。另外 » 在該 絕 之 注 r I 意 1 | 緣 膜 中 1 矽 氮 化 膜 4被設置成覆駑在半導髓基板1 之 主面 和 事 項 1 | 導 電 部 6 3另外 形成有導通路樫 ,在貫穿讁緣臌和上述 再 填 1 氮 化 m η 裝 之 矽 4之後到達上述導爾路6之接 觸靜8 a ° 另 外, 形 頁 1 1 成 有 導 通 路 徑 在 貢 穿鲴 緣膜和矽 氮化 臢4之後到達半導 1 I 體 基 板 1之接觸部1 a ( '矽氮化臢4之 開口 直徑形成 與 該等 導 1 1 通 路 德 之 .1. m 相 同 而 旦互 相接合。 另外 ,在絪緣 顧 之中 設 1 訂 有 其 他 之 導 電 路 8 9 ,肜 成有導通 路徑 ,在貫穿 絕 緣膜 之 1 1 後 到 達 該 導 電 部 8 9之接 觸部8 a、 9 a 0 1 1 | m 施 形 態 6 1 1 圖 12 圖 14用 來 說 明本 發明之實 靡形 態6之半導黼裝置 1 線 之 製 造 方 法 適 於 用 來製 造具有實 施形 態5之構造之半導 體 裝 tea 置 〇 另 外 > 在 該 圖中 ,其興圖 1或η 1 2相同之 符 號分 別 1 I 用 來 表 示 相 同 或 相 當 之部 份。 1 | 下 面 將 說 明 其 製 造 之程 序,箝先 如圔 12所示, 在 半導 醱 1 1 基 板 1之主面11蓋第 • _緣膜(飆化 膜)2 。其次, 在 該第 ___. 1 1 氧 化 m 2之 •部份形成從該氣化膜2突出 之導電部 (轉移閘 1 1 )&和 導 電 部 (字钱 i ) 7 « 然後* Κ第二 1絕緣_ (氣化 飘 )3覆 Μ 1 I 該 導 爾 部 6和導霄部7 該第氣 化胸 2和第二氣化臌3 之 1 1 I 上 > 全 面 的 m Μ 矽 氮 化膜 4 該矽氮化臟4在形成 於 記慵 覃 1 1 本紙张尺度適用中國圃家標率(CNS ) Λ4规格(2丨0X297公t ) -2 5 307899 A 7 B7 五、發明説明(23) 元陣列部A之自行對準接觴用之同時,亦形成在周邊部B。 其次,在矽氮化膜4之上進行第三絕緣臟(作為靥間絕緣 膜之矽|化旗)5之平坦化。在此過程屮,設置位元線接觸 通路1 1具有開LJ部貫穿半導體基板1之主面之位元線接觸 部lbti矽氮化膜4和第一氧化臓2。另外,導電部(位元線) 8和導電部(位元線)1 0破設置在離關半導鱅基板1之主面之 矽氮化膜4 -定卩8隔之中空位置,在導爾都1 〇形成有接達 到半導體基板1之接觸通路丨1。另外,導爾部(舉元板)9同 樣的形成埋入到層間氣化膜5之中。 然後,施加抗蝕劑1 3,首先對未被矽氮化膜4覆Μ之位 元線8和單元板9之位置進行開口,對靥間氣化膜5進行選 擇性蝕刻,用來設置開I :丨5 c、5 d使其達到接觸部8 a、i) a。 其次,如圖1 3所示,K抗蝕_胆塞開口,達到位元線8 和單元板9之接觸部8a、9a,在破矽氮化膜4覆蹵之半導髑 基板1之接觸部1 a和轉移閘6之接觸部6 a之位置,設置抗蝕 劑〗3之開U ,對層間氣化膜5進行邐擇性之鈾刻,賴Μ設 置開口使其達到矽氮化_ 4 » 其次,如圖1 4所示,從半導黼基板]之接觸部1 a之位置 之開口 5 a和轉移閘(ΐ之接觸部6 a之位置之開U 5 b,對矽氮 化阐4和矽氣化膜2進行触刻,用來設置PS 口 5 a、5 b其達到 接觭部1 a和接觸部6 a。然後*除去抗蝕劑1 3,利用層間氧 化膜之該等開U用來形成鋁接_娜賴K作為與上部之間之 導通路徑。 本實胞形態之製造方法是往覆I S i型自行對準方式中, -2 6 - -----:-----^------1T------0.. (請先閱讀背面之注$項再填^本頁) 經濟部中央標準局貝工消费合作杜印製 本紙张尺度適用中阐阈家標隼(rNS ) Λ4规樁(2Κ)Χ2<Π公纊> 27 A7 B7 經濟部中央標準局Μ工消费合作社印製 五、發明説明(2 1) 1 1 I 使 用 2個之罩幕 *分成2次 的 m 行 鋁 接 觸 部 之 蝕 刻 鶼 Μ 製造 1 1 1 開 Ρ 〇 此 製 造 方 法 所 包 含 之 工 程 有 ; 第 關 Ρ X 裡 t 用來 V 1 I 形 成 在 開 P 孔 洞 内 沒 有 氮 化 H/-I 膜 之 位 元 線 8和在單元板9丄之 請 先 Μ 1 1 I 接 觸 部 之 關 P 和 第 —— 開 P 工 程 > 用 來 形 成 在 開 P 孔 涧内 讀 背 1 1 具 有 氮 化 膜 之 基 板 1和轉移_ G上 之 接 觸 部 之 m P ύ 第 -·工 之 注 1 程 只 £sr 羈 化 m 乾 式 蝕 刻 進 行 關 P t 第 工 程 搔 在 氣 化 膜乾 1 項 } | 1 I 式 蝕 刻 之 後 追 加 氮 化 m 蝕 刻 和 底 部 氣 化 膜 鈾 刻 〇 1 裝 寫 本 侬 照 這 種 方 時 為 著 使 鈾 刻 而 成 之 關 p 之 開 Ρ 孔 洞内 頁 1 I 具 有 氮 ib m 之 接 觸 部 和 米 具 有 化 m 之 接 觸 _分 醒 可Μ 1 1 1 使. 甩 不 同 種 類 之 蝕 刻 方 法 所 具 有 之 效 果 Μ 可 避 免 由 於過 1 1 度 蝕 刻 而 造 成 上 部 配 線 之 膜 厚 之 減 小 和 突 出 之 剌 離 0 1 訂 另 外 本 實 施 形 態 可 以 把 握 如 所 述 之 方 式 〇 亦 即 ,在 1 I 本 實 形 態 之 製 造 方 法 中 所 包 含 之 X 程 有 使 第 涵緣 1 I 膜 2覆Μ在半導體基板1 之 主 面 在 該 第 鰯 緣 旗 eani 2設置導 1 1 I 電 部 6 使第二 :.,ia it m 3 覆 蓋 在 11 導 電 部 6 使矽氮化膜4覆 1 線 蓋 在 第 __· m 緣 膜 2和第_ 二絕緣_ 3 包 園 9S -一 導 電 部 8 和 1 I, 設 置 第 三 絕 緣 膜 5使其覆蓋在矽氮化膜4 在 第 三 絕 緣 m 5 1 | 設 置 開 P 和 設 置 導 通 路 徑 使 其 貫 穿 第 絕 緣 膜 5後到達 1 I 另 導 電 部 8之接觸部8 a ’ 在第三涵緣_ 5和 矽 鈑 化 膜 4設 1 1 置 開 U t 和 設 置 導 通 路 徑 使 其 在 貫 穿 m 三 絕 緣 膜 5和δ夕氮 1 1 化 膜 4之後分別到達導爾部6之 接 觸1 部 6 a 和 半 導 體 基 板 1之 1 1 接 觸 部 la 〇 1 1 實 施 形 態 7 1 I 圖 15 是 剖 面 構 造 麵 > 用 來 說 m 本 發 明 之 寶 豳 形 ?之半 1 1 木紙張尺度適用t阀阀家標5f ( C-NS ) Λ4現袼(2IOX 297公驂) -27 經濟部中央標苹局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210Χ 297公籍) Λ7 B7 五、發明説明(25) 導髓裝置之構造。在匾中之示之半導艚裝置(DRAM)中,其 構成包含有··記慵爾元陣列部A,未具有鋁接觸部;和周 邊電路部B,具有在基板,轉移閘,位元鏽和簞元板上之 鋁接觸部。另外,/i該圖中,其與圓1相闾之符號分別用 來表示相同或相當之部份。 如圖所示,該半導騸裝置具有:半導驩基板1,第一 緣膜(氧化膜)2,第二絕緣膜(氣化膜)3,砂觀化膜4, 第三絕緣膜(層間絕緣_) 5,第一氧fb膜2上之導電部(轉 移閘)(5和導電部(字線)7,埋入在曆間鳐嫌顧5中之中空位 置之辱電部(位元線)8和導電部(簞元板)9,埋入在靥間絕 緣膜5中之中空位置之另一導電部(位元線)1 〇和其接觸通 路U。 半導體基板1在其主面形成有多錮之元件,其中Μ接觸 部la表示層間之接觸部,Μ接觸挪lb表示與導®挪(位元 線)I 0接觸之接觸部。第一諷化膜2覆Μ在半導艘基板1之 主面,在該半導體基板1之接觸部1 a具有開口 2 a。 第二氣化蜈3覆Μ在破配置於第一氣化祺2上之導霉部6 和7。覆篕在導電部6之第二氣化臟3在該導電部6之接觸部 6a具有開U 3a。 石夕氮化膜(S ί N ) 4覆蓋在第一氣化膜2和第二氧化臟3,在 半導臛基板1之主面之接細節la具有關口 4a,在導爾路6之 接觸部6 a具奋開U 4 b。另外該矽氮化膜4在肜成於記懂W 元_列部A之@行接觸用之囘時,亦形成在周瑾都B > 層間絕緣膜Γ)覆Μ在矽氮化膜4 ·在半導讎基板1之接觸 -2 8 - ίϊ— mV I— i in (請先閲讀背面之注意事項再填寫本頁)
,1T 經濟部十央榡準局貝工消费合作社印製 A7 B7 五、發明説明(26) 部1 a具有開U 5 a,和在導霣部6之接觸部6 a具有開U 5 b。 另外,在埋人到該層間涵緣膜5中之中空位置之導爾部8之 接觸部8 a具有開口 5 c,在導電部9之接觸部9 a具有開口 5 d。 導電郤6 /:£第·氣化_ 2之——部份形成從該氣化_ 2突出 之方式,用來形成作為轉移_之字線。導甯部7在第·氧 化膜2之一部份形成從該氣fb _ 2突出之方式,用來肜成關 極電極或字線。導電部8是被配置在層間撾緣膜5中之屮空 位置(離開半導髓基板1之主面具有·定之間隔)之作為位 元線之導ϋ部,ϋ有接觸部8 a。該導爾部8之:面覆Μ 有矽氮化膜4 I,和在導電部8之接觸部8 a之位置具有開tJ 。 導電部9是被配置在靥間絕緣膜5中之中空位置(離開半 等體基板丨之上ffl具有…定Z間隔)之作為電容器之單元板 之導電部,A釕接觸部9 a。在該導爾部9之上面覆Μ有矽 氮fb膜4 ’,和在導電部9之接觸部9 a之位置具有開U »導 S部1 0與被il入到層間絕緣_ 5中之另-中空位置之辱電 部8相同,作為位元線之導電部,具有接觸罐路1 1 〇 在該半導體裝置之記憶單元陣列部Λ具有作為對半導體 基板1之導通路徑之位元線接觸通路1 ]或黼存節點接觭部( 圖中未顯示),在此處使用自行對準技術。 另外一方fij *在周邊電路Β具有與紀憧單元陣列部Α之位 元線接觸通路1 1同時形成之位元線接觸通路1 1。另外,在 ®間絕緣脫5之開U 5 a、5 b、5 c、5 d,具有形成為曆間之 導通路徑之上部金屬配線稱為鋁接觸部,分別接達到半導 艚基板1之接觸部丨a,導電部6之接觸郞6 a,中空位置之導 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公t ) ----r.-------裝------訂------線 (婧先閱讀背而之注意事項再填寫本頁) 29 經濟部中央標率扃員工消費合作社印製 A7 __B7 五、發明説明(27) 霄部8之接觸部8 a和中空位置之導電部9之接觸部9 a。 本賨施形態之構造是將氣化媒配置在去除餵接觸部之配 線和基板上部。利用氮化膜暫聘的龃止継掇觸部,變化氣 體等之蝕刻條件•在除去氮化顯之後,_加_撤之氣化膜 '' .· ......... - 蝕刻,用來形成接觴部。 依照本實施形態時,使用自行對準接觸用來確實的賃穿 矽氮化膜,用來形成鋁接觸部作為與上部靥之導通路徑。 另外,因為各霞導農趣Μ同樣之方式被矽氬化雇應鳌,所 Κ可Κ以相同之方式進行處理和加工> ..... ..........—................ .... - - —'>· ....... .................. 另外,本莨胞形態可Μ把握如下所述之方式。亦即•在 本實施形態之半導體裝置中,於半導髓基板1之主面覆Μ 有由各個絕緣膜2、3、5構成之絕緣臌,在該涵緣鎮中, 於半導賵基板1之1:面近傍設置有導電部6 «另外*在該絕 緣膜中,矽氮化_ 4被設置成覆蓋在卞導髖]之主_和導電 部6。另外,形成有導通路徑,在貫穿絕緣膜和上述之矽 氮化膜4後到達導電部6之接觸靡6 a 另外,肜成有導通路 徑,在質穿,絕緣膜和矽氮化臢4之後到達半導髓基板1之接 觸部1 a。矽氮化膜4之開U直徑肜成與該等導通路徑之直 徑相同而且互相接合。另外,在絪緣_中設有其他之導爾 邬8、9,被矽氮化膜4 ‘覆Μ ,和形成有導通路徑,在貫穿 絕緣膜和該矽氮化膜4 ’之後到建該等導爾都8、9之接觸部 8 a ' 9 a 0 另外,在Μ上所說明之實施形態1、3、5和7中,於紀憶 頃元陣列部|利用覆M S i Ν方式之自行對準攘鼸用來形成 本紙張尺度適用中國國家標率(CNS ) Λ4規格(2IOX297公i ) „ Λ —Λ 〇 一 (請先閱讀背面之注$項再填寫本頁) 裝- -=·β A7 6 υΛ /IV 明 说. 明 發 五 線半 配之 之觸 部接 上鋁 自 之 來讕 使所 , 有 部具 路得 爾獲 邊以 周用 在 , ’ _ 的化 時氮 同矽 其之 與成 ’ 形 膜所 化穿 氮貫 SIPI的 形1 對 施(¾相 寘淺比 /Γ. dM 在路與 - 通 。 外導裕 另於餘 。 大 有 置成具 裝形且 體小而 導大 - 之小氮 Ρ大矽 關之 , 之徑中 膜直f 化之 0^0 矽 I□形 ,孔施 部 中I* 實 3觸 £ 和接t 和 之 洞 孔 部 觴 接 0 即 亦 /V 徑 路 通 導 與 成 形 小 火 之 口 小 開大 之之 膜徑 fb直 同 相 8 態 形 施 實 置導 裝半 鰌之 導造 半構 之之 8 7 態態 形形 _ 細 實實 之有 明具 發造 本製 明來 說用 來於 用適 8 1X , _ 法 i 方 6 1 造 圖製 之 與 其 。 , 份 中部 _ 之 該 當 在 相 , 或 外 冏 另 相 。 示 置表 裝來 體用 或 JU 分 號 符 之 同 fin 教 經濟部中夹標準局員工消费合作杜印製 F面將說明其製造之程序,首先如6所示,在半導髓 基板1之主面覆Μ第一鱷緣膜(氣化顧)2。其次,在該第一 氧化膜2之-部份形成從該氣化_ 2突出之導電部(轉移關 )6和導電部(字線)7。然後,Μ第二絕緣閜(氣化臟)3覆Μ 該導锺部6和7。在該第一氣化_ 2和Μ二氣化_ 3之上,全 面的覆蓋矽氮化膜4。該矽氮化膜4在形成於記憶簞元陣列 部Α之自行對準接觸用之同時,亦肜成在周繳部Β。 其次•在矽氮化臟4之上之全面迪行第三涵嫌膜(作為曆 間絕緣膜之矽氣化膜)5之平坦化。在此璏程中,設置位元 線接觸通路1 1具有開口部賃穿半導_基板1之主面之位元 線接觸部1 b上之矽氮ib膜4和第一氣化祺2。另外,導電部 (位元線)8和導爾部(位元線)1 0被設置成離閬半導髗基板1 本紙張尺度適用中國國家樣隼(CNS ) Λ4規格(2丨OX297公釐j ^ 叫 裝 訂 I線 (請先閲讀背面之注f項再填寫本頁) A? B7 經濟部中央標準局員工消費合作杜印製 五、發明説明(23) 1 1 I 之 主 面 之 矽 氮 化 臟 4 -定間矚之中空位置。另外 •在該位 1 1 | 元 8 、1 0之上面覆Μ有矽氮化膜4 ’ ,另外 •導霣挪(《元 1 I 板 )9同 樣 的 在 其 上 面 覆 蘧 有 砂 氮 化_ 4,,被 設 在 釀 曆 間氧化 請 先 1 1 閱 | 膜 5之中 .1 讀 背 1 面 1 然 後 , 如 圃 1 7所 示 在 曆 間 m fb m 5之金面施加抗蝕_ 之 注 *1 1 1 3 在 半 導 體 基 板 1之接觸部1 a 導電部6之 接 觸 部 6 a,位 % 項 L | 再 1 I 元 線 8之接觸部8 a和單元板9之 接 觸部 9a之位 置 » 設 置該抗 填 1 寫 本 Λ 蝕 劑 1 3 之 開 U 後 該 開 P 對 曆 間 氣化 膜5進行«擇性之触 頁 1 1 刻 用 A » 來 設 置 開 P 5 a 5 b 5c •N 5d 使其 分別通 雄 矽 氮 化膜4 1 1 I 4 其 次 如 圖 18所 示 從 該 寺 關 口對 矽氮化 m 职 4進行触刻 I 1 訂 * 用 來 形 成 關 P 陡 再 通 連 位 元 線 8之接觸部8 a和單元板9之 1 I 接 觸 部 9 a Ο 對 於 半 導 驩 基 板 1之接觸部〗a和導爾部6之接觸 1 1 I 部 6a 之 開 U 除 砂 氮 化 m 4 另夕卜 因為有氣化臢2成3 1 1 * 所 利 用 氣 ib 膜 蝕 刻 法 加 K 除 去, 輔以形 成 開 0 5a、 1 線 5b使 其 分 別 通 達 接 觸 部 1 a 和 接 觸 暴6 a 。然後 除 去 抗蝕劑 1 4 13 利 用 層 間 氧 ib m 5之該等關口用來形成鋁接觴部&双作 1 | 為 與 上 部 之 間 之 導 通 路 徑 0 1 I 在 本 實 胞 形 態 中 之 製 造 方 法 昼 將氮 化顧G 置 在 去 除鋁接 1 1 觸 部 之 配 線 和 基 板 上 面 0 利 用 鼴 化顧 暫時的 阻 止 鋁 接觸部 1 1 » 變 化 氣 體 等 之 蝕 刻 條 件 在 除 去氮 化膜之 後 m 加稍微 1 1 之 氧 化 膜 触 刻 用 來 形 成 接 觸 部 〇 1 I 依 照 埴 種 方 式 時 當 與 如 间 m 板接 觸部之 深 接 ftm IP9 部比較 1 I 時 m 接 觸 部 之 蝕 刻 禰 賢 相 當 1 之畤 間,因 為 Μ 作 為蝕刻 1 1 3 2 一 本紙張尺度適用中國阚家標準(CNS ) Λ4現格(2Ι〇Χ 2们公觼〉 A7 307899 B7 五、發明説明(30 ) 姐播膜之概化膜覆Μ在各髑《線•所Μ具有各儸配蠊不會 被削去之效果。 另外,本實_肜態可Μ把擷節下所述之方式。亦即,在 本實施形態之製造方法中,所m含之X程有:使第一撾緣 膜2覆篕在半導體基板1之主面,在該第一絕緣鼸2股置導 爾部6,使第二絕緣猶3覆篕在該導锺部6,使矽氮化_ 4覆 蓋在第一絕緣膜2和第二絕緣膜3,包麵破其他之矽氮化膜 覆Μ之導電部8,和設置第三緬緣膜5使其覆蓬在砂氮化膜 4,設置開口使其質穿第三絕緣_ 5後朝向導電部6之接觸 部6a的到達砂氮丨b膜4,和設置開口使其霣穿第三絕緣膜5 之後朝向其他導爾部8之接觸部8 a的到埵其他之矽氮化膜 4 ’,設置導通路徑使其從該等關丨】貫穿砂氮化膜4和第二 絕緣膜2之後到達罅電部(5之接觴部6 a,和設置導通路徑使 其貫穿其他之矽氮化膜4 ’之後到達另一導爾部8之接觸部 8 a 0 另外,在Μ上所說明之實施肜慇2、4、6和8中,所示之 製造方法是在記憶犟元陣列部A,利用覆M S ί Η方式之自行 對準接觸用來形成矽氮化膜4,興其冏時的,在周邊霉路 部Β形成矽氮化膜4,Μ Μ形成從上都曆貫穿該矽籤化膜4 之配線稱為鋁接觸部。另外,在其中之實胞形鑣2和4中, 因為在周邊電路部β使用Μ形成鋁接觸部之匾域之矽氮化 膜4被預先的除去,.所Μ覆釐蹰關氣化膜5,然後形成導通 路徑(亦即鋁接觸部)使其貫穿該曆間氣化顧5。與此相對 的,在實胞形態6和8中,即使?f周邋電路挪Β亦使臁間氧 本紙张尺度適W中國國家榡準(CNS ) Λ·4規格{ 21〇Χ297公鑲) -----L----^------ΐτ------终- (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局員工消费合作社印製 3 3 A7 B7 五、發明説明(3.L) 之 4 氧 間 膜曆 化該 氮穿 矽貫 在其 釐使 覆 } I 5 翔 膜觸 化接 0 亦 /fv 徑 ο 路 4 通膜 導化 成氮 形矽 後和 «5 膜 b 態 形 0 實 造 構 a 剖 是 9 11 _ 半 之 9 態 形 _ 實 之 明 發 本 W 說 來 用 圃元 在單 0 憧 造記 構 : 之有 置含 裝包 體成 導構 置 裝 艘 導 半’ 之 A 示 剖 序 歹 鋁 有 具 未 AM部 D-u Me D 黼 中 其
周 D 部 部 路觸 爾接 邊鋁 閘 移 轉 板 基 該 在 外 另 中 之 用 上別 板分 元號 單符 和之 鑲同 元相 /L 1 长麵 與 Μ ΤΤι 具 〇 置 份裝 部體 之導 當半 相該 或’ 冏示 相所 示圈膜 表如緣 來Μ 膜 化 氧 _ 緣 絕 二 第 板氮 基砂 黼 , ί 3 導 } 半膜 L· 5^3 有氧 第 化 間 氣曆 一 到 第入 ,» 5 i 7 膜 丨 緣線 絕字0 ( 層 (S電 膜導 緣和 0)6 三 閘 第移 搏 (W空 tj. 1 舖 4 爾之 _ 中 之 5 <-*1^ t _ 2緣 絕 間 曆 rtu 至 入 埋 11 9 裏 板元 元位 /ΙΛ 9 β部爾 電導 導 一 和另 )8之 線董 元位 位空 /IV K, 中 0 , 之 電 中 導 5 之 膜 置緣 通 觸 接 其 及 I I I |裳 n ^ 線 (請先閱绩背面之注$項再填商本頁) 經濟部中央櫺隼局員工消费合作社印製 本紙張尺度遴用中國國家標举(CNS > Λ4规格(2丨〇〆297公蘑} 路1 1,和較薄之第五絕緣膜(氧化勝)1 4。 半導艤基板1在其主面形成有多鑭之元件,其中Μ接觸 部la表示層間之接觸部,Μ接觸部lb表示與導電_10接觸 之接觸部。第一氣化膜2覆驁在半導黼基板〗之主面,在通 到位元線接觸通路11之位置具有關口。第二氣化顏3覆Μ 導電部6和7之上面,覆釐在導爾路6之上面之第二氣化膜3 在該導電部6之接_部6a具有關口 3a、 第五氣薄曆9!萑—響1JUJL1之麗遽..和甚丄之 氧化膜3之側面和上面。另外,該第五氧化膜1 4並不是必 一 3 4 ~ A7 B7 經濟部中央標準扃貝工消贫合作社印製 五、發明説明(h) 需的,也可Μ不設簠該第五氧化鼸1 4。 矽慨化膜4 ( S i Ν ),在紀憶犟元_列_ Α覆鐮在第一氣化 膜2和第四氧化膜14,在具有鋁接觸部之周邊爾路挪B,肜 成導霣部6、7之側面,只覆Μ在第五氣化膜1 4之上并部份 。另外*該矽規化膜4在形成於記慵簞元陣列挪Α之自行對 準接觸用之同時*亦形成在周邊部B。 層間絕緣膜5覆蓋在第一氣化膜2 ·第五氣化_ 1 4和矽氮 化膜4,在半導醱基板1之接_»13具有開口 5a,在導霄部 6之接觸部β a具有開口 5 b。另外,在埋入到該賺間糴緣膜5 中之中空位置之導電部8之接觸部8 a具有關口 5 c,在中空 位置之導爾部9之接觸部9 a具有開D 5 d。 導電部6形成從第一氣化_ 2突出,用來形成作為轉移閘 之字線。導電部7用來形成關極爾極或字線。導爾部8是被 配置在層間絕緣瞑5中之埋入之中空位置之作為位元線之 導爾部,具有接觸部8a。 導馕部9是被配置在曆間_緣_5中之埋入之中空位置之 作為爾容器之單元板之導電部*具有接嶋挪9 a。導爾部10 是與曆間絕緣膜5中之埋入之中空位置之導爾都8相間之作 為位元線之導電部,具有通到半導黼基板1之接觴通路Π。 在該半導髓裝置之記憶簞元_列郤A,具有作為對半導 體基板1之導通路徑之位元鐮接_部或鏞存節點接觸挪(圈 中未顧示),在此處使用自行對準技術。 另外-方面,在周邊爾路B具有與記懷躍元_列部A之位元 線接觸通路U同時形成之位元線撥觴通路Π。另外,在牖 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210X297公t ) 裝 訂 線 (請先閱讀背面之注意事項#填筠本頁) 35
7 A 3 /—\明説明發 ,五 □ 開 之 0 為 稱 線 K 靨 金 部 上 膜之 嫌徑 絕路 間通 導 之 蹰 為 成 形 有 具 髓 導 半 到 達 攮 3 分 部 觸 部 爾 導 之 都置 爾位 導+空 , ^H· la和 TJ 3 S 8 觸部 接觸 之接 1 之 板 8 基部 之 部 _ 觴 接 之 β9 空挪 中 電 導 之 置 壁化 側膜 之薄 態被 4- 形14 施膜 實化 本氣 在壁 rtu 價 之 6 閛 移 轉 中 式 方 對 行 自 型 之 都 觸 接 鋁 有 具 在 觀 只一 4 膜 經濟部中央標準局®:工消t合作杜印聚 (請先閱讀背面之洼f項再填究本頁) 部 路 鑼 邊 留 作 0 0^0 單 憶 紀 在 留 0 只 是 〇 ~ Μ 壁 '可 側II 之 眾 5之 用 使 所 閘 移 轉Μ 在^ 留一 時 式 方 —ft 種 此 照 幕>邋植 粗 之 •裝· 0 較 比 0 罩 部 之 列留 _ 殘 元或 接 在 只 與 當 周 之 部 缺 欠 式 形 型 _ 行 進 易 W ae./ Μ 可 在 且 而 行阻 自刻 有 蝕 在之 存t 未屢 , 化 挪.氮 鯽決 接解 ^.w 之 可 有M 所所 於 -4 ^W B. b *0 «U 路氮 爾之 邊用 周使 所,問 _ 之 ,ιτ 題 式 方擦 之有 述具 所面 下主 如 於 握’ Μ 置 可裝 態騸 形導 施半 實 之 本態 ’ 形 外施 另實 本 緣 0 麵 各 由 蓋 覆 1Α 板 基 體 導’ 半 外 述另 ο 於 出 , 突 中面 膜主 緣從 面 側 之 WP 0 電 導 •4 β, Hu 0 0 電後 導 之 在體 , 導 即半 亦之 板 0 其該使 在6 *?» S ^3Γ 導 置設傍近 Β ΓΕΞ 主 之 之 成 構 膜 緣 在Μ 覆 4 0 化 氮 矽 使 ij 蠢 0 爾 邊 周 在 膜 ’ 緣徑 絕’路 穿通 貫導 在有 ’ 成 徑形 路 ’ 通外 導另 有。 成6a 形都 , 觸 外接 另之 6» 通 導 有 ο 成都 形 _ , 接 9之 ' 8 部 部爾 «導 板導等 基之該 體他達 導其到 半有後 達設之 到中臟 後之緣 之 _ 絪 膜緣穿 緣絕貫 絕在在 穿 , , 貫外徑 在另路 a 1X 0 觸 接 之 面 主 之 實拖形態1 ο 木紙恨尺度適用中闽阈家標唪(CNS ) Λ4規格(2丨ΟΧ 297公釐) ” ~ J D - 線‘! 經濟部中央標牟局Μ工消費合作社印聚 A7 B7__ 五、發明説明(‘3 I ) 圃20〜圔24用來說明本發明之寶_形鐮10之半導黼裝置 之製造方法,«於用來製造具有資施形軀9之構造之半導 體裝置。在該围中,其與圈1或圃2相同之符醵分別用來表 示相同或相當之部份。 下面將說明其製造程序,酋先如麵20所示*在半導鶼基 板1之主面覆Μ第一絕緣膜(氧化願)2。其次,在該第一氣 化膜2之一部份形成從該氣化_ 2突出之導爾部(轉移閘)6 和導電部(字線)7。然後,Μ第二絕緣顏(氣化膜)3覆邂在 該導®部6和導爾部7之上面。在酸導镭部6、7和其上之第 二氧化膜3之周園側面和上面*覆蘧薄層之第五絕緣膜(氧 化膜)1 4。 在該第二氧化臟2和第五氧化膜1 4之Jb,全面的覆蘧眇 氮化膜4。該矽氮丨b膜4在形成於記憶孽元_列部A之自行 對準接觸用之同時,亦形成在周邊部B。其次* Μ抗触削 12覆蓋其全面,然後使記憶單元陣列部Α之抗触劑12殘留 ,從具有鋁接觸部之周逢電路鄒B道行除去。 其次,如圖2〗所示,在抗蝕_ 1 2已被除去之周瑾爾路部 B,利用異方性蝕刻使導電部6和7之側面之砂槻化膜4殘留 *除去其他部份之矽氮化膜4。採用此種方式時*紀檷戡 元陣列部A之導電部7和具有鋁接觸部之周嫌電路部B之導 爾部6、7分別形成如圏2 4所示《 其次,如圖2 2所示,在半導醑基板1之包含第一氣化臟2 ,矽氮化膜4和第五氣化_14之全面覆蘧第三_緣擬(作為 層間絕緣膜之矽氣化膜)5和進行平坦化。在此過程中*設 本紙悵尺度適历中國國家榣率(CNS ) Λ4規格(210X29?公兼> -----r--L^------ΪΤ------i (請先閲績背面之注意事項再填寫本頁) 37 A7 307899 __B7_ 五、發明説明(3 j ) 置位元線通路11具有關口部使其貫穿半導黼基板1之主面 之位元線接觸部lb之上之第一氣化膜2。另外,導爾部(位 元線)8和導電部(位元線)1 0被設在曆間氣化臢5之中空位 置。另外,導電部(擊元板)9同樣的肜成埋入到曆間氧化 膜5中。然後•在全面胞加抗_劑1 3,從上雛對爾饔鋁接 觸郤之部位進行開口。 其次,如圖2 3所示,從該抗蝕劑1 3之開U ,對躕間氣化 膜5迆行選擇性蝕刻,藉以設置關口部使其通到半導體基 板1之接觸部1 a,導電部6之接觸部6 a,字鐮8之接觸部8 a 和單元板9之接觸部9 a。半導體基板1之接觸鄯】a上之第一 氧化膜2和導電部6上之第三氧化_ 3和第五氣化膜1 4亦同 時被触刻《然後•除去抗蝕繭U *利用曆間氣化臢5之該 等開I::! ·阳來肜成鋁接觸部藉Μ作為與上部之間之導通路 徑。 在此種方式之本實_形戆中•於導電部(轉移閛)6之形 成之後|使薄膜之氧化膜1 4和氮化膜4依照導電部(轉移關 )6之閘極電極之肜狀,忠實的(保形)成膜,成為«櫬爾極 形狀,在記憶單元_列部Α進行抗蝕爾1 3之麵型製作之後 ,以異方性對氮化關4進行乾式蝕刻。因為興方性乾式蝕 刻是只依垂直方向進行蝕刻,所Μ導爾部(轉移閘)6之側 壁之縱方向變厚,氮化膜4只殘留在側壁部。 在本實胞形態中,矽氮化_4之壤擇性触_所使用之罩 幕可Μ使用只殘留在記慵單元陣列部Α之粗鼸軍蓁,當與 只在接觴部之周圃形成欠缺或殲留之眾幕比較時,可以更 -3 8 - 裝 訂 線 (請先閱讀背面之注$項再填寫本頁) 經濟部t央標準局Μ工消費合作社印製 本紙悵尺度適汛中圃國家標率(CNS ) Λ4规格(210Χ 297公缓) A7 B7 經濟部中央標準局員工消费合作杜印製 五、發明説明(3 〇) 1 1 | 容 易 的 進 行 圈 型 製 作 » 而 且 在 颳 邊 爾路 挪Β >於所有之 鋁 1 1 I 接 觸 部 Μ f 在 寒 自 行 對準 所 使 用 之氮 化_ 4,所Κ可 以 1 1 解 決 氮 化 膜 上 之 蝕 刻 m 撺 之 問 黼 0 诗 先 ΛΆ 1 1 1 另 外 在 本 實 施 形 態 中 因 為 利 用紀 憶摩 元陣列挪AM 1^4 讀 背 1 I 面 1 外 之 具 有 鋁 接 醑 部 之 周 邊 電 路 部 Βίϊ g殘留有矽氮化膜之 丽 之 1 横 成 最 小 限 度 所 Κ 在 具 有 鋁 接 觸 部之 周_ 電路部B所 行 $ 項 1 I . -k 1 1 走 之 配 線 間 經 由 將 高 介 質 係 敝 之 矽氮 化讓 4滅小為最 小 填 1 本 裝 之 限 度 可 Μ 減 小 配 線 間 之 電 容 麗 ,在 電特 性方面具有提 頁 1 I 高 動 作 速 度 之 效 果 υ 1 1 另 外 本 實 施 形 態 可 Μ 把 握 如 下 所述 之方 式。亦即 在 1 1 本 實 施 形 態 之 製 m 方 法 中 所 铤 ♦ 之工 程有 :使第一絕緣 1 訂 膜 2覆Μ在半導體基板1 之 主 面 在 該撾 緣膜 2設置導爾 部6 1 I > 使 第 二 絕 緣 膜 3覆Μ &該導電部6 ,使 矽観 化膜4覆蘯 在 1 1 1 第 — 絕 緣 m 2和第— 二絕緣_ 3 使 矽 氮化 瞋4殘留在導爾 部6 1 1 之 側 面 部 份 然 後 Μ 第 絕 緣 m 5力 D Μ覆Μ 設置導通 路 1 線 徑 在 第 三 絕 緣 m 瞬 5具有開口使其貫穿第Ξ ^絕蟓_ 5之後到達 f 1 導 電 部 6之接觸部6 a 和設置導通路徑到達半導髖基板 1之 1 1 接 觸 部 1 a 0 1 I 窗 WI 施 形 態 11 1 1 圖 25昼 剖 面 構 造 _ 圈 用 來 說 m 本 發明 之實 _形態11之半 1 1 導 賵 装 置 之 構 m 0 在 _ 中 所 示 之 半 導髓 装置 (D R A Μ )中 其 1 1 構 成 包 含 有 m 憶 摩 元 陣 列 部 A 未具有鋁播觸部;和 周 1 I 邊 電 路 部 B 具有在基板 轉移Μ < 位元鑲和犟元板上 之 1 1 I 鋁 接 觸 部 〇 另 外 在 該 IBft WB 中 其 與 嬲1相同之符號分別 用 1 1 3 9 - 本紙張尺度適用中國國家樣率(CNS ) Λ4規格(210X297公釐) 307899 A7 A7 __^_B7__ 五、發明説明Γ37) 來表示相同或相當之部份。 如_所示*該半導體裝置具镧有:半導鐮基板1,第一 絕緣臢(氣化膜> 2,第二絕緣顏(氣化臢)3 I矽氣化膜4, 第三絕緣膜(曆間絕緣膜)5,第一氣化韉2上之導爾鄯(轉 移閘)6和導電部(字線)7,埋入到靥間鱺緣顏5中之中空位 置之導電部(位元線)8和導爾部(擊元板)9,埋入到曆間緬 緣膜5中之中空位置之其他導爾部(位元鑲)1 0及其接觴通 路1 1。 半導體基板i在其主面肜成有多傭元件,其中以接鯽部 la表示層間之接觸部,Μ接觸IP lb表示與導爾部10接觸之 接觸部。第·氧化膜2覆蘧在半導髓基板1之主面|在該半 導艚基板1之接觸部1 a具有開口 2a。 矽氮化膜(S ί N Μ形成覆蹵在第-·氣化膜2上之導爾部6、 7之方式。覆蓋在導電部6之矽氮化膜4在導電部6之接觸部 6 a具有開口 4 a。另外,該矽氮化膜4在形成於記憶單元陴 列部A之自行對準接觸用之同時•亦形成在周壜部B。 經濟部中央標率局員工消费合作社印製 (請先閲讀背面之注$項再填艿本頁) 層間絕緣膜5覆蓋在第一氣化膜2和矽氮化膜4,在半導 體基板】之接觸部la具有開口 5a,和在導镛挪6之接觸部6a 具有開口 5 b。另外,在埋入到該曆間《緣脚5中之中空位 置之導電部8之接觸部8a具有開口 5c,在導爾都9之接觸都 9a具有開口 5d。 導«部6在第一氣ib膜2之一部份,形成從該氣化臢2突 出之方式,用來形成作為轉移_之字線。導爾都7在第一 氧化膜2之一部份,形成從該氧化_突出之方式,用來形 本紙张尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 40 ΑΊ 307899 Β7 五、發明説明Hb) 成閛極®極或字鐮。導爾部8是肜成在臞鬮_嫌_ 5中之中 空位置(離開半導黼基板1之主面具有一定之間隔)之作為 位元線之導電部•具有接觸挪8a。導電部9*形成在曆間 絪緣膜5中之中空位置(離關半導鎇基板1之主面具有一定 之間隔)之作為電容器之單元板之導爾部 > 具有接鯽部9a 。導爾部10是與導爾部8相同之作為位元線之導電部*具 有接觭通路Π。 該半導體裝置之記憶驩元陣列鄒A具有作為對半導體基 板1之導通路徑之位元線接觴通路1 1或儲存節點接觸郤(圃 中未顯示),在此處使用自行對準技術。 另外一方面,在周邊電路B具有興紀憶單元陣列挪A之位 元線接觸通路1 1囘時形成之位元線接觸通路1 1。另外,在 層間絕緣膜Γ)之開U 5 a、5 b、5 c、5 d *具有形成為曆間之 導通路徑之上部金麗配線稱為鋁接觸部,分別接達到半導 體基板1之接觸部1 a,導爾都6之接觸部6a,中空位準之導 電部8之接觸部8a和中空位置之導電部9之接觸部9a。 在本實施形態中,因為利用記憶單元陣列挪A Μ外之爲 有鋁接觸部之周邊電路部Β使殘留有矽H化膜4之面稹成為 最小限度,所Μ在具有鋁接觸»之周邊爾路部Β所行走之 配線間,經由將高介質係數之矽氮化_ 4滅小為最小之限 度,可Μ減小配線間之電容量,在電特性方面具有提高動 作速度之效果。 另外,本實_肜態可Μ把攞如下所述之方式。亦即*在 本實_肜態之製造方法中,於主面具有接_ U之半導體基 本紙张尺度適用f國國家標牟(C'NS ) Λ4現格(2彳0><2们公鑲) -----------装------II------.^ (請先閲讀背面之注f項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 -41- 經濟部中央様準趵貞工消費合作社印製 B7 五、發明説明(33) 板1,覆蓋由各個絕緣_2、5構成之涵緣鼸。在該_綣膜 中,於半導體基板1之主面近傍設置導«部6使其從主面突 出。在該導甯部6之上面和側面覆釐矽鼷化臟4。另外*形 成有導通路徑,在貫穿絕緣膜和矽氮化膜4之後_到導镭 部6之接觸部6 a。另外,形成有導通路徑,在貫穿嫋緣膜5 之後到達半導體基板1之接觸部1 a。另外·在絕緣膜之中 設有其他之導爾部8、9,形成有導通路徑,在貫穿涵緣膜 之後到壤該等導電部之接觸部。 另外,在Μ上所說明之實豳形戆9和1 1中*所示之製造 裝置在記憶單元陣列部|利用S ί Ν側壁方式之自行對準接 觸,用來形成矽氮化膜,與此闾時的,在周殲霣路部形成 矽氮化膜,來自上郤靥之配嬢稱為鋁接觸_形成貢穿該δ夕 氮化膜。另外,在其中之實_形懸9,其矽龈化_之_ 口 大小形成大於導通路徑(亦即鋁接觸部)孔澜之直徑之大小 。與此相對的•在實皰形態1 1中*矽氮化顧之開口之大小 形成相同於導通路徑(亦即鋁捿觸)孔涧之直徑之大小。 實施形態12 圖26〜_28用來說明本發明之實施形戆12之半導黼裝置 之製造方法,適於用來製造具有實旛形態U之構造之半導 髓裝置。在該_中,其與圔1或圃2枏同之符_分別用來表 示相同或相當之部份。 下面將說明其製埴程序,苜先如画26所示*在半辱臞綦 板1之主面覆Μ第一絕緣膜(氧fb _) 2。其次,在該第一氣 化綱2之一部份形成從該氣化膜2突出之導爾_ (轉移W )6 木紙張尺度適用中囷國家檁淨-(CNS ) Λ4規格~( 210: 2^7¾ ) I I I I I I 裂 f 線· (請先閲讀背面之注意事項再填商本頁) A7 B7 嫂濟部中央標"-局員工消费合作社印製 五、發明説明(40) 1 1 I 和 導 電 部 (字線) 7 >然後,M覆釐該導爾部6和加K閉合之 1 1 1 方 式 t 從 氧 化 臢 2沿著導霣部6覆邂矽氣化膜。此處理之達 1 | 成 方 法 是 首 先 在 第 -氧化膜2之全面施加矽鑛化臢4,然後 讀 先 閱 1 I 迆 行 m 擇 性 之 蝕 刻 ,使矽氮化_ 4 R殘»在導镦都6、7之 讀 背 1 1 面 1 周 _ 而 其 他 部 份 之矽氮化__被除去。該矽缀化膜4在 之 注 F 1 肜 成 於 記 憶 單 元 陣 列都Α之自行對準接觸用之同時,亦形 f 項 | 再 1 I 成 在 周 邊 部 B 5 4 % 本 1 其 次 在 第 —- 氣 化顏2和矽氮化膜4之上,全面的施加第 頁 V' 1 I 二 絕 緣 膜 (作為暦間豳緣膜之矽氣化臌)5和進行平坦化。 1 1 I 在 此 過 程 中 設 继 麗 位元線通路1 1使其貫穿半導體基板1之 1 1 主 面 之 位 元 m 接 觸 郤1 b上之第一氣化臟2。另外,導霣部( 1 訂 位 元 線 )8和 導 電 部 (位元線)10破配置在中空位置(離開半 1 1 導 髅 基 板 1之主面之矽観化膜4異有一定之間隔)。另外, 1 I 導 電 部 (單元板) 9同揉的被配置成埋入到曆間氧化膜5中。 1 1 I 然 後 施 加 抗 蝕 劑1 3,首先在未被矽氮化膜4覆逋之半 1 缚 導 體 基 板 1之接觸部la,位元線8之接觸部8a和單元板9之 1 1 接 觸 部 9a 之 位 m 行開口 ,對庸間氣化膜5通行堪擇性之 1 1 蝕 刻 用 來 m 行 Μ ftW 口使其達到接觸部la、8a、9a。 1 1 其 次 如 圖 27所 示,Μ抗蝕爾13阻塞關口 5a、5c、5d, 1 1 | 達 到 半 導 體 基 板 1 位元線8和隳元板9之接觸挪1 a、8 a、 1 1 9 a 在 被 該 矽 氮 ib 膜4覆麓之導電部6之接_部63之位置設 1 1 置 抗 蝕 劑 13之 開 P ,對躕間氣lb顧5遒行耀揮性之蝕刻, 1 1 用 來 進 行 開 P 使 其 達到導霣部6之砂氮化膜4。 1 I 其 次 » 如 _ 2 8所 示,從導爾郝6之接鰂部6 a之位簠之開 1 1 本紙張尺度適用中國國家標窣(CNS ) Λ4規格(2丨〇X2<?7公癀) 43 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明(41) 1 1 I Ρ 5b ♦ 對 矽 Μ 化 膜 4進行蝕_ 用來設置關口使其璩到接 1 1 I 觸 部 6 a ° 然 後 » 除 去 抗 蝕 _ 13 利 tjt FTS 曆 間氣 化 _ 5之該等 r-—n 1 I m P 用 來 形 成 鋁 搂 m 部 藉 Κ 作 為 與 上 部之 鬮 之 導 通 路 徑。 讀 先 閱 1 1 I 在 本 實 胞 形 態 之 Si N側壁型自行對準方式中 •使用2儷 之 4 背 1 I ift | 罩 幕 分 成 2次的進行鋁接觴挪之触刻賴Μ製壤開口 ,此 之 注 1 製 造 方 法 所 包 含 之 X 程 有 爾 -一 開 □ X 程, 用 來 形 成 在 開 1 項 1 I 真 I I P 孔 洞 内 沒 有 氮 化 膜 之 位 元 線 和 在 單 元 板上 之 接 _ _ 之 開 導 1 本 裝 P 和 第 二 開 D X 程 用 來 形 成 在 開 P 孔涧 内 具 有 轘 化 _ 頁 >/ 1 | 之 ** 轉 移 閘 上 之 接 觸 部 之 開 Ρ 0 m 工 程 只Μ 氣 化 膜 乾 式 蝕 1 1 刻 進 行 開 P 第 程 是 在 vSt ib _ 乾 式 触刻 之 後 迪 加 氮 1 1 化 膜 触 刻 〇 1 訂 依 照 道 種 方 式 時 為 蕃 使 蝕 細 而 成 之 關口 之 開 ρ 孔 洞 内 1 I 具 有 氮 化 膜 之 接 觸 部 和 来 具 有 撤 化 膜 之 接臃 挪 分 開 可 Μ 1 | 用 不 同 種 類 之 蝕 刻 方 法 所 具 有 之 效 果昼 可 邂 免 由 於 過 1 1 | 度 蝕 刻 而 m 成 上 部 配 線 之 親 厚 滅 小 和 突出 之 剌 鐮 〇 1 線 另 外 本 實 施 形 態 可 把 握 如 下 所 述 之方 式 〇 亦 即 本 1 1 實 形 態 之 製 堦 方 法 中 所 包 * 之 工 程 月 · 使 第 —> 絕 嫌 顏 1 I 2覆Μ在半導體基板1 之 主 面 在 該 第 一· 涵緣 膜 2設置導電 1 I 部 6, 使矽氮化膜4 覆 Μ 在 導 電 挪 6 使另外之鱷緣顧5 覆 釐 1 1 在 矽 篦 化 膜 4 在第- -涵嫌膜2和 % 外 之 絕錄 調 5設置關U 1 1 * 形 成 導 通 路 徑 在 貫 穿 第 — 絕 緣 膜 2和另外之總緣膜5之 後 1 1 到 達 半 導 賵 基 板 1之接觸部1 a, 在另外之鰌緣_ 5和 矽 氮 化 1 I 膜 4設置開口 形成導通路徑在貫穿釀另外之糴蟓_5和 矽 1 I 氮 化 膜 4之後到壤導®部6之 接 lye nm 部 6 a 1 1 本紙張尺度適用中國國家梂奉(CNS〉Λ4说格(2丨0乂297公釐) 44 經濟部中央標準局只工消費合作社印裝 本紙張尺度逋用中國國家梯窣(CNS > Λ4规格(210Χ297公鍰) A7 B7 五、發明説明( 另外•在以上所說明之實施形鐮1 〇和12所示之製進方法 是在記憶單元陣列都A*利用SiN側壁方式之自行對準接觴 用來形成矽氮化膜4·與其闻時的,在周遒爾路部B形成矽 氮化膜4 · H Μ形成從上部曆貢穿該59氣化鼷4之配嬢稱為 鋁接觸部。另外,在其中之實》形態10中,因為在周邊電 路部Β使用Κ形成鋁接_部之區域之矽氮化顯4被預先的除 ,去所Μ覆Μ牖間氣化親5>然後肜成導通路徑(亦即鋁接 觸部)使其貫穿層間氧化膜5。胸此相對的,在實《形態12 中,即使在周邊霜路部Β亦使層間氧化_ 5覆董在矽氟化膜 4之上,然後形成導通路掙(亦即鋁接觸部)使其貫穿該曆 間氧化膜5和矽氮化膜4。 [附圖之簡庫說明] 圖1用來說明本發明之實胞形戆1之半導黼裝置之構造。 圖2用來說明本發.明之實施形蠛2之半導臁裝置之製進方 法0 圖3用來說明本發明之實施形態2之半導艚裝置之製造方 法0 圖4用來說明本發明之實豳形戆2之半導儺裝置之製造方 法。 _5用來說明本發明之賣豳形鏞2之半導臞镞置之嬲進方 法。 圈6用來說明本發明之實施形態3之半導體裝置之構造。 圃7用來說明本發明之實施形戆4之半導鼸裝置之製造方 法0 4 5 - (請先閱讀背而之注項存填寫本頁) .裝. -* 線 經漪部中央標準局Η工消费合作社印製 A7 B7 五、發明説明(43) _ 8用來說明本發明之實糜形態4之半導體裝置之製遒方 法0 圔9用來說明本發明之實豳形戆4之半導髗裝置之製造方 法0 圈10用來銳明本發明之實豳彤戆4之半辱臞裝置之製造 方法。 _11用來說明本發明之實豳肜癩5之半導艚裝置之構造。 圓12用來說明本發明之實胞彫蠊6之半導鱅裝置之製造 方法。 圈13用來說明本發明之實胞形鏍6之半導鼸裝置之製造 方法。 _14用來說明本發明之實_形戆6之半導黼製置之製造 方法。 圖1 5用來說明本發明之實豳肜態6之半導嫌裝置之構造。 _ 16用來說明本發明之實施彫戆6之半導體装置之製造 方法。 画17用來說明本發明之賨施彤钃7之半導鼸裝置之製造 方法。 圖18用來說明本發明之賨施彤鐮8之半導齷裝置之製造 方法。 麵用來說明本發明之實施肜鏞8之半導鼸裝置之構造。 圈20用來說明本發明之實施形態8之半導騮裝置之製造 方法。 圖21用來說明本發明之實_肜態9之半導黼裝置之製堦 本紙張尺度適用中阐國家櫺準(CNS > A4规格< 210X29?公釐) -----.-----裝------訂------0ί (诗先閲讀背面之注$項再填寫本页) —4 — 經濟部中央標準局MX消費合作社印製 本紙張尺庋適用中國圃家標率(CNS ) Μ規格(2丨0'〆297公釐) B7 五、發明説明(44 ) 方法。 画22用來說明本發明之實_彤_10之半導黼裝置之製造 方法。 _23用來說明本發明之實廳形戆〗0之半導鳙裝置之製埴 方法。 圈24用來說明本發明之實胞形軀10之半導鐮裝鷲之製進 方法。 _ 25用來說明本發明之實施彤鳙11之半導驩裝置之構造。 圖26用來說明本發明之實施形雛12之半導鼸裝置之製進 方法。 圓27用來說明本發明之實施形鐮12之半導黼裝置之製造 方法。 圖28用來說明本發明之實施形玀1 2之半導鱺裝置之製進 方法。 圖2 9表示習知之D R A Μ之構進《 圖3 0用來說明使用矽氮化_之自行對準接觸技術。 圖31表示貫穿曆間絕緣膜之辱通路徑(鋁接觴部)之狀態。 [符號之說明] 1 ...半導體基板, 1 a , 1 b ...接鼸挪, 2 ...第一鱷嫌 膜(氧化膜), 2 a ...開U , 3 ...第二鰌緣_(氧化膜) , 3a...開口, 4...矽氮化祺, 4a,4b...開 U, 5 ...第三絕緣綱(曆間罐緣_或靨_氣化顏>, 5 a , 5 b , 5 c ,5d...開口, 5’...第四絕蝝膜(氧化_>, 6··.導爾 部(轉移閘), 6a.·.接觸部, 7...導霣餺(字嬝>, -4 7 - -----Γ----餐------ΤΓ------it (請先閱讀f面之注意Ϋ項再填寫本頁) A 7 B7 五、發明说明(化) 8.. .導霣部(位元線), 8a...接觸部, 9...導爾部(單 元板), 93...接_部, 10...導電部(位元線)· 11.. .位元線接觴通路, 12,〗3.,.抗_麵, 14...第五 絕緣_ (氣化膜)。 -----.-----装------1T------ (請先閱讀背面之注$項存填寫本頁) 經濟部中央梂準局負工消费合作社印製 本紙張尺度適用中國國家標隼(CNS ) Μ規格(210X297«f )

Claims (1)

  1. 307899 A8 B8 C8 D8 經濟部中央標準局負工消费合作社印製 六、申請專利範圍 1 1 1 1 種 半 導 臞 裝 置 > 其 特 激 最 翼 備 有 : 半 馨 黼 基 板 m •90 1 1 I 緣 膜 • 覆 蓋 在 該 半 導 體 基 板 之 面 導 霉 部 » 具 有 接 觸 m 1 I 被 配 置 在 該 絕 緣 臟 中 之 上 逑 半 導 Μ 画 板 之 主 面 近 傍 * 矽 氮 請 先 閱 1 1 1 化 _ » 被 配 置 在 上 逑 之 m 緣 m 中 f 用 來 覆 殲 上 遽 之 半 導 am In 讀 背 vft 之 注 1 1 基 板 之 主 面 和 上 述 之 m "Tf* 爾 部 和 導 通 路 徑 » 在 貫 *yha W 上 述 之 1 1 m 緣 膜 和 上 逑 之 矽 覿 ib 膜 之 後 到 遴 上 述 導 躧 部 之 接 觴 部 ο 1 項 1 1 2 . 種 半 導 雜 裝 置 t 其 特 擞 悬 具 備 有 t « 半 導 體 基 板 * 在 存 1 ά 寫 本 主 面 具 有 接 觸 部 ; m 緣 m » 覆 Μ j£nL 在 該 半 導 黼 賊 基 板 之 主 面 9 頁 、^ 1 1 導 1 部 具有接觸部被配置在撼鱷緣膜中之上述半導黼基 1 1 1 板 之 主 面 近 傍 矽 氮 化 _ 被 配 置 在 上 述 之 絕 緣 膜 中 用 1 1 來 覆 蓋 上 述 之 半 導 體 基 板 之 主 面 和 上 述 之 導 爾 部 導 iaft 姻 路 1 訂 徑 在 貫 穿 上 述 之 涵 緣 艤 和 上 述 之 δ夕 截 化 臢 之 後 到 m 上 述 1 | 導 鬣 邬 之 接 觸 部 和 導 通 路 徑 在 貢 穿 上 述 之 絕 緣 膜 和 上 1 I 述 之 矽 氮 化 m 之 後 到 達 上 述 半 導 黼 基 板 之 接 觸 郎 〇 1 1 1 3 . _- 種 半 導 艘 裝 置 其 特 激 是 具 備 有 半 導 臞 基 板 在 1 線 主 面 具 有 接 觸 部 絕 緣 m 覆 麓 在 該 半 導 黼 基 板 之 主 面 f 1 1 導 電 部 « 具 有 接 觸 部 被 配 置 在 雄 鰱 緣 m 中 之 上 述 半 導 體 基 1 | 板 之 主 面 近 傍 * 矽 Meet Μ. 化 膜 > 被 m 置 在 上 述 之 m 鱖 膜 中 殘 1 I 留 成 用 來 覆 Μ 上 述 之 半 導 豔 基 板 之 主 ΐ-Τ-Τΐ m * 在 上 述 導 霣 部 之 1 1 1 區 域 則 被 除 去 其 他 導 電 部 被 配 置 在 上 述 之 緬 嫌 顔 中 t 1 1 導 通 路 徑 , 從 該 其 他 導 電 部 貢 穿 上 述 之 絕 緣 _ 和 上 述 之 矽 1 1 氮 化 m 之 後 到 達 上 述 半 導 體 基 板 之 接 觸 部 會 » 和 導 通 路 徑 1 1 I 在 貫 穿 上 述 絕 緣 顏 之 後 到 達 上 述 導 霉 部 之 接 «Μ m 都 〇 1 1 I 4 . 一 種 半 導 麯論 掘 裝 置 * 其 特 擻 最 具 備 有 半 m m 基 板 » 在 1 1 本紙张尺度適用中阐网家標率(CNS > Λ4规格(210X 297公釐> 1 申請專利範圍 A8 m C8 D8 經濟部中央標準局員工消费合作社印製 該嫌在面述之膜外達 絕該突上到 在.,基在路和之 在絕置主上述緣另到 .,在面在後 ,面髑置通.,板 釐該 K 之和上絕之後 板置主 Μ 之 板主導配導挪基 覆在被板部在之述之 基£該覆顏 基之半被.,觸龌 , 置,基 _ 置述上膜 黼被從成緣 體板述,面接導 MKil嫌接配上之嫌 導,成形絕 導基上膜側之半 緣被化導之被穿板 _ 半部形,述 半H之ib之鄯述 糴部觀 半方· 貫基述 :爾,中上 :導中 氰挪 爾上 ; 觸矽述一部部黼上 有導傍膜穿 有半膜矽爾導璿 部接;上之爾爾導穿 ㈱;近緣貫 備該緣.,導逑到 觸有傍猹述導導半霣 具面面絕在 具在嫋出述 t 後 接具近覆上他他述在 是主主之, 搔摄該突上繡之 之,_ 來在其其上, 激之之述徑 激覆在面在到顏 方部主用,.,該達徑 特板 板上路 特,置主M後緣 1 爾之成部去從到路 其基基在通。其腆配該覆之 S 外導板留觸除,後通。,髑髑置導部,緣被從成膜述 另:基殘接被徑之導部置導導配和觸置涵‘部.成形緣上 和面體,之則路膜和觸裝半半被.,接裝;觸形,撾穿 方主導中方域通化;接髓該述,面之體部接,中述賃。 1 之半膜一區導氮部之導在上膜側部導觸有傍膜上在部 有板述緣外之.,矽觸方半蓋之 化之電半接具近緣穿,觸 具基上絕另部中之接一種覆中氮部導種有,面絕貢徑接 面 «之之述爾膜述之之一 ,膜矽電述一具部主之在路之 主導中述上導緣上方述5.膜緣.,導上 6 面電之述,通面 其半臢上之之絕和一上 緣絕出述達 主導板上徑導主 裝------訂------線 (請先閱绩背面之注意事項再填寫本页) 本紙張尺度逋用中國國家標準(CNS > Λ4规格(2丨0X297公t > 2 Μ Β8 C8 D8 經濟部中央標準局貝工消#合作社印製 六、申請專利範圍 1 1 I 7 . __. 種 半 導 體 裝 置 9 其 特 激 是 具 繼 有 • 秦 半 導 觼 基 板 • » 涵 1 1 I 緣 m > 覆 Μ 在 該 半 導 臞 蘿 z!XS 板 之 主 rr-r » 導 级 部 > 被 配 置 在 該 1 I 鰌 緣 縝 中 之 上 速 半 導 艚 基 板 之 主 面 近 掩 形 成 從 該 主 面 突 先 m 1 1 出 矽 氣 化 膜 » 被 配 置 在 上 述 之 鱷 嫌 膜 中 9 形 成 覆 釐 在 上 背 1 1 述 之 m 電 部 和 導 通 路 徑 在 貢 穿 上 述 之 _ 緣 膜 和 上 述 之 W 之 注 L 1 矽 氮 化 m 之 後 到 達 上 述 導 電 部 之 接 _ 部 0 % 項 1 卜 再 1 I 8 . 一 種 半 導 體 裝 窗 夏 其 特 擻 是 備 有 半 導 黼 基 板 在 壌 1 寫 本 裝 主 面 具 有 接 觸 部 : 絕 緣 _ 覆 麓 在 該 半 導 體 基 板 之 主 面 » 頁 ··«_*·<· 1 I 導 電 部 被 配 看 JEL· 在 該 絕 緣 m 中 之 上 述 半 導 鼸 基 板 之 主 面 近 1 1 傍 形 成 從 該 主 面 突 出 矽 氣 化 膜 破 配 置 在 上 述 之 絕 緣 1 1 膜 中 形 成 覆 Μ 在 上 述 之 導 爾 部 導 通 路 徑 在 賃 穿 上 述 1 訂 之 絕 緣 膜 和 上 述 之 δ夕 氮 化 膜 之 後 到 達 上 述 導 霣 郤 之 接 觸 部 1 I $ 和 導 通 路 徑 ♦ 在 «Bl· -興 穿 上 述 之 絕 緣 m 瞬 之 後 到 達 上 述 半 導 髓 1 1 | 基 板 之 接 觸 部 〇 1 1 9 . 如 申 請 專 利 範 圃 第 !至9項 之 半 導 髓 裝 t 其 中 更 具 備 1 線 有 其 他 導 電 邬 被 配 置 在 上 述 之 絕 緣 膜 中 具 有 接 觸 部 ί 1 * 和 其 他 導 通 路 徑 在 貧 穿 上 建 之 m 緣 膜 之 後 到 達 上 述 其 1 I 他 導 爾 部 之 接 觸 部 〇 1 1 1 10 -種半導黼裝置之製進方法 其特戡是所具備之工 1 1 程 包 含 有 在 半 導 熥 基 板 之 主 面 覆 釐 m 緣 _ 謂 * 在 該 m 緣 膜 1 1 設 置 導 锺 部 使 矽 氮 化 膜 覆 驁 在 上 述 之 鳐 嫌 m 瞬 和 上 述 之 導 1 1 锺 部 < 至 少 在 上 述 導 爾 部 之 接 m m 之 區 域 除 去 上 述 之 矽 氮 1 I 化 膜 然 後 Κ 其 他 m 緣 _ 覆 Μ 1 和 設 置 導 Λ 酪 徑 使 其 在 嫌 賈 1 1 I 穿 上 述 之 其 他 絕 緣 m 之 後 到 達 上 述 導 電 部 之 接 觸 部 0 1 1 本紙張尺度逋用中國國家槺準(CNS ) Λ4規格(210Χ297公釐) 3 A8 m C8 D8 經濟部中央標準局負工消费合作社印製 六、申請專利範 園 1 1 | 1 1 -種半導黼裝置之製造方法 ,其特撖是所具儺之工 1 1 I 程 包 含 有 : 在 半 導 糴 基 板 之 主 働 覆 m m ___-A 鯆 緣 膜 » 在 該 第 1 I —* 絕 緣 臢 設 置 導 爾 部 1 在 該 導 爾 挪 覆 蓋 »ΙΜΓ 爾 二 m 緣 _ Λ5Π5 » 將 矽 請 先 m I 1 1 氮 化 膜 覆 Μ 在 上 述 之 第 一-„. 絕 緣 m 和 第 二 m 緣 _ ·- 至 少 在 上 背 1 1 述 導 電 部 之 接 觸 m 之 區 域 除 去 上 述 之 矽 氮 % 瞧 *L|l 然 後 Μ 第 UP 之 注 ! 1 二 絕 緣 膜 覆 Μ ·. 和 設 置 導 通 路 徑 使 其 貫 穿 上 述 之 m 二 絕 緣 $ 項 }» 1 膜 之 後 到 達 上 述 導 電 部 之 接 觸 部 〇 填 1 % 本 裝 12 -種半導體裝置之製造方法 >其特繳搔所具備之工 頁 1 1 程 包 含 有 = 在 半 導 黼 基 板 之 主 面 覆 董 第 —· m 嫌 m 在 該 絶 1 1 緣 膜 設 置 導 爾 部 在 該 導 電 部 m 1 第 ,一 m 嫌 _ 將 矽 氮 化 1 1 膜 覆 蓋 在 上 述 之 第 ** 絕 錄 _ 和 二 絕 緣 m 除 去 上 述 之 矽 1 訂 氮 化 膜 使 其 只 殘 留 在 上 述 半 導 賵 基 板 之 主 面 之 挪 份 然 1 I 後 Μ 第 三 絕 緣 膜 覆 蘧 和 設 置 導 顧 路 徑 使 其 貫 上 述 之 第 1 I . 絕 緣 膜 之 後 到 達 上 述 導 爾 部 之 撥 觸 挪 Ο 1 1 I 13 -種半導艚裝置之製造方法 其特徽是所具_之工 1 緣 程 包 含 有 在 半 導 讎 基 板 之 主 面 覆 Μ m . hM 總 蝝 膜 在 該 鱷 1 1 緣 膜 設 置 導 電 部 * 在 該 導 電 部 覆 1 m ττί 一 m 緣 m 瞬 OAt 將 矽 氮 化 1 I 膜 覆 篕 在 上 述 之 第 ——· 絕 緣 m 和 第 二 m 緣 瞬 «λ. 除 去 上 述 之 矽 1 | 氮 化 膜 使 其 只 殘 留 在 上 述 導 電 邾 之 側 面 部 份 然 後 Μ 第 三 1 1 m 緣 m 覆 蓋 和 設 置 導 通 路 徑 使 其 .eg· 貝 W 上 述 之 第 ---1 絕 緣 膜 1 1 之 後 到 達 上 述 導 電 部 之 接 觸 部 〇 1 1 14 -種半導體裝置之製造方法 其特饊是所具儺之工 1 I 程 包 含 有 在 半 導 雜 照 基 板 之 主 面 覆 籤 *c3e as 5T3 m 蝝 膜 在 該 涵 1 | 緣 膜 設 置 導 電 部 在 該 導 爾 部 覆 m 第 二 鰱 緣 m 膊 δ夕 氮 化 1 1 木紙ift尺度適用中國國家榡搫(CNS > Λ4规格(2丨0X297公m Μ ΒΒ C% D8 經濟郎中央標準局員工消f合作社印製 —— 、 申請專利範圍 1 1 m 覆 Μ 在 上 述 之 絕 錄 m 和 ___, 鱷 緣 _ 在 上 述 之 砂 氮 1 1 化 m 覆 Μ 第 二 絕 緣 _ 和 設 置 導 m 姐 路 徑 使 其 貢 & W 上 述 之 m yfj 1 1 絕 緣 m 和 上 述 之 矽 氟 化 m 及 上 述 之 第 二 緬嫌臢 之 後 到 達 請 1 1 先 1 上 述 導 爾 部 之 接 纽 Τν9 部 0 閲 讀 背 1 I 15 -種半導髓裝置之製缠方法 其特敝搔所具備之工 面 之 注 | 1 1« 程 包 含 有 在 半 導 臁 基 板 之 主 画 覆 毽 Λα. 第 '•一 鯆 嫌 膜 在 該 m 1 1 項 1 _ 緣 膜 設 置 導 爾 部 在 該 導 電 部 覆 攤 箱 絕 嫌 膜 將 矽 η 化 典 1 % 裝 膜 覆 Μ 在 上 述 之 第 —. 絕 緣 m 和 上 述 之 第 二 鲴 嫌 膜 設 置 ΛτΛτ 爾 本 頁 1 二 絕 緣 m 使 其 包 圃 其 他 導 電 鄯 和 覆 Μ mk 在 上 述 之 砂 氣 化 m • » ^^ 1 I 設 置 導 通 路 徑 使 其 霣 穿 上 述 之 Μ —•t m 緣 膜 之 後 到 達 上 述 其 1 I 他 導 電 部 之 接 觸 部 和 設 置 導 m 蹯 徑 使 甘 貢 穿 上 述 之 弟 二 1 1 訂 m 緣 膜 和 上 述 之 矽 氮 化 _ 之 後 到 繡 上 述 導 爾 郁 之 接 觸 部 〇 1 16 -種半導體裝置之製造方法 其特嫩虽所具備之工 1 1 程 包 含 有 < 在 半 導 髑 基 板 之 主 acu 丽 覆 m 第 - 鱺 嫌 m 在 該 爾 1 | 一 絕 緣 膜 設 置 導 爾 部 在 該 導 霉 都 覆 Μ 第 二 涵 嫌 m 將 fi夕 1 線 氮 化 膜 覆 蓋 在 上 述 之 第 —. 絕 緣 Bit 膜 和 第 —▲ 絶 緣 膜 設 暂 凰 第 1 絕 緣 膜 使 其 包 圔 被 其 他 矽 氮 化 顏 覆 Μ 之 其 他 m 爾 都 和 覆 Μ 1 1 在 上 述 之 矽 氮 化 膜 設 資 開 α 使 Hbl· 冥 ff 穿 上述第 三 鱷 緣 膜 之 1 後 朝 向 上 述 導 電 部 之 接 觸 部 到 確 上 述 之 矽 氮 fb 膜 和 設 置 1 I 開 P 使 其 貫 穿 上 述 第 二 m 緣 膜 之 後 朗 向 上 述 其 他 導 爾 部 之 I 1 | 接 觸 部 到 達 上 述 之 其 他 矽 氮 化 m * 和 設 置 導 通 路 徑 使 其 從 1 1 上 述 之 m □ 貫 穿 上 m 之 矽 規 化 膜 和 上 述 之 链 二 絕 緣 膜 之 後 1 1 到 達 上 述 導 電 部 之 接 觴 部 9 和 設 置 導 通 路 徑 使 其 貫 穿 上 逑 1 1 之 其 他 矽 氮 化 膜 之 後 到 _ 上 述 其 他 導 霣 挪 之 擬 觸 部 0 1 1 本紙張尺度逋用中國圃家橾嗥(CNS> Α4规格< 210X29?公I ) „ 5 - 六、申請專利範圍 AH B8 C8 D8 法 方 造 製 之 置 裝 Moff 導 K· 種 Η 之 働 具 所 該 在 _ 緣 絕M 礙 面 主 之 板 基 髓 導 半 在 有 含 包 程 祺 緣 絕述 他上 其穿 K 貫 ; 其 挪使 爾櫪 導路 之通 逑導 上置 在設 Μ 和 覆 0 _ UDfl 9BEE 化化 鲲氮 矽矽 使 之 ; 述 部 上 電 Μ 導覆 置膜 設緣 他 。 其 部 之觸 接 之 部 電 導 磁 達 到 後 之 臟 化 氮 矽 之 述 上 和 膜 緣 法 方 造 製 之 置 裝 體 導 半 種 X 之 備 具 膜 _ 之 ; 緣他述都 絕其上觸 該M穿接 在.,貢之 Ϊ ;鄯其板 ㈱ _ 爾使基 — 緣導徑 _ ^ 0 之路導 'ίΜ述通半 ’ 覆上導述 画在置上 主 Μ 設達 之覆.,到 板臟 膜後 基ibfb之 艚氮氮 _ 導砂矽緣 半使 之絕 在.,述他 ••部上其 有 和 含導覆 _ 包 置膜緣 程設緣絕 0 矽 之 述 上 和 _ 緣 姻 他 。 其部 之 _ 述 接 上之 窜部 賃 電 其導 使述 徑上 路達 通到 導後 置 之 設膜 和 化 (請先閲婧背面之注意事項异填寫本頁) -裝. 線: 經濟部中央標率局員工消费合作社印製 本紙張疋度逋用中國國家橾準(CNS ) Λ4規格(2^0Χ297公釐) 6
TW085105288A 1996-01-26 1996-05-01 Semiconductor apparatus and manufacturing method thereof TW307899B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8011624A JPH09205185A (ja) 1996-01-26 1996-01-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW307899B true TW307899B (en) 1997-06-11

Family

ID=11783091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105288A TW307899B (en) 1996-01-26 1996-05-01 Semiconductor apparatus and manufacturing method thereof

Country Status (5)

Country Link
US (3) US6087710A (zh)
JP (1) JPH09205185A (zh)
KR (1) KR100294411B1 (zh)
CN (2) CN1132248C (zh)
TW (1) TW307899B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3175705B2 (ja) * 1998-09-18 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JP3241020B2 (ja) 1999-03-26 2001-12-25 日本電気株式会社 半導体装置の製造方法
JP3957945B2 (ja) 2000-03-31 2007-08-15 富士通株式会社 半導体装置及びその製造方法
GB2365513A (en) * 2000-08-04 2002-02-20 Pyrotek Engineering Materials Refractory components for use in metal producing processes
US6475906B1 (en) * 2001-07-05 2002-11-05 Promos Technologies, Inc. Gate contact etch sequence and plasma doping method for sub-150 NM DT-based DRAM devices
US6770932B2 (en) * 2002-07-10 2004-08-03 Kabushiki Kaisha Toshiba Semiconductor memory device having a memory region and a peripheral region, and a manufacturing method thereof
KR100474579B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 표면 분석 장치에 사용되는 표준 기판 제작 방법
US7214983B2 (en) * 2004-11-24 2007-05-08 Macronix International Co., Ltd. Non-volatile memory and fabricating method thereof
TW200623312A (en) * 2004-12-21 2006-07-01 Powerchip Semiconductor Corp Method for forming contact opening and method for fabricating semiconductor device
KR100673196B1 (ko) * 2005-07-14 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4665426A (en) * 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4686000A (en) 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPS62194644A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
JPH03142826A (ja) * 1989-10-27 1991-06-18 Nec Corp 半導体装置の製造方法
US5200808A (en) * 1989-11-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
US4997790A (en) * 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JPH04130722A (ja) * 1990-09-21 1992-05-01 Oki Electric Ind Co Ltd ビットコンタクトパターン形成方法
TW214599B (zh) * 1990-10-15 1993-10-11 Seiko Epson Corp
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5270240A (en) 1991-07-10 1993-12-14 Micron Semiconductor, Inc. Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines
EP0529717A3 (en) * 1991-08-23 1993-09-22 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device having overlapping contacts
US5206187A (en) 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5298463A (en) * 1991-08-30 1994-03-29 Micron Technology, Inc. Method of processing a semiconductor wafer using a contact etch stop
US5200358A (en) 1991-11-15 1993-04-06 At&T Bell Laboratories Integrated circuit with planar dielectric layer
JP3010945B2 (ja) * 1991-12-13 2000-02-21 日本電気株式会社 セルフアライン・コンタクト孔の形成方法
US5384287A (en) 1991-12-13 1995-01-24 Nec Corporation Method of forming a semiconductor device having self-aligned contact holes
JPH05226333A (ja) * 1992-02-12 1993-09-03 Sharp Corp 半導体装置の製造方法
JP3200974B2 (ja) * 1992-06-05 2001-08-20 ソニー株式会社 半導体記憶装置の製造方法
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
JPH06177265A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE4337355C2 (de) * 1993-11-02 1997-08-21 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
KR0140646B1 (ko) 1994-01-12 1998-07-15 문정환 반도체장치의 제조방법
JP2765478B2 (ja) * 1994-03-30 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US5723380A (en) * 1996-03-25 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of approach to improve metal lithography and via-plug integration
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates

Also Published As

Publication number Publication date
US6573171B2 (en) 2003-06-03
JPH09205185A (ja) 1997-08-05
CN1156336A (zh) 1997-08-06
KR100294411B1 (ko) 2001-10-24
CN1132248C (zh) 2003-12-24
KR970060388A (ko) 1997-08-12
US6087710A (en) 2000-07-11
US20010002070A1 (en) 2001-05-31
US6268278B1 (en) 2001-07-31
CN1485908A (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
TW307899B (en) Semiconductor apparatus and manufacturing method thereof
TW519680B (en) Self-aligned magnetic clad write line and its method of formation
TWI354378B (en) Vertical flash memory
TWI243430B (en) MRAM and the method for fabricating the same
TW425661B (en) Semiconductor device and method of manufacturing the same
TWI302643B (en) Overlay and alignment marks for reusing photomasks in a monolithic vertical structure and methods thereof
US6709942B2 (en) Method of fabricating magnetic yoke structures in MRAM devices
TWI251905B (en) Memory cell and method of fabricating the same
CN100485905C (zh) 使用单晶自对准二极管的磁性随机存取存储器
TWI261897B (en) Semiconductor device including nonvolatile memory and method for fabricating the same
TW483158B (en) Nonvolatile memory for high integration and manufacturing method thereof
TW536796B (en) Stacked via in copper/polyimide beol
TW201128736A (en) Method for manufacturing an SRAM and method for manufacturing a semiconductor device
TW200843038A (en) Integrated circuit having a memory cell array and method of forming an integrated circuit
TW201042763A (en) Semiconductor device
TW200816482A (en) Semiconductor device free of gate spacer stress and method of manufacturing the same
TW201230142A (en) Method for forming magnetic tunnel junction structure and method for forming magnetic random access memory using the same
TW201133797A (en) Magnetoresistive random access memory element and fabrication method thereof
TW469598B (en) Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form
TW201010148A (en) Semiconductor device and manufacturing method thereof
TW462051B (en) Memory-cells arrangement and its production method
TWI358818B (en) Memory device and fabrication thereof
TW417231B (en) Semiconductor device with conductor plug and fabrication method thereof
TWI251306B (en) 1T RAM cell structure and method of manufacturing the same
TW200307350A (en) Method of manufacturing MRAM offset cells in a damascene structure