FR2672430A1 - Structure de contact intercouches d'un dispositif a semiconducteur et procede de fabrication de celle-ci. - Google Patents
Structure de contact intercouches d'un dispositif a semiconducteur et procede de fabrication de celle-ci. Download PDFInfo
- Publication number
- FR2672430A1 FR2672430A1 FR9105457A FR9105457A FR2672430A1 FR 2672430 A1 FR2672430 A1 FR 2672430A1 FR 9105457 A FR9105457 A FR 9105457A FR 9105457 A FR9105457 A FR 9105457A FR 2672430 A1 FR2672430 A1 FR 2672430A1
- Authority
- FR
- France
- Prior art keywords
- forming
- insulating layer
- semiconductor device
- conductive layer
- contact structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
L'invention concerne un dispositif à semiconducteur et le procédé de fabrication de celui-ci, et notamment une structure de contact intercouches d'un dispositif à semiconducteur et le procédé de fabrication de celle-ci, en formant des contacts intercouches par l'intermédiaire de trous formant passages (100) sur un substrat de semiconducteur (10) dont la surface est inégale du fait de la présence de marches sur la surface. Le dispositif comprend des trous formant passages (100) formés dans une couche isolante intercouches (18), des couches conductrices inférieure et supérieure (50, 55) qui sont reliées par l'intermédiaire des trous formant passage (100), et des pastilles (35a) positionnées directement sous les trous formant passages (100) et au-dessous de la couche conductrice inférieure (50). Par conséquent, le mauvais contact classique dû à la mauvaise couverture de la marche par la couche conductrice supérieure (55) qui résulte de la grande profondeur des trous formant passages (100) est amélioré. Un procédé est également décrit pour former une couche conductrice planarisée sur une surface inégale d'un substrat de semiconducteur (10).
Description
Structure de contact intercouches d'un dispositif
à semiconducteur et procédé de fabrication de celle-ci
La présente invention concerne un dispositif à semiconducteur et le procédé de fabrication de celui-ci, et notamment une structure de contact intercouches d'un dispositif à semiconducteur et le procédé de fabrication de celle-ci, qui facilite le contact entre deux couches conductrices en formant une pastille directement sous le centre d'un trou formant passage reliant une couche conductrice inférieure à une couche conductrice supérieure.
à semiconducteur et procédé de fabrication de celle-ci
La présente invention concerne un dispositif à semiconducteur et le procédé de fabrication de celui-ci, et notamment une structure de contact intercouches d'un dispositif à semiconducteur et le procédé de fabrication de celle-ci, qui facilite le contact entre deux couches conductrices en formant une pastille directement sous le centre d'un trou formant passage reliant une couche conductrice inférieure à une couche conductrice supérieure.
La miniaturisation des circuits intégrés à haute intégration, ou circuits LSI, s'accompagne de plusieurs problèmes relatifs aux contacts et dus à des limitations physiques. Parmi ceux-ci, on peut citer la rupture de couches conductrices provoquée par l'augmentation des marches géométriques, l'électromigration de la matière conductrice résultant de la miniaturisation du dispositif et de la grande résistance électrique des couches conductrices, et la migration des contraintes.
Le procédé d'interconnexion à plusieurs niveaux est proposé pour résoudre les problèmes dus à la finesse de la couche conductrice afin de fabriquer des dispositifs à semiconducteurs hautement fiables et hautement intégrés. Ce procédé comprend les étapes consistant à former une couche isolante intercouche en revêtant d'une matière isolante un substrat semiconducteur sur lequel une couche conductrice inférieure a été formée; former un trou formant passage en enlevant partiellement la couche isolante intercouche formée sur la couche conductrice inférieure, et connecter une matière conductrice à la couche conductrice inférieure en remplissant le trou formant passage avec de la matière conductrice.
Le procédé d'interconnexion à plusieurs niveaux tel qu'il est décrit ci-dessus utilise un "câblage" dans deux ou trois niveaux au lieu des couches conductrices classiques intégrées sur un seul niveau. Par conséquent, contrairement au procédé d'interconnexion classique qui présente des limitations d'intégration dues à la puissance consommée du fait de la résistance, il est possible de réaliser une couche conductrice hautement intégrée et, en outre, la résistance électrique de la couche conductrice elle-même peut être réduite, ce qui améliore les caractéristiques électriques du dispositif.
La fiabilité de l'interconnexion à plusieurs niveaux dépend non seulement de la couche conductrice, mais également du procédé de réalisation des contacts intercouches qui relient électriquement une couche conductrice à une autre. Un procédé classique de réalisation des contacts intercouches est décrit ci-après en relation avec la figure 1.
En reférence à la figure 1, le procédé classique d'interconnexion à plusieurs niveaux est décrit du point de vue de la surface d'un substrat de semiconducteur 10 ayant une certaine région dopée avec des impuretés et étant isolée électriquement par une couche isolante 12, et un motif 30 étant formé, ce qui crée une marche sur la surface du substrat de semiconducteur et le rend inégal. Cela expliquera les problèmes engendrés par une surface inégale lorsqu'une couche conductrice inférieure est connectée à une couche conductrice supérieure.
Une couche conductrice inférieure 50 est formée en formant une première couche isolante 14 sur toute la surface du substrat de semiconducteur dont la surface est inégale du fait du motif 30, isolant électriquement le motif, et en formant et mettant en forme de motif une couche de matière conductrice. Ensuite, un trou formant passage pour le contact avec une couche conductrice supérieure est formé en ouvrant une section d'une couche isolante intercouche planarisée 18 qui est formée sur la première couche isolante sur laquelle une couche conductrice inférieure 50 a été formée. La couche conductrice supérieure 55 est formée en déposant une matière conductrice sur la couche isolante intercouche 18 dans laquelle le trou formant passage a été formé, et en mettant en forme de motif la couche de matière conductrice.Le contact intercouches est réalisé en reliant la couche conductrice inférieure à la couche conductrice supérieure.
Le procédé utilisé pour former une structure de contact intercouche pour former un trou formant passage dans une couche isolante intercouches planarisée et relier entre elles deux couches conductrices est avantageux en ce que le procédé utilisé pour former les couches conductrices n'a pas pour résultat une surface inégale, parce qu'une couche planarisée à surface égale est réalisée puisqu'une structure intercouches planarisée est d'abord réalisée, et ensuite la couche conductrice supérieure est formée. Cependant, l'épaisseur globale de la couche isolante intercouches planarisée est inégale parce que l'état de surface de la structure inférieure n'est pas planarisé.
En référence à la figure 1, l'épaisseur de la couche isolante intercouches par rapport à la couche conductrice inférieure 50 présente une différence au niveau de la région la plus mince a et de la région la plus épaisse c qui est supérieure ou égale à la hauteur de la marche de la structure inférieure. Lorsque le trou formant passage prévu pour le contact intercouches est formé dans la région c de la couche isolante intercouches épaisse, la profondeur de ce trou formant passage devient égale à c, ce qui diminue la couverture de la marche par la matière conductrice qui doit être déposée ensuite. En outre, la couverture de la marche varie avec le format (rapport profondeur sur largeur) du trou formant passage pour une matière de revêtement donnée.
L'homme de métier considère généralement que la couverture de la marche diminue au fur et à mesure que le format devient plus grand.
Lorsqu'une matière métallique est déposée sur un substrat de semiconducteur ayant plusieurs sortes de trous, si la couverture des marches par la matière métallique est insuffisante ou si la profondeur du trou à réaliser est grande, la matière métallique forme un vide dans le trou ou, comme cela est représenté sur la figure 1, amincit la couche conductrice à la jonction de la couche conductrice inférieure et du trou, ce qui a pour résultat un mauvais contact qui est très résistif et sujet à rupture.
L'invention a pour objet de fournir une structure de contact intercouches d'un dispositif à semiconducteur pour former une pastille directement sous le centre d'un trou formant passage, de manière à résoudre le problème de mauvais contact créé par un trou profond formant passage dans un procédé classique de fabrication de contacts intercouches.
L'invention a également pour objet de fournir un procédé de fabrication pour former la structure de contact intercouchas qui est spécifiquement adaptée au contact intercouches mentionné ci-dessus.
L'invention a en outre pour objet de fournir un procédé pour former une couche conductrice planarisée sur une surface inégale d'un substrat de semiconducteur.
Pour réaliser les objets de l'invention en formant un contact intercouches par l'intermédiaire d'un trou formant passage sur un substrat de semiconducteur ayant une surface avec des marches, une structure de contact intercouches d'un dispositif à semiconducteur est caractérisée en ce qu'elle comprend - un trou formant passage formé dans une couche isolante intercouches; - une couche conductrice inférieure et une couche conductrice supérieure reliées par le trou formant passage; et - une pastille formée directement sous le trou formant passage et sous la couche conductrice inférieure.
Pour réaliser un autre objet de l'invention, un procédé de fabrication de contacts intercouches pour un dispositif à semiconducteur pour former des couches conductrices à plusieurs niveaux sur un substrat de semiconducteur ayant une surface avec des marches, est caractérisé en ce qu'il comprend les étapes consistant à - former une première couche isolante sur toute la surface du substrat de semiconducteur; - former une matière de pastille sur la première couche isolante; - former une pastille directement sous l'emplacement où le trou formant passage sera formé, par un procédé de photogravure; - former une deuxième couche isolante sur toute la surface de la première couche isolante sur laquelle une pastille a été formée; - déposer et mettre en forme de motif une matière conductrice sur la deuxième couche isolante de manière à former une couche conductrice inférieure;; - former une couche isolante intercouches sur toute la surface de la deuxième couche isolante sur laquelle la couche conductrice inférieure a été formée; - former un trou formant passage dans la couche isolante intercouches; et - former une couche conductrice supérieure reliée à la couche conductrice inférieure en remplissant le trou formant passage.
Pour réaliser le dernier objet de l'invention, il est prévu un procédé pour former une couche conductrice planarisée sur une surface inégale d'un substrat de semiconducteur, caractérisé en ce qu'il comprend les étapes consistant à - former une première couche isolante sur toute la surface du substrat de semiconducteur; - former une matière de pastille sur la première couche isolante; - former une pastille entre les marches dans une région où une couche conductrice sera formée; - former une deuxième couche isolante sur toute la surface de la première couche isolante sur laquelle la pastille a été formée; et - déposer et mettre en forme de motif une matière conductrice sur la deuxième couche isolante, en formant par ce moyen une couche conductrice.
Les objets et avantages indiqués plus haut, ainsi que d'autres, apparaîtront plus clairement d'après la description de formes de réalisation préférées de l'invention donnée ci-après en relation avec les dessins annexés, dans lesquels - la figure 1 est une vue en coupe représentant une structure classique de contact intercouches pour un dispositif à semiconducteur; - la figure 2 représente une structure de contact intercouchas d'un dispositif à semiconducteur selon l'invention; - les figures 3A à 3E sont des vues en coupe représentant une forme de réalisation d'un procédé de fabrication du contact intercouches pour un dispositif à semiconducteur selon l'invention; - les figures 4A et 4B sont des vues en coupe représentant une autre forme de réalisation d'un procédé de fabrication du contact intercouches pour un dispositif à semiconducteur selon l'invention;; - la figure SA est une vue de dessus représentant une autre forme de réalisation d'un procédé de fabrication du contact intercouches pour un dispositif à semiconducteur selon l'invention; - les figures 5B et 5C sont des vues en coupe suivant les lignes AA' et BB', respectivement, représentant un contact intercouches pour un dispositif à semiconducteur tel que celui représenté sur la figure SA; - les figures 6A et 6B sont respectivement une vue de dessus et une vue en coupe représentant un procédé de fabrication de contacts intercouches pour un dispositif à semiconducteur d'une autre forme de réalisation de l'invention; et - les figures 7A et 7B sont respectivement une vue de dessus et une vue en coupe représentant un procédé de fabrication de contacts intercouches pour un dispositif à semiconducteur d'une autre forme de réalisation de l'invention.
La figure 2 est donc une vue en coupe droite représentant une structure de contact intercouches selon l'invention. Une plage de contact 35a est formée directement sous le centre d'un trou formant passage 100 et sous une couche conductrice inférieure 50, et diminue la profondeur d'une rigole de la surface inégale créée par un motif 30, ce qui rend le contact intercouches plus facile à réaliser.
Les figures 3A à 3E sont des vues représentant un procédé de fabrication de contacts intercouches d'un dispositif à semiconducteur selon l'invention.
Pour commencer, la figure 3A représente un substrat de semiconducteur avec une surface inégale créée par un motif arbitraire 30. Le motif 30 est réalisé, par exemple, sous la forme d'une électrode de grille et d'une ligne d'élément binaire, ou "bit", dans une mémoire vive dynamique, ou "DRAM", pendant une étape intermédiaire d'un procédé de fabrication de dispositifs à semiconducteur, et donne une surface inégale à sa structure supérieure. En général, puisque le motif est en matière conductrice, il est isolé électriquement de la structure supérieure en revêtant d'une première couche isolante 14 toute la surface du substrat sur laquelle le motif a été formé.
La figure 3B représente un procédé utilisable pour former les pastilles 35a sur la couche isolante. Les pastilles 35a sont formées en déposant une matière de pastille 35 sur la première couche isolante et en formant un motif de photorésistance 38 sur les endroits situés directement sous l'emplacement désiré des trous formant passages et en enlevant la partie de la matière de pastille en utilisant le motif de photorésistance 38 comme masque. L'épaisseur de la couche isolante intercouches devient plus fine du fait de l'épaisseur combinée d'une pastille et de la deuxième couche isolante formée sur la pastille en formant la pastille dans la partie épaisse c de la couche isolante intercouches, dont la partie épaisse est due à la structure inférieure, comme cela est représenté sur la figure 1. En conséquence, ce procédé empêche le mauvais contact résultant d'un trou profond formant passage. Dans ce cas, les proportions du motif de photoré distance 38 sont approximativement égales ou supérieures à celles du trou formant passage.
Les pastilles ne sont pas formées partout où il y a des trous formant passages et sont formées si nécessaire et là où la couche isolante intercouches devient épaisse du fait de l'inégalité de la structure inférieure. Les pastilles peuvent également être formées en étendant simplement les couches conductrices périphériques, sans aucune opération de masquage supplémentaire (voir figures SA à 5C et figures 6A et 68).
La figure 3C représente un procédé pour former une couche conductrice inférieure 50. La couche conductrice inférieure est formée en revêtant d'une deuxième couche isolante 16 toute la surface du substrat de semiconducteur sur laquelle les pastilles 35a ont été formées, en formant une couche de matière conductrice sur la deuxième couche isolante 16, et en mettant en forme de motif cette couche de matière conductrice pour former le motif désiré. Si les pastilles sont en matière conductrice, la deuxième couche isolante formée maintient l'épaisseur appropriée pour réduire au minimum la capacité parasite qui peut exister entre la pastille et la couche conductrice inférieure. Si les pastilles sont en matière isolante, une pastille et la deuxième couche isolante formée ont l'épaisseur combinée nécessaire pour compenser la marche de la structure inférieure.
La figure 3D représente un processus pour former une couche isolante intercouches 18 et des trous formant passages 100. Une couche isolante intercouches 18 ayant une surface planarisée est formée sur la deuxième couche isolante 16, sur laquelle la couche conductrice inférieure 50 a été formée. Les trous formant passages 100 pour les connexions intercouches sont formés en enlevant la partie de la couche isolante intercouches située directement au-dessus des pastilles 35a.
A ce point, l'effet de compenser la profondeur du trou formant passage lorsque la pastille est en matière isolante et, par conséquent, formée uniquement pour la compensation de profondeur, est différent de celui du cas où la pastille est formée sans opération de masquage supplémentaire, en étendant une couche conductrice périphérique ou une matière conductrice flottante électriquement. Dans le premier cas, la profondeur b-t3 du trou formant passage dans le procédé classique (dans lequel les pastilles et la deuxième couche isolante n'existent pas) devient la distance b-(t1 + t2 + t dans 1 invention, de sorte que l'effet de compensation est t1 + t2. On suppose ici que b a la même dimension dans l'invention et dans le procédé classique.Dans le second cas, la profondeur b-(t2 + t3) du trou formant passage dans le procédé classique (dans lequel on considère la deuxième couche isolante puisque la couche conductrice périphérique peut exister sur n'importe quelle partie du substrat, même si ce n'est pas une pastille étendue) devient la distance b-(t1 + t2 + t3) dans l'invention, de sorte que l'épaisseur t1 est compensée. Dans cette description, b est la distance de la surface de la couche isolante intercouches à la surface de la première couche isolante 14 formée sur la surface inférieure de la pastille et apparaît directement sur les figures 1 et 3D, t1 est l'épaisseur d'une pastille, t2 est l'épaisseur de la deuxième couche isolante au-dessus des pastilles, et t3 est l'épaisseur de la couche conductrice inférieure.
Les pastilles 35a ont non seulement l'effet de compenser la profondeur des trous formant passage comme cela est décrit ci-dessus, mais planarisent en outre la couche conductrice inférieure en planarisant la surface de la deuxième couche isolante 16, ce qui réduit sa résistance électrique.
Cette planarisation empêche également l'apparition d'un phénomène de formation d'entailles qui se produit lorsque le procédé de photogravure est mis en oeuvre pour former la couche conductrice inférieure. En général, lorsqu'une matière conductrice est déposée sur un substrat ayant une surface inégale, et qu'une couche de photorésistance est ensuite formée et exposée pour former un motif en couche conductrice, l'épaisseur inégale de la couche de photorésistance crée une déformation du motif de la couche de photorésistance par surexpo sition ou sous-exposition. L'épaisseur inégale est due au fait que la couche de photorésistance est appliquée à l'état liquide et a une surface planarisée indépendamment de l'égalité ou l'inégalité de la structure inférieure.Le fait d'empêcher l'apparition du phénomène de formation d'entailles rend possible la formation d'un motif à traits fins et d'une couche conductrice fiable.
La figure 3E représente un processus utilisable pour former une couche conductrice supérieure. La couche conductrice supérieure est formée en déposant une matière conductrice sur toute la surface de la couche isolante intercouchas dans laquelle les trous formant passages ont été formés, de manière à remplir cas trous et ensuite graver le motif désiré dans la couche conductrice supérieure. C'est ainsi qu'une couche conductrice à plusieurs niveaux dans laquelle la couche conductrice inférieure et la couche conductrice supérieure sont reliées électriquement, est terminée.
Selon la structure de contact intercouches d'un dispositif à semiconducteur de l'invention, la formation de la pastille directement au-dessous du trou formant passage fixe la profondeur du trou formant passage formé dans la couche isolante intercouches à une valeur qui réduit au minimum la capacité parasite. Par conséquent, des mauvais contacts entre les couches conductrices dus à des couches conductrices rompues, à la formation de vides et à la migration qui résultent de la mauvaise couverture des marches créée par un trou profond formant passage, sont évités. Le phénomène de formation d'entailles qui se produit pendant la formation de la couche conductrice inférieure est également évité, ce qui donne un contact intercouches hautement fiable.
Les figures 4A et 4B représentant une autre forme de réalisation du procédé de fabrication de la structure de contact intercouches d'un dispositif à semiconducteur selon l'invention, et représentant un procédé pour former une pastille sur une couche conductrice 58. Les pastilles 35a sont en matière isolante sur la couche conductrice et, puisque les pastilles compensent la profondeur des trous formant passages, le contact intercouches par l'intermédiaire du trou formant passage peut être réalisé facilement.
Les figures SA à 5C sont respectivement une vue de dessus et des vues en coupe représentant une autre forme de réalisation du procéda de fabrication du contact intercouchas d'un dispositif à semiconducteur selon l'invention.
Puisqu'une première couche conductrice et une deuxième couche conductrice entourent la périphérie du trou formant passage, l'épaisseur de la région dans laquelle un trou formant passage sera formé est grande dans le procédé de planarisation après la mise en oeuvre du procédé de formation de la couche conductrice inférieure.
En référence à la figure 5A, les parties définies par des lignes en trait continu et s'étendant latéralement constituent un motif de masque P1 prévu pour former un premier motif de couche conductrice. La partie ayant un côté faisant saillie dans sa partie centrale et sa voisine, toutes deux définies par des lignes en trait interrompu long et s'étendent longitudinalement constituent un motif de masque P2 prévu pour former une deuxième couche conductrice. La partie définie par un trait interrompu court et s'étendant latéralement constitue un motif de masque P3 prévu pour former une couche conductrice inférieure. La partie définie par un trait mixte et s'étendant longitudinalement constitue un motif de masque P4 prévu pour former une couche conductrice supérieure. La partie définie par des lignes en trait continu formant un carré avec des droites se croisant en diagonale dans celui-ci et recouverte par les motifs de masque P2, P3 et P4 constitue un motif de masque P5 prévu pour former un trou formant passage.
La figure 5B est une vue en coupe verticale suivant la ligne AA' de la figure SA et représente une structure de contact intercouches d'un dispositif à semiconducteur selon l'invention, et la figure 5C est une vue en coupe verticale suivant la ligne BB' de la figure 5A. En référence à cas figures, puisque la pastille est formée en étendant la couche conductrice périphérique passant à la périphérie du trou formant passage, c'est-à-dire le deuxième motif en couche conductrice P2, la profondeur du trou formant passage est réduite de la valeur de l'épaisseur de la deuxième couche conductrice ou plus, ce qui améliore d'autant la couverture de la marche par la couche conductrice supérieure.
Les figures 6A et 68 sont respectivement une vue de dessus et une vue en coupe d'une autre forme de réalisation du procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon l'invention, et représentant la structure avec un trou formant passage formé près de la deuxième couche conductrice (ou d'une première couche conductrice). Les références alphanumériques utilisées sur les figures 6A et 68 sont les mêmes que celles utilisées sur les figures SA à 5C et désignent respectivement les mêmes éléments.
Dans ce cas, puisque le trou formant passage est formé en étendant une couche conductrice passant près du trou formant passage, c'est-à-dire un deuxième motif conducteur sur les figures, la profondeur du trou formant passage peut être réduite après le processus de planarisation.
Les figures 7A et 78 sont respectivement une vue de dessus et une vue en coupe d'une autre forme de réalisation du procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon l'invention, et représentent le cas où il n'y a pas de motif pour créer des inégalités de la surface près du trou formant passage.
Même s'il n'y a pas de motif ayant une marche autour de la périphérie du trou formant passage, la formation d'une pastille 74 constituée de matière de pastille peut réduire la profondeur du trou formant passage de la valeur de l'épaisseur de la pastille, ce qui améliore la couverture de la marche par la deuxième couche conductrice.
Comme cela a été décrit plus haut, une pastille est formée directement au-dessous de la région dans laquelle un trou formant passage sera formé, en étendant les couches conductrices périphériques ou en étant flottante électriquement, de sorte que les motifs périphériques empêchent la profondeur du trou formant passage formé dans la couche isolante intercouches planarisée de devenir trop grande du fait des motifs périphériques. Par conséquent, le mauvais contact provoqué par la mauvaise couverture de la marche par la deuxième couche conductrice, créée par le trou classique profond formant passage, est amélioré.
il est évident que l'invention n'est pas limitée aux formes de réalisations décrites ici, et que des modifications peuvent lui être apportées par l'homme de métier sans sortir du cadre de l'invention tel qu'il est défini dans les revendications annexées.
Claims (19)
1. Structure de contact intercouches d'un dispositif à semiconducteur, présentant un trou formant passage (100) sur un substrat de semiconducteur (10) dont la surface est inégale du fait de la présence de marches, caractérisée en ce qu'elle comprend - un trou formant passage (100) formé dans une couche isolante intercouches (18); - une couche conductrice inférieure (50) et une couche conductrice supérieure (55) reliées entre elles par le trou formant passage (100); et - une pastille (35a) formée directement sous le trou formant passage (100) et au-dessous de la couche conductrice inférieure (50).
2. Structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 1, caractérisée en ce que la largeur de la pastille (35a) n'est pas inférieure à celle du trou formant passage (100).
3. Structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 1, caractérisée en ce que la pastille (35a) est isolée des couches périphériques.
4. Structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 1, caractérisée en ce que la pastille (35a) est reliée à une autre couche conductrice.
5. Structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 1, caractérisée en ce qu'une couche isolante (16) est interposée entre la pastille (35a) et la couche conductrice inférieure (50).
6. Structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 1, caractérisée en ce que la pastille (35a) est formée avec une épaisseur qui peut compenser lesdites marches de la surface inégale.
7. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur par l'intermédiaire d'un trou formant passage (100) sur un substrat de semiconducteur (10) dont la surface est inégale du fait de la présence de marches, caractérisé en ce qu'il comprend les étapes consistant à - former une première couche isolante (14) sur toute la surface du substrat de semiconducteur (10); - former une matière de pastille (35) sur la première couche isolante (14); - former un motif de photorésistance sur la matière de pastille (35) et former une pastille (35a) directement sous l'empla- cement où le trou formant passage (100) sera formé, par un procédé de photogravure;; - former une deuxième couche isolante (16) sur toute la surface de la première couche isolante (14) sur laquelle la pastille (35a) a été formée; - déposer et mettre en forme de motif une matière conductrice sur la deuxième couche isolante (16) de manière à former une couche conductrice inférieure (50); - former une couche isolante intercouches (18) sur toute la surface de la deuxième couche isolante (16) sur laquelle la couche conductrice inférieure (50) a été formée; - former le trou formant passage (100) dans la couche isolante intercouches (18); et - former une couche conductrice supérieure (55) en remplissant le trou formant passage (100) de manière qu'elle soit reliée à la couche conductrice inférieure (50).
8. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la matière de la pastille (35) est une matière conductrice.
9. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 8, caractérisé en ce que la pastille (35a) est flottante électriquement.
10. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la matière de la pastille (35) est une matière isolante.
11. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la pastille (35a) est formée en étendant une couche conductrice déjà formée près du trou formant passage (100).
12. Procédé de fabrication d'une structure de contact intercouches dtun dispositif à semiconducteur selon la revendication 11, caractérisé en ce que ladite couche conductrice est une ligne conductrice nécessaire au fonctionnement du dispositif.
13. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la pastille (35a) est formée pour être isolée des couches conductrices périphériques et n'est pas nécessaire au fonctionnement du dispositif.
14. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la couche isolante intercouches (18) est planarisée.
15. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que le trou formant passage (100) est formé dans une partie où l'épaisseur de la couche isolante intercouches (18) est trop grande du fait des motifs périphériques.
16. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que le trou formant passage (100) est formé dans une partie de la couche isolante intercouches (18) ayant une épaisseur constante par rapport à la surface du substrat de semiconducteur (10).
17. Procédé pour former une couche conductrice sur un substrat de semiconducteur dont la surface est inégale du fait de la présence de marches, caractérisé en ce qu'il comprend les étapes consistant à - former une première couche isolante (14) sur toute la surface du substrat de semiconducteur (10); - former une matière de pastille (35) sur la première couche isolante (14); - former une pastille (35a) entre les marches dans une région où une couche conductrice sera formée; - former une deuxième couche isolante (16) sur toute la surface de la première couche isolante (14) sur laquelle la pastille (35a) a été formée; et - déposer et mettre en forme de motif une matière conductrice sur la deuxième couche isolante (16) en formant par ce moyen une couche conductrice.
18. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur, par l'intermédiaire d'un trou formant passage (100) sur un substrat de semiconducteur (10) dont la surface est inégale du fait de la présence de marches et dont la couche la plus supérieure est constituée de matière conductrice, caractérisé en ce qu'il comprend les étapes consistant à - former une matière de pastille (35) sur toute la surface du substrat de semiconducteur (10); - former un motif de photorésistance sur la matière de pastille (35) et exécuter un processus de photogravure de manière à former une pastille (35a) directement sous l'emplacement où le trou formant passage (100) sera formé; - former une deuxième couche isolante (16) sur toute la surface de la première couche isolante sur laquelle la pastille (35a) a été formée; ; - déposer et mettre en forme de motif une matière conductrice sur la deuxième couche isolante (16), en formant par ce moyen une couche conductrice inférieure (50); - former une couche isolante intercouches (18) sur toute la surface de la deuxième couche isolante (16) sur laquelle la couche conductrice inférieure (50) a été formée; - former le trou formant passage (100); et - former une couche conductrice supérieure (55) en remplissant le trou formant passage (100) de manière à faire contact avec la couche conductrice inférieure (50).
19. Procédé de fabrication d'une structure de contact intercouches d'un dispositif à semiconducteur selon la revendication 18, caractérisé en ce que la matière de la pastille (35) est une matière isolante.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001977A KR920017227A (ko) | 1991-02-05 | 1991-02-05 | 반도체장치의 층간콘택 구조 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2672430A1 true FR2672430A1 (fr) | 1992-08-07 |
Family
ID=19310789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9105457A Pending FR2672430A1 (fr) | 1991-02-05 | 1991-05-03 | Structure de contact intercouches d'un dispositif a semiconducteur et procede de fabrication de celle-ci. |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0613468A (fr) |
| KR (1) | KR920017227A (fr) |
| DE (1) | DE4113775A1 (fr) |
| FR (1) | FR2672430A1 (fr) |
| GB (1) | GB2252668A (fr) |
| IT (1) | IT1248595B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031048A1 (fr) * | 1996-10-10 | 1998-07-16 | Advanced Micro Devices, Inc. | Fabrication de semi-conducteurs sans attaquer lateralement les conducteurs |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4403604C2 (de) * | 1994-02-05 | 1998-02-19 | A B Elektronik Gmbh | Vorrichtung zur Steuerung der Verstellung einer die Leistung einer Brennkraftmaschine bestimmenden Drosselklappe |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| TW480636B (en) | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| KR20150021742A (ko) | 2013-08-21 | 2015-03-03 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| US9269610B2 (en) * | 2014-04-15 | 2016-02-23 | Qualcomm Incorporated | Pattern between pattern for low profile substrate |
| KR102610485B1 (ko) * | 2018-11-22 | 2023-12-05 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987007979A1 (fr) * | 1986-06-19 | 1987-12-30 | Lsi Logic Corporation | Procede plan pour former des interconnexions entre couches dans des tranches de silicium |
| WO1990003046A1 (fr) * | 1988-05-31 | 1990-03-22 | Unisys Corporation | Circuit integre a conducteurs fictifs ameliorant la planarite |
| EP0415526A2 (fr) * | 1989-06-30 | 1991-03-06 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur comprenant des couches conductrices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162331A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Forming method for wiring pattern |
| JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
| US5032890A (en) * | 1988-01-30 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with dummy patterns |
| JPH02222162A (ja) * | 1989-02-22 | 1990-09-04 | Sharp Corp | 半導体装置の製造方法 |
| JP3229973B2 (ja) * | 1993-02-12 | 2001-11-19 | 株式会社リコー | 感熱記録材料 |
-
1991
- 1991-02-05 KR KR1019910001977A patent/KR920017227A/ko not_active Application Discontinuation
- 1991-04-24 IT ITMI911148A patent/IT1248595B/it active IP Right Grant
- 1991-04-25 GB GB9108853A patent/GB2252668A/en not_active Withdrawn
- 1991-04-26 DE DE4113775A patent/DE4113775A1/de not_active Withdrawn
- 1991-04-26 JP JP3124853A patent/JPH0613468A/ja active Pending
- 1991-05-03 FR FR9105457A patent/FR2672430A1/fr active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987007979A1 (fr) * | 1986-06-19 | 1987-12-30 | Lsi Logic Corporation | Procede plan pour former des interconnexions entre couches dans des tranches de silicium |
| WO1990003046A1 (fr) * | 1988-05-31 | 1990-03-22 | Unisys Corporation | Circuit integre a conducteurs fictifs ameliorant la planarite |
| EP0415526A2 (fr) * | 1989-06-30 | 1991-03-06 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur comprenant des couches conductrices |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN. vol. 26, no. 10A, Mars 1984, NEW YORK US page 4995 W. M. GOUBAU * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031048A1 (fr) * | 1996-10-10 | 1998-07-16 | Advanced Micro Devices, Inc. | Fabrication de semi-conducteurs sans attaquer lateralement les conducteurs |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1248595B (it) | 1995-01-19 |
| ITMI911148A1 (it) | 1992-10-24 |
| GB2252668A (en) | 1992-08-12 |
| ITMI911148A0 (it) | 1991-04-24 |
| KR920017227A (ko) | 1992-09-26 |
| DE4113775A1 (de) | 1992-08-13 |
| JPH0613468A (ja) | 1994-01-21 |
| GB9108853D0 (en) | 1991-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3769339B1 (fr) | Dispositif d'affichage emissif a led et procede de fabrication d'un tel dispositif | |
| KR101130557B1 (ko) | 상호접속 구조물 및 상호접속 구조물의 제조 공정 | |
| US7242102B2 (en) | Bond pad structure for copper metallization having increased reliability and method for fabricating same | |
| FR2773417A1 (fr) | Procede de formation d'un contact auto-aligne dans un dipositif a semiconducteur | |
| FR2839811A1 (fr) | Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat | |
| FR2843651A1 (fr) | Bobine d'induction pour circuit integre a semi-conducteur et procede de fabrication de celle-ci | |
| FR2764734A1 (fr) | Procede de formation de plots de contact d'un dispositif a semiconducteur | |
| US20100099250A1 (en) | Methods of Forming Integrated Circuit Contact Pads Using Electroless Plating of Diffusion Barrier Layers | |
| US20150380385A1 (en) | Stacked ic control through the use of homogenous region | |
| FR2911432A1 (fr) | Interconnexions d'un circuit electronique integre | |
| EP1111669A1 (fr) | Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés | |
| US6016011A (en) | Method and apparatus for a dual-inlaid damascene contact to sensor | |
| FR2784229A1 (fr) | Procede de formation d'un contact autoaligne dans un dispositif a semiconducteur | |
| KR100553679B1 (ko) | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 | |
| FR2672430A1 (fr) | Structure de contact intercouches d'un dispositif a semiconducteur et procede de fabrication de celle-ci. | |
| EP0892442B1 (fr) | Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant | |
| EP3913657A2 (fr) | Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride | |
| FR2813145A1 (fr) | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant | |
| EP0372644A1 (fr) | Procédé de réalisation d'un circuit intégré incluant des étapes pour réaliser des interconnexions entre des motifs réalisés à des niveaux différents | |
| EP0923125A1 (fr) | Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés | |
| FR3104320A1 (fr) | Structure d'interconnexion d'un circuit intégré | |
| FR2782841A1 (fr) | Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres | |
| US8564102B2 (en) | Semiconductor device having through silicon via (TSV) | |
| US20030116826A1 (en) | Interconnect structure capped with a metallic barrier layer and method fabrication thereof | |
| FR2823377A1 (fr) | Ligne conductrice haute frequence sur un circuit integre |