FR2813145A1 - Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant - Google Patents
Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant Download PDFInfo
- Publication number
- FR2813145A1 FR2813145A1 FR0010727A FR0010727A FR2813145A1 FR 2813145 A1 FR2813145 A1 FR 2813145A1 FR 0010727 A FR0010727 A FR 0010727A FR 0010727 A FR0010727 A FR 0010727A FR 2813145 A1 FR2813145 A1 FR 2813145A1
- Authority
- FR
- France
- Prior art keywords
- layer
- capacitor
- inter
- trench
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
La réalisation du condensateur comprend :- la réalisation simultanée, dans au moins une partie d'une couche isolante inter-pistes 3 associée à un niveau de métallisation donné, d'une part des deux électrodes 50, 70 et de la couche diélectrique 60 du condensateur, et d'autre part d'une tranchée conductrice 41 prolongeant latéralement l'électrode inférieure du condensateur, électriquement isolée de l'électrode supérieure, et présentant une dimension transversale plus faible que la dimension transversale du condensateur, et- la réalisation, dans la couche isolante inter-niveaux 8 recouvrant ladite couche isolante inter-pistes, de deux plots conducteurs 80, 81 venant respectivement au contact de l'électrode supérieure du condensateur et de ladite tranchée conductrice.
Description
Procédé de fabrication d'un condensateur au sein d'un circuit
intégré, et circuit intégré correspondant.
L'invention concerne la fabrication des circuits intégrés et plus
particulièrement la réalisation des condensateurs "métal-métal".
Parmi les différents types de condensateurs pouvant figurer au sein d'un circuit intégré, sur une pastille semiconductrice, par exemple du silicium, on peut citer les capacités dites "polysilicium-silicium", ou "polysilicium-polysilicium", ou encore "métal-métal", en fonction de la
composition de leurs électrodes.
Les condensateurs dits "métal-métal", c'est-à-dire dont les deux électrodes sont métalliques, permettent de réaliser des capacités de fortes valeurs et offrent l'avantage de présenter une très faible variation de la valeur de capacité en fonction de la tension qui leur est appliquée. Elle
possède en outre un élément résistif très faible. Les condensateurs "métal-
métal" sont ainsi avantageusement utilisés dans les applications radio-
fréquence. Un circuit intégré comprend généralement des composants électroniques, par exemple des transistors, réalisés au sein d'un substrat semiconducteur, ainsi que différents niveaux de métallisation permettant de réaliser notamment des pistes d'interconnexion entre les différents composants du circuit intégré. Chaque niveau de métallisation comporte alors généralement, après gravure d'une couche métallique, plusieurs pistes d'interconnexion situées à ce même niveau, mutuellement séparées par une couche isolante inter-pistes. Le niveau de métallisation
immédiatement supérieur est alors réalisé sur une couche isolante inter-
niveaux recouvrant le niveau de métallisation inférieur. L'interconnexion entre des pistes situées à deux niveaux de métallisation adjacents est réalisée par des trous d'interconnexion remplis d'un métal de remplissage, par exemple du tungstène, et communément appelé par l'homme du métier
des "vias".
Un procédé connu de fabrication d'un condensateur métal-métal au sein d'un circuit intégré consiste à réaliser l'une des électrodes du condensateur en même temps que l'ensemble des pistes d'interconnexion d'un niveau de métallisation donné. Puis, on dépose sur ce niveau de métallisation donné, une couche isolante inter-niveaux destinée à supporter le niveau de métallisation immédiatement supérieur. On grave
alors dans cette couche isolante inter-niveaux un orifice débouchant au-
dessus de la première électrode du condensateur, puis on effectue un dépôt d'une fine couche de matériau diélectrique, par exemple généralement du dioxyde de silicium ou éventuellement du nitrure de silicium. Puis, on remplit, par dépôt puis aplanissement, ledit orifice avec du métal de remplissage, typiquement du tungstène. On dépose ensuite la couche métallique du niveau de métallisation immédiatement supérieur que l'on grave de façon à réaliser les pistes d'interconnexion de ce niveau de
métallisation, ainsi que la deuxième électrode du condensateur métal-
métal. En d'autres termes, selon cette solution, on réalise les deux électrodes du condensateur métal-métal sur deux niveaux de métallisation. D'autres solutions prévoient de réaliser les deux électrodes du
condensateur métal-métal en utilisant un seul niveau conducteur.
Ainsi, dans la demande de brevet français n 2 766 294, on réalise les deux électrodes métalliques et la couche diélectrique du condensateur quasiment sur un niveau de métallisation, l'électrode inférieure du condensateur résultant d'une gravure de la couche métallique destinée à former les différentes pistes du niveau de
métallisation.
Le brevet américain n 6 008 083 décrit une autre façon de réaliser un condensateur métal-métal, dont les deux électrodes sont réalisées au sein d'une même couche isolante inter-niveaux. Cependant, la réalisation d'un tel condensateur nécessite, préalablement à la réalisation de l'électrode inférieure, la formation d'un plot contactant cette électrode
inférieure et réalisé au sein du niveau de métallisation inférieur.
L'invention vise à proposer la réalisation d'un condensateur métal-métal, en utilisant un seul niveau conducteur, mais selon un procédé totalement différent de ceux utilisés dans l'art antérieur, et ne nécessitant notamment aucune formation, préalablement à celle de la première électrode, d'un plot de contact permettant la connexion à
l'électrode inférieure.
Un but de l'invention est de proposer de tels procédés de réalisation qui soient compatibles avec un procédé de type "damascène",
selon une dénomination bien connue de l'homme du métier.
L'invention a encore pour but de proposer un procédé qui permette la réalisation au même niveau, d'un condensateur et d'une piste
métallique appartenant à ce niveau de métallisation.
L'invention propose donc un procédé de fabrication d'un circuit intégré, comportant la réalisation de plusieurs niveaux de métallisation mutuellement séparés par des couches isolantes inter-niveaux, et de couches isolantes inter-pistes séparant chacune les pistes d'un même niveau de métallisation. Le procédé comprend également la réalisation d'au moins un condensateur comportant une électrode inférieure et une électrode supérieure, mutuellement séparées par une couche de matériau diélectrique. Selon une caractéristique générale de l'invention, la réalisation du condensateur comprend: - la réalisation simultanée, dans au moins une partie d'une couche isolante inter-pistes associée à un niveau de métallisation donné, d'une part des deux électrodes et de la couche diélectrique du condensateur, et d'autre part d'une tranchée conductrice prolongeant latéralement l'électrode inférieure du condensateur, électriquement isolée de l'électrode supérieure, et présentant une dimension transversale plus faible que la dimension transversale du condensateur, et - la réalisation, dans la couche isolante inter-niveaux recouvrant ladite couche isolante inter-pistes, de deux plots conducteurs venant respectivement au contact de l'électrode supérieure du condensateur et de
ladite tranchée conductrice.
En d'autres termes, l'invention prévoit, par la réalisation simultanée du condensateur et de la tranchée latérale, la prise de contact
des deux électrodes du condensateur, par le haut du circuit intégré.
L'invention ne nécessite donc nullement la formation, préalablement à celle du condensateur, d'un plot de contact inférieur pour la connexion de l'électrode inférieure. Selon un mode de mise en oeuvre du procédé selon l'invention, la réalisation du condensateur et de la tranchée comporte: a) la formation sur une couche isolante inter-niveaux, de ladite couche isolante inter-pistes,
b) la gravure d'au moins une partie de la couche isolante inter-
pistes de façon à former une cavité comportant une partie principale prolongée latéralement par ladite tranchée, c) la formation sur la structure obtenue à l'étape b) d'une première couche d'un premier matériau conducteur, par exemple du cuivre ou de l'aluminium, et la formation sur ladite première couche, d'une couche d'un matériau diélectrique, par exemple du dioxyde de silicium, et d) la formation sur ladite couche diélectrique, d'une deuxième couche d'un deuxième matériau conducteur, par exemple également du cuivre ou de l'aluminium, de façon à remplir la partie principale de ladite cavité, les dimensions de la tranchée et les épaisseurs de ladite première couche et de ladite couche diélectrique étant choisies de façon à obtenir à l'issue de l'étape d), une tranchée comportant au moins le premier matériau conducteur et exempte du deuxième matériau conducteur (la tranchée pouvant éventuellement contenir du matériau diélectrique), e) un polissage mécano- chimique de l'empilement de couches formées aux étapes c) et d) de façon à laisser subsister dans la partie principale de la cavité, ledit condensateur dont l'électrode inférieure est formée d'une partie résiduelle de la première couche tapissant les parois internes de la cavité, et dont l'électrode supérieure est formée d'une partie résiduelle de ladite deuxième couche, séparée de ladite partie résiduelle de la première couche par une partie résiduelle de la couche diélectrique, et à laisser subsister dans ladite tranchée une autre partie résiduelle de ladite première couche tapissant au moins les parois internes de la tranchée, à l'exclusion de toute partie résiduelle de ladite deuxième couche. Dans l'étape c), les formations de la première couche conductrice et de la couche diélectrique peuvent être obtenues par un dépôt conforme. Dans ce cas, la largeur de la tranchée est de préférence au moins égale au double de l'épaisseur de la première couche conductrice et inférieure au double de la somme de l'épaisseur de la première couche
conductrice et de l'épaisseur de la couche diélectrique.
Selon les dimensions de la tranchée, celle-ci peut ne comporter que le matériau conducteur formant la première électrode, ou éventuellement le matériau conducteur formant la première couche et une
partie résiduelle du matériau diélectrique.
L'invention permet également de réaliser avantageusement les pistes dudit niveau de métallisation donné, simultanément à la formation
de l'électrode supérieure du condensateur.
Ainsi, selon un mode de mise en oeuvre de l'invention, la réalisation des pistes dudit niveau de métallisation donné comporte: - après l'étape c), une gravure de la couche diélectrique, de la première couche conductrice et de la couche isolante inter-pistes, de façon à former au moins une tranchée auxiliaire (définissant l'emplacement d'une piste), - le dépôt de ladite deuxième couche conductrice effectué à l'étape d), de façon à remplir ladite ou lesdites tranchées auxiliaires, et - le polissage mécano-chimique effectué à l'étape e), de façon à éliminer la première couche conductrice et la couche diélectrique et la
deuxième couche conductrice de la surface de la couche isolante inter-
pistes. L'invention a également pour objet un circuit intégré, comportant plusieurs niveaux de métallisation mutuellement séparés par des couches isolantes inter-niveaux, et des couches isolantes inter-pistes séparant chacune les pistes d'un même niveau de métallisation. Le circuit intégré comprend également au moins un condensateur comportant une élecrode inférieure et une électrode supérieure mutuellement séparées par
une couche de matériau diélectrique.
Selon une caractéristique générale de l'invention, le condensateur est situé dans au moins une partie d'une couche isolante inter-pistes associée à un niveau de métallisation donné. L'électrode inférieure du condensateur est prolongée latéralement par une tranchée conductrice, électriquement isolée de l'électrode supérieure, et présentant une dimension transversale plus faible que la dimension transversale du condensateur. Le circuit intégré comporte également, dans la couche isolante inter-niveaux recouvrant ladite couche isolante inter-pistes, deux plots conducteurs venant respectivement au contact de
l'électrode supérieure du condensateur et de ladite tranchée conductrice.
Selon un mode de réalisation du circuit intégré selon l'invention, la tranchée comporte uniquement le matériau conducteur formant ladite
électrode inférieure.
Dans une autre variante de réalisation, la tranchée peut comporter uniquement le matériau diélectrique enrobé par le matériau
conducteur formant ladite électrode inférieure.
Mais, dans tous les cas, la tranchée est exempte du matériau
conducteur formant la deuxième électrode.
Par ailleurs, les pistes dudit niveau de métallisation donné sont formées avantageusement du même matériau que celui formant l'électrode
supérieure du condensateur.
D'autres avantages et caractéristiques de l'invention
apparaîtront à l'examen de la description détaillée de modes de réalisation
et de mise en oeuvre, nullement limitatifs, et les dessins annexés, sur lesquels: - les figures 1, 2, 3a à 3c, 4a à 4c, et 5 illustrent un premier mode de mise en oeuvre d'un procédé selon l'invention, aboutissant à un premier mode de réalisation d'un condensateur selon l'invention; - les figures 6 et 7 illustrent partiellement un deuxième mode de mise en oeuvre d'un procédé selon l'invention, aboutissant à une tranchée latérale comportant également du matériau diélectrique; et - les figures 8 à 1l illustrent une variante du procédé selon l'invention, permettant la réalisation simultanée de la deuxième électrode
d'un condensateur et d'une piste du niveau de métallisation correspondant.
Sur la figure 1 qui est une vue selon la ligne I-I de la figure 2, la référence 1 désigne par exemple un premier niveau de métallisation comportant des pistes métalliques mutuellement isolées par une couche de diélectrique inter-pistes. En variante, la référence 1 pourrait représenter
un susbstrat semiconducteur comportant par exemple des transistors.
Dans tout ce qui suit, on supposera que la référence 1 désigne par
exemple le niveau de métallisation MI.
Ce niveau M1, ayant typiquement une épaisseur inférieure à 1/2 micron, est recouvert d'une couche isolante inter-niveaux 2 ayant
typiquement une épaisseur comprise entre 1/2 micron et 1 micron.
On dépose ensuite sur la couche diélectrique inter-niveaux 2, une couche diélectrique 3 destinée à former le diélectrique inter-pistes des pistes métalliques du niveau de métallisation immédiatement
supérieur, à savoir le niveau de métallisation M2.
On grave ensuite une partie de la couche isolante inter-pistes 3 de façon à former une cavité 4, illustrée en vue de dessus sur la figure 2, et comportant une partie principale 40 prolongée latéralement par une
tranchée 41.
Sur la figure 3, la profondeur de la cavité 4 est inférieure à l'épaisseur de la couche 3. Ceci étant, cette profondeur pourrait être égale à l'épaisseur de la couche 3, et voire supérieure, la cavité s'étendant alors
partiellement dans la couche isolante sous-jacente 2.
Bien entendu, l'homme du métier saura ajuster les paramètres de la gravure de façon à ce que la profondeur de la cavité 4 ne soit pas trop importante de façon à éviter notamment de déboucher sur le niveau de
métallisation inférieur M1.
La dimension transversale LT, ou largeur de la tranchée 4 lest ici plus faible que la dimension transversale LC de la partie principale 40 de la cavité 4. On reviendra plus en détail ci-après sur le choix de la valeur de
la dimension latérale LT de la tranchée.
Dans la suite de la description, les figures 3a à 3c illustrent les
structures vues selon la ligne III-III de la figure 2, tandis que les figures 4a à 4c illustrent les mêmes structures vues selon la ligne IV-IV de la figure 2. On dépose sur la structure illustrée sur les figures 1 et 2, une première couche 5 d'un premier matériau conducteur (figures 3a et 4a). Ce premier matériau conducteur qui sera destiné à former le matériau de la première électrode du condensateur, est un métal tel que par exemple de
l'aluminium, du titane, du nitrure de titane, du nitrure de tantale,...
L'épaisseur e5 de cette première couche 5 est typiquement de l'ordre de 0, 1 micron, et la première couche est formée par exemple par un
dépôt conforme chimique en phase vapeur (dépôt CVD).
On forme alors, sur la première couche 5, une couche 6 d'un matériau diélectrique, également par exemple par un dépôt CVD. Cette couche de matériau diélectrique peut être formée par exemple de dioxyde de silicium, de nitrure de silicium ou de tout matériau à haute constante diélectrique. L'épaisseur e6 de cette couche 6 est par exemple de l'ordre de
0,1 micron.
On recouvre ensuite la couche de diélectrique 6 par une deuxième couche 7 formée d'un deuxième matériau conducteur, qui peut être analogue ou bien différent du premier matériau conducteur formant la
couche 5.
L'épaisseur de cette couche 7, qui est également formée par exemple par un dépôt CVD, est choisie de façon à remplir la partie
principale 40 de la cavité.
D'une façon générale, les dimensions de la tranchée, et notamment la dimension latérale LT, ainsi que les épaisseurs de la première couche 5 et de la couche diélectrique 6, sont choisies de façon à obtenir après le dépôt des couches 5, 6 et 7, une tranchée comportant le premier matériau conducteur 5 et éventuellement le matériau diélectrique, mais ne comportant en aucun cas le deuxième matériau
conducteur 7.
Ainsi, lorsque les couches sont obtenues par un dépôt conforme, la largeur LT de la tranchée sera choisie inférieure au double de la somme e5 + e6 de l'épaisseur de la première couche 5 et de l'épaisseur de la couche
diélectrique 6.
Sur l'exemple illustré sur la figure 4a, on a supposé que la largeur LT était telle que la tranchée 41 était uniquement remplie du premier
matériau conducteur 5.
On effectue ensuite (figures 3b et 4b) un polissage mécano-
chimique de la structure illustrée sur les figures 3a et 4a, de façon à éliminer la deuxième couche conductrice, la couche diélectrique et la
première couche conductrice de la surface de la couche isolante inter-
pistes 3.
Ainsi, à ce stade, la partie principale de la cavité 40 est tapissée d'une partie résiduelle 50 de la couche 5, recouverte d'une partie résiduelle 60 de la couche diélectrique, elle-même recouverte d'une partie résiduelle 70 de la deuxième couche conductrice 7. De même, la tranchée latérale 41 est remplie d'une autre partie résiduelle 51 de la première
couche conductrice 5.
La partie résiduelle 50 va ainsi former l'électrode inférieure du condensateur tandis que la partie résiduelle 70 va former l'électrode
supérieure, les deux électrodes étant séparées par un diélecrique 60.
On dépose ensuite, de façon classique et connue en soi (figures 3c et 4c), la couche isolante inter-pistes 8 destinée à isoler mutuellement
les pistes du niveau de métallisation M2.
Puis, on grave localement cette couche isolante inter-pistes 8 de façon à former deux cavités débouchant respectivement au-dessus de l'électrode supérieure 70 du condensateur et au-dessus de la tranchée
latérale conductrice 41.
On remplit ces deux cavités par un matériau métallique, ce qui va conduire, après polissage mécano-chimique, à l'obtention de deux plots conducteurs 80 et 81 venant respectivement au contact de l'électrode supérieure 70 du condensateur et de ladite tranchée conductrice 41 (figure ). On voit donc sur cette figure 5, que les deux prises de contact du condensateur s'effectuent par le haut, le plot conducteur 81 étant en contact avec l'électrode inférieure du condensateur par l'intermédiaire de
la tranchée conductrice 41 remplie du matériau conducteur 51.
Sur la variante de mise en oeuvre et de réalisation illustrée sur les figures 6 et 7, la largeur LT1 de la tranchée latérale 410 a été choisie par exemple légèrement inférieure au double de la somme e5 + e6, ce qui conduit à un remplissage de cette tranchée 410 par le matériau conducteur , mais également par le matériau diélectrique 6. Ceci conduit, en final, comme illustré sur la figure 7, à une tranchée 410 comportant uniquement le matériau diélectrique 61 enrobé par le matériau conducteur 51 formant
l'électrode inférieure du condensateur.
On se réfère maintenant aux figures 8 à 11 pour décrire un exemple de mise en oeuvre du procédé selon l'invention, permettant la réalisation quasi simultanée, d'une piste métallique du niveau de
métallisation M2, et de l'élecrode supérieure du condensateur.
A cet égard, comme illustré sur la figure 8, après avoir déposé sur la couche isolante 3, et dans la cavité 4 ménagée dans cette couche 3, l'empilement de la couche 5 et de la couche diélectrique 6, on grave cet ensemble de façon à former au moins une tranchée auxiliaire 9 dans laquelle sera réalisée la future piste métallique du niveau de métallisation
M2 (figure 9).
Puis, comme illustré sur la figure 10, on dépose ensuite la deuxième couche conductrice 7 qui remplit simultanément la partie
principale 40 de la cavité ainsi que la tranchée auxiliaire 9.
Et, après polissage mécano-chimique de la structure illustrée sur la figure 10, et élimination de la première couche conductrice 5, de la couche diélectrique 6 et de la deuxième couche conductrice 7, de la surface de ladite couche isolante inter-pistes 3, on obtient la structure illustrée sur la figure 11 sur laquelle la référence 90 désigne la piste du niveau de métallisation M2 ainsi formé, simultanément à la formation de
l'électrode supérieure 70 du condensateur.
Le reste du procédé s'effectue comme décrit ci-avant, avec éventuellement la réalisation d'un via au-dessus de la piste 90 pour une connexion éventuelle à une piste d'un niveau de métallisation supérieur M3. 1l
Claims (10)
1. Procédé de fabrication d'un circuit intégré, comportant la réalisation de plusieurs niveaux de métallisation mutuellement séparés
par des couches isolantes inter-niveaux, et de couches isolantes inter-
pistes séparant chacune les pistes d'un même niveau de métallisation, ainsi que la réalisation d'au moins un condensateur comportant une électrode inférieure et une électrode supérieure mutuellement séparées par une couche de matériau diélectrique, caractérisé par le fait que la réalisation du condensateur comprend: - la réalisation simultanée, dans au moins une partie d'une couche isolante inter-pistes (3) associée à un niveau de métallisation donné, d'une part des deux électrodes (50, 70) et de la couche diélectrique (60) du condensateur, et d'autre part d'une tranchée conductrice (41) prolongeant latéralement l'électrode inférieure du condensateur, électriquement isolée de l'électrode supérieure, et présentant une dimension transversale plus faible que la dimension transversale du condensateur, et - la réalisation, dans la couche isolante inter-niveaux (8) recouvrant ladite couche isolante inter-pistes, de deux plots conducteurs (80, 81) venant respectivement au contact de l'électrode supérieure du
condensateur et de ladite tranchée conductrice.
2. Procédé selon la revendication 1, caractérisé par le fait que la réalisation du condensateur et de la tranchée comporte: a) la formation sur une couche isolante inter-niveaux (2), de ladite couche isolante inter-pistes (3),
b) la gravure d'au moins une partie de la couche isolante inter-
pistes de façon à former une cavité (4) comportant une partie principale (40) prolongée latéralement par ladite tranchée (41), c) la formation sur la structure obtenue à l'étape b) d'une première couche (5) d'un premier matériau conducteur, la formation sur ladite première couche (5), d'une couche (6) d'un matériau diélectrique, et d) la formation sur ladite couche diélectrique, d'une deuxième couche (7) d'un deuxième matériau conducteur de façon à remplir la partie principale de ladite cavité, les dimensions de la tranchée et les épaisseurs de la première couche (5) et de la couche diélectrique (6) étant choisies de façon à obtenir à l'issue de l'étape d), une tranchée comportant au moins le premier matériau conducteur et exempte du deuxième matériau conducteur, e) un polissage mécano-chimique de l'empilement de couches formées aux étapes c) et d) de façon à laisser subsister dans la partie principale de la cavité, ledit condensateur dont l'électrode inférieure est formée d'une partie résiduelle (50) de la première couche tapissant les parois internes de la cavité, et dont l'électrode supérieure est formée d'une partie résiduelle (70) de la deuxième couche, séparée de ladite partie résiduelle de la première couche, par une partie résiduelle (60) de la couche diélectrique, et à laisser subsister dans ladite tranchée (41) une autre partie résiduelle (51) de ladite première couche tapissant au moins les parois internes de la tranchée, à l'exclusion de toute partie résiduelle
de ladite deuxième couche.
3. Procédé selon la revendication 2, caractérisé par le fait que dans l'étape c), les formations de la première couche conductrice et de la couche diélectrique sont obtenues par un dépôt conforme, et par le fait que la largeur de la tranchée (LT) est au moins égale au double de l'épaisseur (es) de la première couche conductrice et inférieure au double de la somme de l'épaisseur (e5) de la première couche conductrice et de l'épaisseur (e6)
de la couche diélectrique.
4. Procédé selon l'une des revendications précédentes,
caractérisé par le fait que la tranchée (41) ne comporte que le matériau
conducteur formant la première électrode.
5. Procédé selon l'une des revendications précédentes,
caractérisé par le fait qu'on réalise les pistes (90) dudit niveau de métallisation donné simultanément à la formation de l'électrode
supérieure du condensateur.
6. Procédé selon les revendications 2 et 5, caractérisé par le fait
que la réalisation des pistes dudit niveau de métallisation donné comporte - après l'étape c), une gravure de la couche diélectrique (6), de la première couche conductrice (5) et de la couche isolante inter- pistes (3) de façon à former au moins une tranchée auxiliaire (9), - le dépôt de ladite deuxième couche conductrice (7) effectué à l'étape d) de façon à remplir ladite ou lesdites tranchées, et - le polissage mécano- chimique effectué à l'étape e) de façon à éliminer la première couche conductrice, la couche diélectrique et la
deuxième couche conductrice de la surface de ladite couche isolante inter-
pistes.
7. Circuit intégré, comportant plusieurs niveaux de
métallisation mutuellement séparés par des couches isolantes inter-
niveaux, et des couches isolantes inter-pistes séparant chacune les pistes d'un même niveau de métallisation,ainsi qu'au moins un condensateur comportant une électrode inférieure et une électrode supérieure mutuellement séparées par une couche de matériau diélectrique, caractérisé par le fait que le condensateur est situé dans au moins une partie d'une couche isolante inter-pistes (3) associée à un niveau de métallisation donné, par le fait que l'électrode inférieure (50) du condensateur est prolongée latéralement par une tranchée conductrice (41), électriquement isolée de l'électrode supérieure, et présentant une dimension transversale plus faible que la dimension transversale du condensateur, et par le fait que le circuit intégré comporte, dans la couche isolante inter-niveaux recouvrant ladite couche isolante inter- pistes, deux plots conducteurs venant respectivement au contact de l'électrode
supérieure du condensateur et de ladite tranchée conductrice.
8. Circuit intégré selon la revendication 7, caractérisé par le fait que la tranchée (41) comporte uniquement le matériau conducteur formant
ladite électrode inférieure.
9. Circuit intégré selon la revendication 7, caractérisé par le fait que la tranchée (410) comporte uniquement le matériau diélectrique
enrobé par le matériau conducteur formant ladite électrode inférieure.
10. Circuit intégré selon l'une des revendications 7 à 10,
caractérisé par le fait que les pistes (90) dudit niveau de métallisation donné sont formées du même matériau que celui formant l'électrode
supérieure du condensateur.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0010727A FR2813145B1 (fr) | 2000-08-18 | 2000-08-18 | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant |
| JP2001212949A JP2002100680A (ja) | 2000-08-18 | 2001-07-13 | 集積回路内部のキャパシタを製造するプロセス |
| EP01402040A EP1180789A1 (fr) | 2000-08-18 | 2001-07-27 | Procédé de fabrication d'un condensateur au sein d'un circuit intégré, et circuit intégré correspondant. |
| US09/932,513 US6734483B2 (en) | 2000-08-18 | 2001-08-17 | Process for fabricating a capacitor within an integrated circuit, and corresponding integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0010727A FR2813145B1 (fr) | 2000-08-18 | 2000-08-18 | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2813145A1 true FR2813145A1 (fr) | 2002-02-22 |
| FR2813145B1 FR2813145B1 (fr) | 2002-11-29 |
Family
ID=8853589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0010727A Expired - Fee Related FR2813145B1 (fr) | 2000-08-18 | 2000-08-18 | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6734483B2 (fr) |
| EP (1) | EP1180789A1 (fr) |
| JP (1) | JP2002100680A (fr) |
| FR (1) | FR2813145B1 (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4309608B2 (ja) * | 2001-09-12 | 2009-08-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US20030132809A1 (en) * | 2002-01-17 | 2003-07-17 | Chinnugounder Senthilkumar | Oscillator with tunable capacitor |
| DE10202697A1 (de) * | 2002-01-24 | 2003-08-14 | Infineon Technologies Dresden | Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht |
| US6847077B2 (en) * | 2002-06-25 | 2005-01-25 | Agere Systems, Inc. | Capacitor for a semiconductor device and method for fabrication therefor |
| JP2004266005A (ja) | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR101682838B1 (ko) * | 2005-11-18 | 2016-12-12 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
| KR100879375B1 (ko) * | 2007-09-28 | 2009-01-20 | 삼성전기주식회사 | 캐비티 캐패시터가 내장된 인쇄회로기판 |
| US8586472B2 (en) * | 2010-07-14 | 2013-11-19 | Infineon Technologies Ag | Conductive lines and pads and method of manufacturing thereof |
| US8580690B2 (en) * | 2011-04-06 | 2013-11-12 | Nanya Technology Corp. | Process of planarizing a wafer with a large step height and/or surface area features |
| US20140145345A1 (en) * | 2012-11-27 | 2014-05-29 | Infineon Technologies Ag | Method of forming a semiconductor structure, and a semiconductor structure |
| CN110246800B (zh) * | 2018-03-07 | 2021-07-23 | 长鑫存储技术有限公司 | 存储器及其制造方法、半导体器件 |
| CN113921712A (zh) * | 2021-12-16 | 2022-01-11 | 广州粤芯半导体技术有限公司 | 版图结构、半导体器件结构及其制造方法 |
| WO2023163742A1 (fr) * | 2022-02-24 | 2023-08-31 | Microchip Technology Incorporated | Module de condensateur métal-isolant-métal (mim) avec extension d'électrode externe |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808855A (en) * | 1995-12-04 | 1998-09-15 | Chartered Semiconductor Manufacturing Pte Ltd | Stacked container capacitor using chemical mechanical polishing |
| US6008083A (en) * | 1995-10-27 | 1999-12-28 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| EP0975018A1 (fr) * | 1998-07-21 | 2000-01-26 | STMicroelectronics SA | Procédé de formation d'une capacité sur un circuit intégré |
| EP1020905A1 (fr) * | 1999-01-12 | 2000-07-19 | Lucent Technologies Inc. | Configuration et méthode de fabrication d'un circuit intégré avec structure d'interconnexion en double damasquin et condensateur aux électrodes en métal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275974A (en) * | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
| KR100267093B1 (ko) * | 1997-04-29 | 2000-10-02 | 윤종용 | 박막커패시터및그제조방법 |
| US6452251B1 (en) * | 2000-03-31 | 2002-09-17 | International Business Machines Corporation | Damascene metal capacitor |
-
2000
- 2000-08-18 FR FR0010727A patent/FR2813145B1/fr not_active Expired - Fee Related
-
2001
- 2001-07-13 JP JP2001212949A patent/JP2002100680A/ja active Pending
- 2001-07-27 EP EP01402040A patent/EP1180789A1/fr not_active Withdrawn
- 2001-08-17 US US09/932,513 patent/US6734483B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008083A (en) * | 1995-10-27 | 1999-12-28 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| US5808855A (en) * | 1995-12-04 | 1998-09-15 | Chartered Semiconductor Manufacturing Pte Ltd | Stacked container capacitor using chemical mechanical polishing |
| EP0975018A1 (fr) * | 1998-07-21 | 2000-01-26 | STMicroelectronics SA | Procédé de formation d'une capacité sur un circuit intégré |
| EP1020905A1 (fr) * | 1999-01-12 | 2000-07-19 | Lucent Technologies Inc. | Configuration et méthode de fabrication d'un circuit intégré avec structure d'interconnexion en double damasquin et condensateur aux électrodes en métal |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2813145B1 (fr) | 2002-11-29 |
| US20020022333A1 (en) | 2002-02-21 |
| EP1180789A1 (fr) | 2002-02-20 |
| US6734483B2 (en) | 2004-05-11 |
| JP2002100680A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351001B1 (fr) | Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions | |
| EP1365444B1 (fr) | Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat | |
| JP2003142593A (ja) | 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 | |
| JPH08204005A (ja) | 半導体装置及びその製造方法 | |
| FR2813145A1 (fr) | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant | |
| EP1111669A1 (fr) | Procédé de réalisation d'interconnexions métalliques isolées dans des circuits intégrés | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2957717A1 (fr) | Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle | |
| FR2754391A1 (fr) | Structure de contact a facteur de forme eleve pour circuits integres | |
| EP0892442B1 (fr) | Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant | |
| EP0975018B1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
| EP0923125A1 (fr) | Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés | |
| EP3832707A1 (fr) | Structure d'interconnexion d'un circuit intégré | |
| FR2786609A1 (fr) | Circuit integre a capacite interlignes reduite et procede de fabrication associe | |
| EP3913657A2 (fr) | Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride | |
| FR2994023A1 (fr) | Procede de realisation de vias | |
| EP1180790A1 (fr) | Fabrication de condensateurs à armatures métalliques | |
| FR2789803A1 (fr) | Procede de realisation d'une connexion metallique verticale dans un circuit integre | |
| EP0999585A1 (fr) | Fabrication de mémoire dram et de transistors mos | |
| EP1755164A2 (fr) | Procédé d'assemblage de composants passifs et de composants actifs et circuit intégré correspondant | |
| FR3142603A1 (fr) | Circuit intégré comportant un composant passif dans une partie d’interconnexion, procédé de fabrication correspondant. | |
| EP0807974A1 (fr) | Interconnexions multicouches à faible capacité parasite latérale | |
| FR2969817A1 (fr) | Réalisation de vias dans un circuit intégré | |
| FR2879344A1 (fr) | Realisation d'un condensateur integre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20090430 |