JPS60214544A - 絶縁材料に金属を密着して付着させる方法 - Google Patents

絶縁材料に金属を密着して付着させる方法

Info

Publication number
JPS60214544A
JPS60214544A JP605185A JP605185A JPS60214544A JP S60214544 A JPS60214544 A JP S60214544A JP 605185 A JP605185 A JP 605185A JP 605185 A JP605185 A JP 605185A JP S60214544 A JPS60214544 A JP S60214544A
Authority
JP
Japan
Prior art keywords
metal
layer
insulating material
conductor
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP605185A
Other languages
English (en)
Inventor
スー・ス‐エル・リー
シリー・シヤオ‐ル・ウエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60214544A publication Critical patent/JPS60214544A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は大規模集積回路装置に関するもので、詳細には
、かかる装置を使用した電気装置の配線に関するもので
ある。
[従来技術] 米国特許第4290079号明細書(IBM)には、ポ
リイミドを含まず、Cr接着層(拡散シリコンおよび酸
化シリコンに接着)と銅導体の間、および、はんだ付部
分では銅の薄層と金の薄層の間の渡りとして、段階的に
混合したC u Crを用いた構造が記載されている。
段階的に混合したCllCrの第2の層で接合した銅と
金の層は、はんだ球のはんだ付けによって消耗するが、
Cu Cr混合物は球制限冶金(BLM)中で障壁とし
て作用し、下の厚い銅層を、溶融したはんだから保護す
る。
銅とクロムは、エバポレータ中のCr源とCu源のヒー
タを異なる時間にオンオフして、段階を設ける。「・・
・・銅のヒータをオンにしたまま、クロムのヒータをオ
ンにする。次にクロムのヒータをオフにする。このよう
にして、クロムと銅の両方がしばらくの間開時に付着し
、次に純粋な銅の層が付着する。段階的なCuCr層の
厚みは500−1.500オングストロームの範囲であ
る。第1にこれははんだ付システムであり、はんだ付に
関係のない本発明とは異なる。第2にCr −Cuの混
合物はCr層とCu層の間にのみ用いられている。第3
にクロムだけがポリイミドと接触している。第4に溶融
したはんだと銅層の間に障壁として用いられている。
米国特許第4.38611.6号明細書にはクロム・銅
・クムロ導体M1が、ポリイミド中のバイアを通じて、
Cr−Cu−Crのサンドイッチ構造から、適当な接着
を行うポリイミド上に直接Cuを付着させたC u −
Cr構造に変えた上部の導体M2に接合したMCPシス
テムを開示している。本発明者らは、かかる構造では、
現在要求される接着レベルよりも、接着が悪いことを見
出した。製造工程後、および商業的に使用する場合に、
構造を完全に保持するには、さらに高い接着強度を必要
とする。
[発明が解決しようとする問題点] 第1図に薄膜配線の構造を示す。この構造は多層構造で
あり、1つの層には、導体M1により生成した層内伝導
部を、他の層には、導体M2により生成した層内伝導部
を有する。導体のラインは通常鋼からなり、重合体(ポ
リイミド)、ガラス、セラミック(酸化物)等を絶縁体
として使用する。
第1図は、MlおよびM2で示す2層の導電線=3− を有する薄膜電気構造を示す。M1層11は、絶縁材料
の基板10上に付着させたものである。M1層11とM
2層15は、バイア(電気的接続部)16および、他の
これより大きい相互接続点(図示せず)以外は、絶縁層
13により分離されている。導体M1およびM2に用い
る銅等の導体には、M1層11およびM2層15と、こ
れらの導体層(MlおよびM2)を分離する絶縁体との
接着が比較的弱いという問題がある。従来の構造では、
層12および14にクロム等の接着性金属を用いたが、
これは特に酸化した場合、電気抵抗が比較的高くなる。
かかる構造を使用する上で下記のような主要な問題があ
る。
(1)金属と絶縁体との接着、 (2)バイアを通じてのM1金属とM2金属との接着、 (3)バイアの抵抗、 (4)各種温度および湿度条件における金属線の耐食性
、 4− さらに、2種類の導体が相互に交さし、バイアで接続さ
れている場合のバイアの抵抗の問題もある。導体は、金
属層と絶縁層とを接着させるために加えたクロム層で分
離されていたが、これも同様に導体上に付着させたもの
である。銅の層と銅の層との間にクロムを使用すること
は、クロムの酸化によって電気抵抗が増大し、これによ
り抵抗レベルが劣化するという危険がある。高温、多湿
等の条件では、この危険はさらに増大する。抵抗の劣化
はクロムまたは同等の金属の酸化に関係するものである
。クロム層は、銅の層とポリイミドとの接着を良くする
という物理特性を有するために、不可欠のものであった
[問題点を解決するための手段] 本発明による製造方法は、絶縁材料に密接に接触させて
金属を付着させることを含み、接着層は複数の金属のセ
ットのそれぞれから少くとも1種類の金属を含む接着層
からなり、接着層は上面および下面を有し、接着層は比
較的高い電導度を有することを特徴とする第2の金属の
セットを含み、接着層は、接着層の」二面から下面へ高
い電導度を有する電気的連続性を第2の金属のセットが
与えるような構造を有し、 別の金属の複数のセットからの金属は、絶縁材料と、接
着した関係にあるよう改良されている。
好ましくは、絶縁材料は重合体、ガラスまたはセラミッ
ク材料からなり、付着する金属は、少くとも1種類の第
1の金属のセットと、少くとも導電体の金属を組合わせ
たものである。
さらに、本発明の製造方法は、複数の導体が付着した多
層の集積回路基板を含み、第1の導体は基板上に付着し
、第1の導体および基板−にに絶縁材料の層が付着し、
絶縁層の」二に−に部導体が付着したもので、複合させ
た複数の金属の組合わせからなる第2の層に、接着層の
皮膜を付着させることを特徴とする改良を行ったもので
ある。好ましくは、皮膜は薄膜構造となるように薄くす
る。
上記の製造物には、第1の導体と−E部の導体の間に、
絶縁層開口部を通じて延びた電気的接続を含むのが望ま
しい。
さらに本製造方法の製品には、第1の導体と第2の導体
の間に、共同持着させた金層の層を含む。
共同付着させる金属は、少くとも1種類の、絶縁体に対
して強い接着を示す金属と、少くとも1種類の導電性の
金属を、組合わせたものが好ましい。
さらに、本発明による製造方法の他の特徴は、基板上に
付着させた複数の形状の導体層を有する集積回路基板で
、 第1の形状の導体層を基板上に付着させ、絶縁材料の形
状のある層を、導体および基板上に付着させ、 絶縁層の開口部を第1の導電層の表面の一部に露出させ
、 上記の形状のある導体層を絶縁層上に付着させ、」1記
の形状のある導体層を開口部を通して第1の形状のある
導体層に接触させることを特徴とし、1つまたはそれ以
上の導体層と、絶縁層の間の接着層を設けることを特徴
とする改良を含むもので、接着層は、クロム、チタン、
マンガン、バナジ7− ラム、ニオブ、モリブデン、ハフニウム、タングステン
、タンタル、ニッケルおよびアルミニウムからなる元素
群から選択した少くとも1種類の元素と、 銅、金、銀からなる元素群から選択した少くとも1種類
の元素とを複合させたものとする。
本発明の他の特徴は、絶縁材料上に所定の金属を付着す
る方法が提供されることで、この改良は。
最初に絶縁材料上に複数の接着層を共同付着させ、この
複数の金属は、絶縁材料に強い接着性を有する少くとも
1種類の金属と、高い導電性を有する少くとも1種類の
金属を含み、 次に複合金属の一部に所定の金属を付着させることを特
徴とする。
上記の方法では、絶縁材料は重合体、セラミック、また
はガラス材料であることが好ましい。
本発明による、基板上に複数の導体を付着させた集積回
路基板の製造方法の他の特徴は、基板上に第1の導体を
付着させ、 次に導体と基板の上に絶縁材料の層を付着させ、=8− 重合体層の上に上部の導体を付着させることであり、 その改良には、複合した複数の金属の組合わせからなる
第2の層のための接着層の皮膜を付着させることが含ま
れる。
上記の方法には、絶縁材料に少くとも1つの開口部を設
け、この開口部を通じて第1の導体と、上部の導体との
間を電気的に接続することが好ましい。
」1記の方法での改良にはさらに、第1の導体と第2の
導体との間に複合金属の皮膜を含む電気的接続にある。
上記の方法の他の特徴は、共同付着させる金属が接着用
金属と導電性金属を組合わせた複合金属にある。
強力な接着性を有する中間層を、ポリイミドで作成した
重合体の基板上の薄膜に設ける。同層はLSIパッケー
ジの配線の下部導電層M1のバイア上に付着するよう、
導電性にすぐれている。LSIパッケージの配線の上部
導電層はM2と称する。
本発明によれば、接着の問題と、酸化したバイアの導電
性劣化の問題は、2種類の金属を共同付着させることに
より解決される。゛この共同付着には、Cuまたはその
同等物質とCrが含まれる。
これにより、バイアのクロムの酸化の問題が減少する。
これは、クロムは酸素と化合するが、銅は酸化物になら
ずに残るためである。
[実施例] 第1図は本発明により製作した配線の構造詮示す断面図
である。ポリイミド等の絶縁体で作成した基板10に、
導体11として作用する銅をコーティングする。層11
は次に、導電性を有する金属と、ポリイミド、すなわち
基板の絶縁層]3に接着する金属を組合わせた複合層1
2を共同付着させることによりコーティングする。たと
えば、導電性金属の層を、導電層11の」二に付着させ
た後、接着剤とし作用する他の金属が付着するような孔
、または多数の開口部を第1の導電層11にエツチング
、放射手段、または機械的手段により設ける。逆に、接
着用の金属を最初に付着させた後、導電性金属を接着用
金属の開口部、パーフォレーション、または孔の中に付
着させることもできる。
層12の上には、ポリイミド等の絶縁体層13を付着さ
せ、次に層12と類似または同一の共同付着すなわち複
合金属層14でコーティングする。
この金属の1つは導電性の高いものであり、他の金属は
ポリイミド、その他の絶縁層13にすぐれた接着性を示
すものである。」二部の層15は、銅などのすぐれた導
体である。
層12および14には、第1の群の1種類以上の金属が
、第2の群の1種類以上の金属と結合して、複合すなわ
ち共同付着構造を生成している。
第1群の金属は接着性金属で、構造中に用いられる導体
と絶縁体の層の両方に接着し易いものである。第1群の
金属から複合構造に用いられる金属は、クロム、チタン
、マンガン、バナジウム、ニオブ、モリブデン、ハフニ
ウム、タングステン、タンタル、ニッケル、アルミニウ
ム等の接着を促=11− 進させる金属のうち1種類以上からなる。
第2群の金属から複合構造に用いられる金属は、銅、金
、銀等の導電性金属のうち1種類以上からなる。
金属(第1群および第2群)は、」1記のように共同付
着させるもので、不規則に結合して、絡み合い、交織し
、または散在する二重に不規則な構造をしている。ここ
で、第1の金属によりポリイミド等の絶縁体との接着が
行われる。
第1の金属に囲まれた他の結合した網状構造体に交織し
た銅または他の導電性金属により、すくれた導電性が得
られる。
電流は第2群から選択した1種類以」二の金属からなる
導電性チャネルを通るため、すぐれた導電性が得られる
のである。
第1図の層12および14の共同付着金属の組成は、5
〜95%のCrと、95〜5%のC11の範囲であるこ
とが好ましく、これは接着と導電性のバランスを保ちな
がら製品の必要条件を満たすことによって決まる。
12− 共同付着させる金属の組合わせは、絶縁体に対してすぐ
れた接着性を有する第1の金属群を含む。
かかる接着性を有する金属には、AQ、Ti、V、Cr
、Mn、Ni、Nb、Mo、Hf、TaおよびWが含ま
れ、第2の金属群即ち導電性の高い金属群にはCu、A
g、Auが含まれる。
この種の構造は、Cu導体と、重合体の絶縁体を含むパ
ッケージに用いられ、高い接着性(重合体と導体)をバ
イアの抵抗を増大させることなく得ることができる。
CrとCuの混合物等の接着層は、大規模集積(LSI
)電子回路の界面構造として、配線にもパッケージにも
用いることができる。
下記のデータは、本材料が次の2つの重要な基準を満た
すことを示している。
(1)Cr/Cu混合物とポリイミドの接1着強度は、
混合層のない場合の測定値より1桁以上大きいことによ
り証明される。
(2)得られたバイアの抵抗は、LSI装置の必要条件
に適合する。
9」−二q退11色物oi遺 次に、Cr−Cu混合層の付着に用いる2つの方法、二
重電子線蒸着、および抵抗加熱フラッシュ蒸着について
述べる。 “ 二重電子線蒸着法は、CrとCuの蒸着のため個別に制
御された2個の電子銃を使用する。電子銃の出力はCP
およびCuの蒸着のために、2個のシャッタを閉じるこ
とにより蓄積される。電子銃の出力が所定の安定状態に
達すると、2個のシャッタを同時に開いて共蒸着を開始
させる。チャンバの真空度は10−I′の範囲とする。
比較のためCr0%・C11100%、Cr25%・C
u7g%、Cr 50%・Cu50%、Cr75%・C
u25%、Cr 1−00%の組成のものを微細構造に
選び、接着強度とバイアの抵抗を測定した。
B、抵 カ フラッシュ 4且 抵抗加熱フラッシュ蒸着は、CrおよびCuを数秒間の
うちに蒸着させる高出力の短いパルスにより行う。原料
は、純粋なCrと純粋なCuのミリメートル単位の寸法
の塊を用いる。
Cr−Cuの固溶体は、電子線、熱蒸着、化学蒸着、イ
オン・ビーム・スパッタリング、高周波またはマグネト
ロン・スパッタリング、その他の共付着方法を用いるこ
とにより得られる。
[発明の効果] 第2図は、電子線蒸着により層のはく離試験の結果を示
したものである。Cr / Cu混合皮膜のはく離強度
は、混合物を使用しない純粋のCr中間層、またはCu
・ポリイミド中間層よりすぐれる。Cr25%・Cu 
75%のものは、Cr 50%・Cu50%のものより
はく離試験結果が良好であった。Cuポリイミド層と異
なり、CrまたはCr −Cu構造の中間層は、線の太
さの効果を示さない。
フラッシュ蒸着法によりCr / Cu混合皮膜の15
− はく離試験の結果は、各種の基板に対して40〜70g
/mmの範囲を示した。
事実、走査オージェ・マイクロプローブ(SAM) 、
X線光電分光計(XPS)、光学顕微鏡、および干渉計
を用いた測定によれば、CrCu混合物皮膜とポリイミ
ドの接着は極めて良好で、はく離は常にポリイミド内部
、またはポリイミドもしくはセラミックの基板の間で生
じることが判明した。この結果は、Cr−Cuとポリイ
ミドとの接着は、ポリイミド自身の強度より強いことを
意味する。
試験のためまずポリイミドのサンプルに金属皮膜を付着
させ、次に金属皮膜をポリイミド基板からはがしてみた
。Crが存在しない場合は、皮膜表面がほとんど変化せ
ずにはがれた。フラッシュ蒸着させた薄いCr中間層を
はがすと傷がついた。
電子線により蒸着した混合物中間層をはがすとポリイミ
ド内部に深い溝を生じた。
このことは、ポリイミドと金属との間に、中間層により
強力な接着を生じ、中間層にCrが存在16− すると(金属中に)溝を生成することを明らかに示すも
のである。
Cr−Cu混合物と、Cu単体の皮膜によるバイアの抵
抗には、生成直後は差が見られない。温度および湿度試
験を2000時間行った後も、変化は見られなかった。
Cr−C・U混合物を使用した場合は、金属線の下側に
は腐食の影響は見られなかった。表面のCrの不働態化
により、化学的侵襲に対する障壁が得られる。この障壁
は、ラインを化学的環境から保護するため不可欠のもの
である。
【図面の簡単な説明】
第1図は、本発明による改良方法を用いた多層配線中の
接続を示す図である。 第2図は、電子線蒸着法を用いて析出させた共析出層の
はく離強度(g / m m )を示す図である。 10・・・・基板、11・・・・導体、12・・・・複
合層、13・・・・絶縁層、14・・・・複合金属層、
15・・・・導体、16・・・・バイア。

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁材料に金属を密着して付着させる下記(a)
    乃至(d)を特徴とする方法。 (a)上記絶縁材料に対して強い接着性を示す複数の金
    属群、から選んだ少くとも1種類の金属を含む接着層を
    作成し、 (b)上記の接着層は比較的高い電導性を有する第2の
    金属群を含み、 (C)上記の接着層の」二面から下面への高い電導度に
    より上記の第2の金属群が電気的導通を与えるような構
    造に作成され、 (d)上記の複数の金属群からの金属が」1記の絶縁材
    料に接着する。
  2. (2)上記の絶縁材料は、重合体、ガラスまたはセラミ
    ック材料からなり、」1記の接着層は、第1の金属群中
    の少くとも1種類の金属を、これよりも高い比電導度を
    有する少くとも1種類の金属との組合せをを含むことを
    特徴とする特許請求の範囲第(1)項記載の方法。
  3. (3)上記の接着層は、クロム、チタン、マンガン、バ
    ナジウム、ニオブ、モリブデン、ハフニウム、タングス
    テン、タンタル、ニッケル、またはクロムからなる接着
    性のある金属群から選択した少くとも1種類の金属と、 銅、金、銀からなる導電性のある金属群から選択した少
    くとも1種類の金属との複合であることを特徴とする特
    許請求の範囲第(1)項記載の方法。
JP605185A 1984-04-06 1985-01-18 絶縁材料に金属を密着して付着させる方法 Pending JPS60214544A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59730184A 1984-04-06 1984-04-06
US597301 1984-04-06

Publications (1)

Publication Number Publication Date
JPS60214544A true JPS60214544A (ja) 1985-10-26

Family

ID=24390932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP605185A Pending JPS60214544A (ja) 1984-04-06 1985-01-18 絶縁材料に金属を密着して付着させる方法

Country Status (2)

Country Link
EP (1) EP0163830A3 (ja)
JP (1) JPS60214544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341049A (ja) * 1986-08-05 1988-02-22 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヴアイア接続を有する多層回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD274967A3 (de) * 1987-11-18 1990-01-10 Akad Wissenschaften Ddr Weichlötbare Dünnschicht in einer ein- oder mehrschichtigen Metallisierung
CH675323A5 (ja) * 1987-12-24 1990-09-14 Contraves Ag
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
US5933753A (en) * 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US5961791A (en) * 1997-02-26 1999-10-05 Motorola, Inc. Process for fabricating a semiconductor device
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492440A (ja) * 1972-04-18 1974-01-10

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4463059A (en) * 1982-06-30 1984-07-31 International Business Machines Corporation Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492440A (ja) * 1972-04-18 1974-01-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341049A (ja) * 1986-08-05 1988-02-22 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヴアイア接続を有する多層回路

Also Published As

Publication number Publication date
EP0163830A2 (en) 1985-12-11
EP0163830A3 (en) 1987-03-04

Similar Documents

Publication Publication Date Title
US4840302A (en) Chromium-titanium alloy
JP3484306B2 (ja) 薄膜コンデンサおよびその製造方法
US5120572A (en) Method of fabricating electrical components in high density substrates
US5254493A (en) Method of fabricating integrated resistors in high density substrates
US5622895A (en) Metallization for polymer-dielectric multichip modules
US4372809A (en) Method for manufacturing solderable, temperable, thin film tracks which do not contain precious metal
JP2005158887A (ja) 回路基板及びその製造方法
US5853888A (en) Surface modification of synthetic diamond for producing adherent thick and thin film metallizations for electronic packaging
US6331811B2 (en) Thin-film resistor, wiring substrate, and method for manufacturing the same
US4068022A (en) Methods of strengthening bonds
EP0194655B1 (en) Printed circuit board and method of manufacturing the same
JPS60214544A (ja) 絶縁材料に金属を密着して付着させる方法
JPH02324A (ja) 導電膜回路およびその製造方法
JPS6341049A (ja) ヴアイア接続を有する多層回路
JPS62199043A (ja) 薄膜回路及びその製造法
JPH0199255A (ja) 高純度チタンもしくはニオブの障壁層を有するアルミニウム合金半導体相互接続
KR900003849B1 (ko) 배선 기판과 이를 사용한 서말 프린팅 헤드
KR100863388B1 (ko) 전자 소자 및 그 제조방법
JPS625358B2 (ja)
JP2565362B2 (ja) 多層配線基板の製造方法
CN1118110A (zh) 制作半导体器件中金属薄膜的方法
JPH0466688B2 (ja)
JP2565351B2 (ja) 電子回路部品
KR100727355B1 (ko) Ni―Cr―Zn의 삼원계 접착층이 있는 연성회로기판 및그 제조방법
JPH0360192A (ja) 銅配線セラミック基板および製造方法