JPS62114241A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62114241A
JPS62114241A JP25540785A JP25540785A JPS62114241A JP S62114241 A JPS62114241 A JP S62114241A JP 25540785 A JP25540785 A JP 25540785A JP 25540785 A JP25540785 A JP 25540785A JP S62114241 A JPS62114241 A JP S62114241A
Authority
JP
Japan
Prior art keywords
conductive layer
titanium
copper
aluminum
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25540785A
Other languages
English (en)
Inventor
Ichiro Katsuta
勝田　一朗
Kazuo Tsunoda
一夫 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25540785A priority Critical patent/JPS62114241A/ja
Publication of JPS62114241A publication Critical patent/JPS62114241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 集積回路などの半導体装置において、 基板上に形成する導電層の材料をアルミニウム（ＡＩ）
と銅（Ｃｕ）とチタン（Ｔｉ）を主成分にした合金にす
ることにより、 微細パターン化された導電層のマイグレーション発生を
抑制したものである。
〔産業上の利用分野〕
本発明は、半導体装置に係り、特に、基板上に形成する
導電層の材料に関す。
半導体装置特に集積回路は、高集積化の要請により基板
上に形成される導電層（配線）のパターンも微細化され
て来ている。
この場合微細パターン化された導電層は、断線障害を発
生する可能性が増大するので、断線し難いものにして信
頼性を向上させる工夫が必要である。
〔従来の技術〕
例えばシリコン（Ｓｉ）を半導体として用いる半導体集
積回路の導電層にはＡｌ、多結晶シリコン、高融点金属
シリサイドなどが用いられるが、比抵抗の観点から特に
電流抵抗が高くなる導電層ではＡＩの使用が必須である
。
一方半導体装置の量産性向上からウェーハサイズが大型
になり、これに伴い導電層を被着するスバンタば、パン
チ処理から堆留速度（デボレート）を速くした枚葉処理
に変わって来ている。
デボレートが速くなると堆禎された旧の結晶粒が大きく
なり、導電層に通電した際に結晶粒界が浸食されるマイ
グレーションが発生して甚だしくは導電層を断線に至ら
しめる問題が発生した。
この問題の解決策として、導電層の材料を月にＣｕを加
えた合金にする方法がある。これはＣｕが主として３１
ＨのＡＩ結晶粒が接する粒界部を埋めてマイグレーショ
ンを起こし難くしたものである。
〔発明が解決しようとする問題点〕
導電層の線幅が広い場合には、デポレートが高くとも上
記ＡＩ＋Ｃｕの合金を使用することにより確かにマイグ
レーションの発生が減少している。
しかしなが６、このＡＩ＋Ｃｕの合金を高いデポレート
（例えば０．６μｍ／ｍｉｎ以上）で堆積させた場合、
結晶粒の大きさは略３μｍ程度に達する。
このため線幅が狭く例えば２μｍ以下に形成された微細
パターンの導電層では、２個の結晶粒間の粒界により導
電層が横断される形態になり、マイグレーション発生を
抑制するＣｕの効果が薄れて、断線の発生する可能性が
増大する問題がある。
〔問題点を解決するための手段〕
上記問題点は、基板上に形成された導電層が旧とＣｕと
Ｔｉを主成分にした合金でなる本発明の半導体装置によ
って解決される。
〔作用〕
一般にＡＩにＴｉを加えることにより結晶粒が小さくな
ることが知られている。
本願発明者は、Ｔｉのこの作用を利用し、ＡＩ＋Ｃｕに
Ｔｉを加えれば上記高いデポレートで堆積しても、その
結晶粒が同一条件で堆積したＡＬ＋Ｃｕの結晶粒より遥
かに小さくなることを確認した。
従って、導電層が微細パターン化されても、その線幅が
ＡＩ＋Ｃｕ＋Ｔｉの合金の結晶粒より大きければ、マイ
グレーション発生を抑制するＣｕの作用が有効になり、
その導電層は、断線発生の可能性が減少して信頼性が向
上する。
〔実施例〕
以下ＡＩ＋Ｃｕ＋Ｔｉの合金を導電層に用いた実施例に
ついて説明する。
表面に二酸化シリコン（ＳｉＯ２）層を有するＳｉ基板
上に、Ｃｕが約２％、Ｔｉが約０．１％、残りがＡＬの
合金をデポレート０．８μｍ／ｍｉｎで厚さ約１μｍに
堆積した。この堆積層の結晶粒の大きさは凡そ０．５８
Ｈ程度であった。そしてＣｕが主として３１固の結晶粒
が接する粒界部を埋めていることも確認された。
この堆積層を線幅約２μｍになるようにパターン化して
導電層を形成し、マイグレーション発生に対する加速試
験を行ったが、その結果は、旧十Ｃｕの合金で線幅を広
く形成した導電層と略同等の成績であった。
なお導電層は、Ｓｉ基板に形成されたトランジスタの活
性領域にコンタクトホール（電極窓）を通して直接接続
されることが多い。
そして特にバイポーラトランジスタのエミッタに接続さ
れる場合、導電層の金属が拡散によりエミッタを突き抜
けてベースに短絡することがあるので、この拡ｉｔ＆防
止のため導電層の材料にＳｉを加えることがある。
本発明の導電層においてもこのＳｉ追加は有効であり、
Ｓｉ追加によって本発明の効果が失われることはない。
〔発明の効果〕
以上説明したように本発明の構成によれば、集積回路な
どの半導体装置において、基板上に形成する微細パター
ン化された導電層のマイグレーション発生を抑制するこ
とが出来て、該導電層の信頼性を向上させる効果がある
。

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された導電層がアルミニウムと銅とチタン
    を主成分にした合金でなることを特徴とする半導体装置
    。
JP25540785A 1985-11-14 1985-11-14 半導体装置 Pending JPS62114241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25540785A JPS62114241A (ja) 1985-11-14 1985-11-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25540785A JPS62114241A (ja) 1985-11-14 1985-11-14 半導体装置

Publications (1)

Publication Number Publication Date
JPS62114241A true JPS62114241A (ja) 1987-05-26

Family

ID=17278334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25540785A Pending JPS62114241A (ja) 1985-11-14 1985-11-14 半導体装置

Country Status (1)

Country Link
JP (1) JPS62114241A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250627A (ja) * 1990-01-31 1991-11-08 Fujitsu Ltd 半導体装置及びその製造方法
EP0609501A2 (en) * 1993-01-20 1994-08-10 Kabushiki Kaisha Toshiba Aluminium based metallization for semiconductor device
US5606203A (en) * 1993-01-20 1997-02-25 Kabushiki Kaisha Toshiba Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922397A (ja) * 1972-04-26 1974-02-27
JPS4951871A (ja) * 1972-06-01 1974-05-20
JPS571241A (en) * 1980-06-03 1982-01-06 Toshiba Corp Integrated circuit device
JPS59108348A (ja) * 1982-12-01 1984-06-22 シ−メンス，アクチエンゲゼルシヤフト 集積半導体回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922397A (ja) * 1972-04-26 1974-02-27
JPS4951871A (ja) * 1972-06-01 1974-05-20
JPS571241A (en) * 1980-06-03 1982-01-06 Toshiba Corp Integrated circuit device
JPS59108348A (ja) * 1982-12-01 1984-06-22 シ−メンス，アクチエンゲゼルシヤフト 集積半導体回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250627A (ja) * 1990-01-31 1991-11-08 Fujitsu Ltd 半導体装置及びその製造方法
EP0609501A2 (en) * 1993-01-20 1994-08-10 Kabushiki Kaisha Toshiba Aluminium based metallization for semiconductor device
EP0609501A3 (en) * 1993-01-20 1994-11-09 Toshiba Kk Aluminum-based metallization for semiconductor components.
US5606203A (en) * 1993-01-20 1997-02-25 Kabushiki Kaisha Toshiba Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width

Similar Documents

Publication Publication Date Title
JPS626351B2 (ja)
JPH0547760A (ja) 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
US4718977A (en) Process for forming semiconductor device having multi-thickness metallization
JPS62114241A (ja) 半導体装置
CN106972000B (zh) 半导体集成电路装置及其制造方法
US6716743B2 (en) Method of manufacturing a semiconductor device
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
US10930519B2 (en) Wet etching of samarium selenium for piezoelectric processing
JP2001274191A (ja) 半導体装置及び半導体装置の製造方法
KR102373108B1 (ko) 도전막 식각액 조성물 및 이를 이용한 반도체 소자의 제조 방법
JPH03262125A (ja) 半導体装置
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
JPH0587137B2 (ja)
JPH0467635A (ja) 配線の形成方法
JPS63258065A (ja) 半導体装置
JPH10321621A (ja) 金属薄膜形成方法
JPH02232927A (ja) 電子部品
JP2000100815A (ja) アルミニウム配線を有する半導体装置及びその製造方法
KR100369352B1 (ko) 반도체 장치 및 그 제조방법
JPH04326521A (ja) 半導体集積回路装置およびその製造方法
JPH06209002A (ja) 半導体装置
JPH01298742A (ja) 半導体装置
KR19990005464A (ko) 반도체 장치의 알루미늄 배선 형성 방법
JPS62128151A (ja) 半導体集積回路装置の製造方法
KR20020000431A (ko) 반도체소자의 제조방법