TWI697957B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI697957B
TWI697957B TW107129190A TW107129190A TWI697957B TW I697957 B TWI697957 B TW I697957B TW 107129190 A TW107129190 A TW 107129190A TW 107129190 A TW107129190 A TW 107129190A TW I697957 B TWI697957 B TW I697957B
Authority
TW
Taiwan
Prior art keywords
forming
insulator layer
semiconductor layer
semiconductor
gas
Prior art date
Application number
TW107129190A
Other languages
English (en)
Other versions
TW201913813A (zh
Inventor
小林忠正
座間秀昭
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201913813A publication Critical patent/TW201913813A/zh
Application granted granted Critical
Publication of TWI697957B publication Critical patent/TWI697957B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導體裝置(30)之製造方法包含：形成主要成分係氧化物半導體之半導體層(31)；及在半導體層(31)之表面(31s)形成主要成分係氧化矽，且氫原子濃度為1×1021個/cm3以下之絕緣體層(32)。

Description

半導體裝置之製造方法
本發明係關於一種具備以氧化物半導體為主要成分之半導體層的半導體裝置之製造方法、及半導體裝置。
習知具備氧化物半導體為主要成分之半導體層的薄膜電晶體，係具備形成於覆蓋閘極電極之閘極絕緣體層上的半導體層；及形成於半導體層上之絕緣體層而構成。在絕緣體層與未被絕緣體層覆蓋之半導體層的部分形成有金屬層。從該金屬層形成源極電極與汲極電極時，絕緣體層發揮蝕刻阻止層(Etching Stopper)之功能。此種絕緣體層例如係氧化矽(SiO2)層(例如參照專利文獻1)。
[先前技術文獻]
[專利文獻]
[專利文獻1]國際公開第2012/169397號
再者，氧化矽層係使用電漿CVD法而形成。形成氧化矽層時，多使用矽烷(SiH4)或四乙氧基矽烷(TEOS)作為氧化矽層之原料。因為此等材料含有氫，所以形成於半導體層上之氧化矽層亦含有氫。氧化矽層中之氫在氧化矽層與半導體層的界面朝向半導體層擴散，並藉由還原半導體層，造成半導體層中缺氧。因為此種半導體層之缺氧導致包含半導體層之薄膜電晶體的特性、進而導致具備薄膜電晶體之半導體裝置的特性不穩定，所以需要提供一種製造特性更穩定之半導體裝置的方法。
本發明之目的為提供一種可使半導體裝置之特性穩定的半導體裝置之製造方法、及半導體裝置。
一個樣態係半導體裝置之製造方法。該方法包含：形成主要成分係氧化物半導體之半導體層，該半導體層包含表面；及在前述半導體層之前述表面形成主要成分係氧化矽，且氫原子濃度為1×1021個/cm3以下之絕緣體層。
另外樣態係半導體裝置。半導體裝置具備：半導體層，其係包含表面，該半導體層之主要成分係氧化物半導體；及絕緣體層，其係位於前述半導體層之前述表面，主要成分係氧化矽，且氫原子濃度為1×1021個/cm3以下。
本案發明人就包含半導體層與位於半導體層上之絕緣體層的半導體裝置專心研究中發現以下事實。亦即，發現在主要成分為氧化矽之絕緣體層中，藉由氫原子濃度為1×1021個/cm3以下，對於比氫原子濃度為1×1021個/cm3以下大時，可顯著抑制半導體層中產生之缺氧，藉此，半導體裝置之特性穩定化。關於這一點，採用上述構成時，因為形成氫原子濃度為1×1021個/cm3以下之絕緣體層，所以可以使半導體裝置之特性穩定化。
上述半導體裝置之製造方法中，形成前述半導體層者可包含形成主要成分係氧化物半導體之至少1個半導體層。此時，前述至少1個半導體層之主要成分可為包含銦(In)與氧(O)之氧化物半導體、及包含鋅(Zn)與氧(O)之氧化物半導體中的任何1個。例如，前述至少1個半導體層之主要成分可為從由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO構成之群選擇的任何1個。
因此，上述半導體裝置中，前述半導體層可包含主要成分係氧化物半導體之至少1個半導體層。此時，前述至少1個半導體層之主要成分可為包含銦(In)與氧(O)之氧化物半導體、及包含鋅(Zn)與氧(O)之氧化物半導體中的任何1個。例如，前述至少1個半導體層之主要成分可為從由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO構成之群選擇的任何1個。
採用上述構成時，半導體層之主要成分係從上述群選擇的任何1個氧化物半導體時，可使半導體裝置之特性穩定化。
上述半導體裝置之製造方法中，形成前述絕緣體層者，可包含藉由使用原料氣體與含有氧之氣體的電漿CVD法而形成前述絕緣體層。此時，前述原料氣體宜係包含矽與異氰酸酯基，且不含氫的氣體。
採用上述構成時，因為絕緣體層之原料的原料氣體不含氫，所以絕緣體層中之氫原子濃度為1×1021個/cm3以下的確實性提高。
上述半導體裝置之製造方法中，形成前述絕緣體層者，前述原料氣體可包含使用從由Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3構成之群選擇的任何1個。
上述半導體裝置之製造方法中，形成前述絕緣體層者，前述含氧氣體可包含使用從由O2、O3、N2O、CO、及CO2構成之群選擇的任何1個。
上述半導體裝置之製造方法中，形成前述絕緣體層者宜包含：將前述原料氣體與前述含氧氣體供給至用於形成前述絕緣體層之成膜空間，而生成混合氣體；及對位於前述成膜空間之電極供給電力，而從前述混合氣體生成電漿。
採用上述構成時，從生成電漿起，從原料氣體所生成之自由基係藉由從氧氣所生成的自由基而氧化。
上述半導體裝置之製造方法中，形成前述絕緣體層者，宜包含：原料氣體使用四異氰酸酯矽烷氣體(tetraisocyanatesilane gas)、及對前述四異氰酸酯矽烷氣體之流量而供給至前述電極的前述電力之比設定為17W/sccm以上。
本案發明人就半導體裝置之製造方法專心研究中發現以下事實。亦即發現藉由使用四異氰酸酯矽烷氣體與氧氣之電漿CVD法形成絕緣體層時，對四異氰酸酯矽烷氣體之流量而供給至電極的電力之比係17W/sccm以上時，絕緣體層中包含之氫原子濃度為1×1021個/cm3以下的確實性提高。關於這一點，採用上述構成時，形成氫原子濃度為1×1021個/cm3以下之絕緣體層的確實性提高。
10‧‧‧濺鍍裝置
11、21‧‧‧真空槽
12、22‧‧‧支撐部
13‧‧‧陰極
13a‧‧‧靶材
13b‧‧‧背板
14‧‧‧靶材電源
15、24‧‧‧排氣部
16‧‧‧濺鍍氣體供給部
20‧‧‧電漿CVD裝置
23‧‧‧擴散部
24‧‧‧排氣部
25‧‧‧成膜氣體供給單元
25a‧‧‧恆溫槽
25b‧‧‧貯存部
25c‧‧‧成膜氣體供給部
26‧‧‧含氧氣體供給部
27‧‧‧加熱部
28‧‧‧高頻電源
30‧‧‧薄膜電晶體
31、42‧‧‧半導體層
31s‧‧‧表面
32、43‧‧‧絕緣體層
33‧‧‧基板
34‧‧‧閘極電極
35‧‧‧閘極絕緣體層
36‧‧‧源極電極
37‧‧‧汲極電極
38‧‧‧保護膜
40‧‧‧積層體
41‧‧‧玻璃基板
43A‧‧‧第一部分
43B‧‧‧第二部分
43C‧‧‧第三部分
44A‧‧‧第一電極層
44B‧‧‧第二電極層
M‧‧‧成膜材料
S‧‧‧成膜對象
第一圖係顯示半導體裝置之製造方法中的一個實施形態中，用於形成半導體層之裝置的一例之濺鍍裝置的概略構成方塊圖。
第二圖係顯示用於形成絕緣體層之裝置的一例之電漿CVD裝置的概略構成方塊圖。
第三圖係顯示薄膜電晶體之一個實施形態中的半導體裝置之剖面構造的剖面圖。
第四圖係顯示在試驗例中獲得之積層體的剖面構造之剖面圖。
第五圖係顯示高頻電力與絕緣體層中之氫原子濃度的關係曲線圖。
第六圖係顯示高頻電力與絕緣體層中之碳原子濃度的關係曲線圖。
第七圖係顯示高頻電力與絕緣體層中之氮原子濃度的關係曲線圖。
第八圖係顯示高頻電力與絕緣體層中之折射率的關係曲線圖。
第九圖係顯示高頻電力與絕緣體層中之膜應力的關係曲線圖。
第十圖係顯示絕緣體層中之氫原子濃度與載體濃度的關係曲線圖。
第十一圖係顯示實施例1之薄膜電晶體中的電壓-電流特性曲線圖。
第十二圖係顯示比較例1之薄膜電晶體中的電壓-電流特性曲線圖。
參照第一圖至第十二圖說明半導體裝置之製造方法及半導體裝置的一個實施形態。以下，依序說明半導體裝置之製造方法、薄膜電晶體之構成、試驗例、及實施例。
[半導體裝置之製造方法]
參照第一圖及第二圖說明半導體裝置之製造方法。
半導體裝置之製造方法包含：形成半導體層、及形成絕緣體層。形成半導體層者包含形成主要成分係氧化物半導體之半導體層，該半導體層包含表面。形成絕緣體層者包含在半導體層表面形成主要成分係氧化矽(SiO2)，且氫原子濃度為1×1021個/cm3以下的絕緣體層。
採用此種方法時，因為形成氫原子濃度為1×1021個/cm3以下之絕緣體層，所以可使半導體裝置之特性穩定化。
以下，參照第一圖說明用於形成半導體層之裝置的一例之濺鍍裝置的構成，並參照第二圖說明用於形成絕緣體層之裝置的一例之電漿CVD裝置的構成。另外，亦可使用濺鍍裝置以外之裝置形成主要成分係上述氧化物半導體的半導體層。此外，亦可使用電漿CVD裝置以外之裝置形成絕緣體層。
如第一圖所示，濺鍍裝置10具備劃分用於形成半導體層之成膜空間的真空槽11，支撐形成半導體層之成膜對象S的支撐部12位於真空槽11內部。支撐部12例如係支撐成膜對象S之載台。
真空槽11中，在與支撐部12相對之位置設有用於形成半導體層之陰極13。陰極13包含：靶材13a與背板13b。靶材13a之主要成分係氧化物半導體，氧化物半導體宜為從由InGaZnO(IGZO)、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO構成之群選擇的任何1個。靶材13a中，90質量%以上者係氧化物半導體。
另外，形成半導體層者，亦可形成從上述氧化物半導體之群選擇的任何1個為主要成分之1個半導體層，亦可形成2個以上的半導體層。亦即，形成半導體層者，可包含形成主要成分為氧化物半導體之至少1個半導體層。此時，各半導體層包含從由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO構成之群選擇的任何1個作為主要成分。亦即，半導體層之主要成分可為包含銦(In)與氧(O)之氧化物半導體、及包含鋅(Zn)與氧(O)之氧化物半導體中的任何1個。
背板13b係金屬製，且背板13b之形成材料例如係銅。背板13b上固定有上述之靶材13a。另外，亦可整個陰極13並非位於真空槽11內，只須至少靶材13a之被濺鍍面在真空槽11內露出即可。
濺鍍裝置10具備靶材電源14，靶材電源14連接於背板13b。藉由靶材電源14對背板13b施加電壓，而經由背板13b對靶材13a施加電壓。
濺鍍裝置10進一步具備：排氣部15與濺鍍氣體供給部16。排氣部15將真空槽11劃分之成膜空間減壓至指定的壓力。排氣部15例如包含：泵浦與閥門。濺鍍氣體供給部16將用於生成為了濺鍍靶材13a之電漿的濺鍍氣體供給至真空槽11內。濺鍍氣體供給部16例如係以指定流量供給濺鍍氣體之質量流量控制器，且連接於位於濺鍍裝置10外部之儲氣瓶。濺鍍氣體供給部16供給之濺鍍氣體例如亦可係氬氣等稀有氣體，亦可係氧氣等含氧氣體。
濺鍍裝置10在將成膜對象S配置於支撐部12時，排氣部15將成膜空間減壓至指定的壓力。其次，濺鍍氣體供給部16將濺鍍氣體供給至真空槽11內之後，靶材電源14經由背板13b施加電壓至靶材13a。藉此，在靶材13a之被濺鍍面的周圍生成電漿。藉由電漿中之正離子朝向靶材13a飛行，而濺鍍靶材13a的被濺鍍面。結果，在成膜對象S之成膜面上形成主要成分為氧化物半導體之半導體層。
如第二圖所示，電漿CVD裝置20具備劃分用於形成絕緣體層之成膜空間的真空槽21，支撐形成有半導體層31之成膜對象S的支撐部22位於真空槽21內部。支撐部22例如係支撐半導體層31與成膜對象S之積層體的載台。
在真空槽21內，與支撐部22相對之位置設有擴散部23。擴散部23具有將用於形成絕緣體層之氣體擴散於真空槽21內的功能。擴散部23例如係金屬製之沖淋板。擴散部23亦為電漿CVD裝置20具備之電極的一例。
電漿CVD裝置20具備排氣部24，排氣部24將真空槽21劃分之成膜空間減壓至指定的壓力。排氣部24與濺鍍裝置10之排氣部15同樣，例如包含：泵浦與閥門。
電漿CVD裝置20進一步具備：成膜氣體供給單元25、含氧氣體供給部26、加熱部27、及高頻電源28。成膜氣體供給單元25包含：恆溫槽25a、貯存部25b、及成膜氣體供給部25c。恆溫槽25a劃分收容貯存部25b及成膜氣體供給部25c之收容空間，並將收容空間之溫度保持在指定溫度。貯存部25b貯存液體狀之成膜材料M。成膜材料M在貯存部25b內是氣液平衡狀態。成膜氣體供給部25c連接於真空槽21，係將氣化之成膜材料M以指定流量供給至真空槽21內的質量流量控制器。成膜氣體供給部25c例如以0.005sccm/cm2以上，0.1sccm/cm2以下之流量將成膜材料M的氣體供給至真空槽21。
成膜材料M例如係四異氰酸酯矽烷(Si(NCO)4：TICS)，電漿CVD裝置20藉由使用四異氰酸酯矽烷與氧之電漿CVD法形成絕緣體層。因為絕緣體層之原料的四異氰酸酯矽烷不含氫，所以絕緣體層中之氫原子濃度為1×1021個/cm3以下的確實性提高。
另外，成膜材料M不限於Si(NCO)4，還可使用含有：矽(Si)與異氰酸酯基(NCO)，且不含氫之材料。成膜材料M例如可使用Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3之任何一個。電漿CVD裝置20係將成膜材料M氣化後 之氣體的原料氣體供給至真空槽21。亦即，形成絕緣體層之原料氣體可使用為從由Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3構成之群選擇的任何1個。
含氧氣體供給部26經由加熱部27而連接於真空槽21。含氧氣體供給部26例如係將氧氣(O2)以指定流量供給至真空槽21的質量流量控制器，且與位於電漿CVD裝置20外部之儲氣槽連接。加熱部27將從含氧氣體供給部26所輸出之氧氣加熱至指定溫度。加熱部27例如將氧氣加熱至50℃以上，200℃以下之溫度。
另外，含氧氣體供給部26不限於供給O2，還可供給O3、N2O、CO、及CO2之任何1個作為含氧氣體。亦即，形成絕緣體層時，含氧氣體可包含使用從由O2、O3、N2O、CO、及CO2構成之群選擇的任何1個。
此外，從含氧氣體供給部26供給之含氧氣體，亦可在藉由不活潑氣體稀釋狀態下供給至真空槽21。不活潑氣體例如可使用氮(N2)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、或氙(Xe)等。
高頻電源28連接於擴散部23，高頻電源28對擴散部23供給電力時，在真空槽21內之擴散部23周圍，從由四異氰酸酯矽烷氣與氧氣構成之混合氣體生成電漿。高頻電源28例如將具有13.56MHz或是27.12MHz頻率之高頻電力，以0.07W/cm2以上，1.5W/cm2以下之大小供給至擴散部23。
形成絕緣體層時，電力對四異氰酸酯矽烷氣的流量之比宜為17W/sccm以上。藉此，形成氫原子濃度為1×1021個/cm3以下之絕緣體層的確實性提高。
電漿CVD裝置20在將積層了半導體層31之成膜對象S配置於支撐部22時，排氣部24將真空槽21內減壓至指定的壓力。其次，成膜氣體供給部25c 將四異氰酸酯矽烷氣供給至真空槽21，且含氧氣體供給部26將氧氣供給至真空槽21後，高頻電源28對擴散部23供給電力。藉此，在擴散部23周圍從上述混合氣體生成電漿。而後，藉由電漿中之自由基到達半導體層31上，而在半導體層31上形成主要成分係氧化矽之絕緣體層。
如此，一個實施形態形成絕緣體層者，可包含：將四異氰酸酯矽烷氣與氧氣供給至用於形成絕緣體層之成膜空間，而生成混合氣體；及供給電力至位於成膜空間之電極的一例之擴散部23，而從混合氣體生成電漿。此種實施形態從生成電漿起，從四異氰酸酯矽烷氣所生成之自由基係藉由從氧氣所生成的自由基氧化。
[薄膜電晶體之構成]
參照第三圖說明半導體裝置之構成。
如第三圖所示，半導體裝置之一例的薄膜電晶體30具備：半導體層31及絕緣體層32。半導體層31包含表面31s，且在半導體層31中主要成分為氧化物半導體。半導體層31與上述之靶材13a同樣，90質量%以上為氧化物半導體。
絕緣體層32位於半導體層31之表面31s，絕緣體層32中主要成分係氧化矽，且氫原子濃度為1×1021個/cm3以下。絕緣體層32覆蓋半導體層31之表面31s、與未被半導體層31所覆蓋之閘極絕緣體層35部分。
本實施形態的半導體層31係說明由單一半導體層形成之例，不過，半導體層31至少可包含1個半導體層。亦即，半導體層31亦可由2層以上之複數個半導體層構成。各半導體層之主要成分宜為從由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO構成之群選擇的任何1個。
薄膜電晶體30包含上述之成膜對象S，成膜對象S由基板33、閘極電極34、及閘極絕緣體層35構成。閘極電極34位於基板33表面之一部分，閘極絕緣體層35覆蓋整個閘極電極34、與未被閘極電極34所覆蓋之基板33的表面。基板33例如可為由各種樹脂所形成之樹脂基板或玻璃基板，閘極電極34之形成材料例如可使用鉬等。閘極絕緣體層35例如可使用氧化矽層、或是氧化矽層與氮化矽層的積層體等。
半導體層31在閘極絕緣體層35之表面，於構成薄膜電晶體30之各層堆積的方向，與閘極電極34重疊而設。薄膜電晶體30進一步具備：源極電極36及汲極電極37，源極電極36及汲極電極37在沿著薄膜電晶體30剖面之排列方向(第三圖之左右方向)隔開指定間隔而排列。源極電極36覆蓋絕緣體層32之一部分，汲極電極37覆蓋絕緣體層32中之其他部分。源極電極36及汲極電極37分別經由形成於絕緣體層32之接觸孔而與半導體層31電性連接。源極電極36之形成材料及汲極電極37的形成材料例如可使用鉬或鋁等。
薄膜電晶體30進一步具備保護膜38，保護膜38與從源極電極36及汲極電極37兩者露出之絕緣體層32的部分一起覆蓋源極電極36及汲極電極37。保護膜38之形成材料例如可使用氧化矽等。
[試驗例]
參照第四圖至第十二圖說明試驗例。
[積層體之構成]
參照第四圖說明試驗例之積層體40的構成。
試驗例係為了評估絕緣體層包含之氫原子對半導體層的影響，而使用參照第四圖說明如下之積層體40。
如第四圖所示，積層體40具備：玻璃基板41、位於玻璃基板41表面之一部分的半導體層42、及絕緣體層43。絕緣體層43位於半導體層42表面之一部分、與未被半導體層42覆蓋之玻璃基板41的表面上。絕緣體層43具備：位於半導體層42表面上之第一部分43A；以及在沿著積層體40之剖面的排列方向(第四圖之左右方向)，夾著第一部分43A之第二部分43B及第三部分43C。
在排列方向，於第一部分43A與第二部分43B之間設有第一電極層44A，第一電極層44A覆蓋半導體層42之一部分、第一部分43A之一部分、及第二部分43B之一部分。在排列方向，於第一部分43A與第三部分43C之間設有第二電極層44B，第二電極層44B覆蓋半導體層42之一部分、第一部分43A之一部分、及第三部分43C之一部分。
另外，半導體層42之主要成分係IGZO，而絕緣體層43之主要成分係氧化矽(SiO2)。半導體層42之厚度為50nm，絕緣體層43之厚度為100nm。第一電極層44A之形成材料及第二電極層44B的形成材料為鉬(Mo)。
形成積層體40時，首先，在玻璃基板41表面形成半導體層，藉由經由遮罩蝕刻其半導體層而形成半導體層42。其次，在整個半導體層42表面及未被半導體層42覆蓋之玻璃基板41的表面上，藉由電漿CVD法形成絕緣體層。而後，藉由經由遮罩蝕刻其絕緣體層，而形成具有第一部分43A、第二部分43B、及第三部分43C之絕緣體層43。然後，以覆蓋半導體層42、絕緣體層43之第一部分43A、第二部分43B、及第三部分43C的方式形成金屬層。其次，藉由經由遮罩蝕刻金屬層，而形成第一電極層44A與第二電極層44B。
[成膜條件]
按以下條件形成積層體40之半導體層42與絕緣體層43。
[半導體層]
Figure 107129190-A0202-12-0013-1
[絕緣體層]
Figure 107129190-A0202-12-0013-2
[評估]
[各原子之濃度]
形成絕緣體層時，藉由將高頻電力之值在400W以上，4000W以下之間變更，而獲得形成絕緣體層時高頻電力之值彼此不同的複數個積層體。而後，在各積層體具備之絕緣體層中分別測定氫原子濃度(個/cm3)、碳原子濃度(個/cm3)、及氧原子濃度(個/cm3)。測定各原子濃度時使用二次離子質量分析裝置(ADEPT1010，ULVAC-PHI,inc.製)。
如第五圖所示，發現形成絕緣體層43時之高頻電力愈大，絕緣體層43中之氫原子濃度愈小。例如，絕緣體層43中之氫原子濃度在高頻電力為400W時係1×1022個/cm3，高頻電力為800W時係3×1021個/cm3，高頻電力為1000W 時係9×1020個/cm3，高頻電力為1600W時係2×1020個/cm3。此外，氫原子濃度在高頻電力為3000W時係9×1019個/cm3，高頻電力為4000W時係5×1019個/cm3。
如上述，因為成膜氣體之流量係55sccm，所以高頻電力為400W時，成膜氣體的流量對高頻電力之比為7W/sccm，高頻電力為800W時，成膜氣體的流量對高頻電力之比為15W/sccm。此外，高頻電力為1000W時，成膜氣體的流量對高頻電力之比為18W/sccm，高頻電力為1600W時，成膜氣體的流量對高頻電力之比為29W/sccm。高頻電力為3000W時，成膜氣體的流量對高頻電力之比為55W/sccm，高頻電力為4000W時，成膜氣體的流量對高頻電力之比為72W/sccm。換言之，按照氫原子濃度的測定結果，發現成膜氣體的流量對高頻電力之比大於17W/sccm時，絕緣體層中之氫原子濃度為1×1021個/cm3以下的確實性提高。
此外，成膜氣體使用四乙氧基矽烷(TEOS)形成絕緣體層時，發現絕緣體層中之氫原子濃度為4×1021個/cm3；成膜氣體使用矽烷氣(SiH4)而形成絕緣體層時，絕緣體層43中之氫原子濃度為2×1021個/cm3。分別使用TEOS氣體及SiH4氣體時之成膜條件設定如下。
[TEOS]
Figure 107129190-A0202-12-0014-4
[SiH4]
‧成膜氣體 矽烷(SiH4)
Figure 107129190-A0202-12-0015-5
如第六圖所示，在絕緣體層43中發現碳原子之濃度對形成絕緣體層43時之高頻電力大小的依存性小。發現絕緣體層43中之碳原子濃度於高頻電力係400W時為3×1019個/cm3，高頻電力係800W時為7×1019個/cm3，高頻電力係1000W時為4×1019個/cm3。此外，發現碳原子濃度於高頻電力係1600W時為1×1019個/cm3，高頻電力係3000W時為2×1019個/cm3，高頻電力係4000W時為2×1019個/cm3。
如第七圖所示，發現形成絕緣體層43時之高頻電力未達1600W時，高頻電力愈大則絕緣體層43中之氮原子濃度愈大，高頻電力大於1600W時，氮原子濃度對高頻電力大小之依存性小。例如，發現絕緣體層43中之氮原子濃度於高頻電力係400W時為4×1019個/cm3，於高頻電力係800W時為2×1020個/cm3，於高頻電力係1000W時為2×1020個/cm3。此外，發現氮原子濃度於高頻電力係1600W時為4×1020個/cm3，於高頻電力係3000W時為3×1020個/cm3，於高頻電力係4000W時為3×1020個/cm3。
[折射率]
在各積層體具備之絕緣體層中測定折射率。測定折射率時使用分光橢圓偏振計(M-2000V，J.A.Woollam公司製)。
如第八圖所示，發現形成絕緣體層43時之高頻電力愈大，絕緣體層43中之折射率愈大。例如，發現絕緣體層43中之折射率於高頻電力係400W時為1.446， 高頻電力係800W時為1.461，高頻電力係1000W時為1.464。此外，發現折射率於高頻電力係1600W時為1.470，高頻電力係3000W時為1.473，高頻電力係4000W時為1.479。
[膜應力]
在各積層體具備之絕緣體層中測定膜應力。測定膜應力時使用薄膜應力測定裝置(FLX-2000-A，東邦TECHNOLOGY(股份有限)公司製)。
如第九圖所示，發現不論形成絕緣體層43時之高頻電力大小，絕緣體層43上都會產生壓縮應力。此外，發現形成絕緣體層43時之高頻電力愈大，則絕緣體層43中之壓縮應力的絕對值愈大。例如，發現絕緣體層43中之膜應力於高頻電力係400W時為-30MPa，於高頻電力係800W時係-140MPa，於高頻電力係1000W時係-196MPa。此外，發現膜應力於高頻電力係1600W時為-270MPa，高頻電力係3000W時為-330MPa，高頻電力係4000W時為-398MPa。
[載體濃度]
在各積層體具備之半導體層中測定載體濃度。測定載體濃度時使用霍爾效應測定器(HL5500IU，Nanometrics公司製)。
如第十圖所示，發現絕緣體層43中之氫原子濃度比1×1021個/cm3大時，半導體層42中之載體濃度比1×1016個/cm3大。反之，發現絕緣體層43中之氫原子濃度小於1×1021個/cm3小時，半導體層42中之載體濃度比1×1013個/cm3小。亦即，發現藉由絕緣體層43中之氫原子濃度小於1×1021個/cm3，與氫原子濃度比1×1021個/cm3大的絕緣體層比較，半導體層42中之載體濃度顯著變小。由於絕緣體層43中之氫原子濃度小於1×1021個/cm3，因為可顯著抑制絕緣體層43下層之半導體層42因還原而缺氧，所以可獲得此種結果。
[實施例]
[實施例1]
形成實施例1之薄膜電晶體，其係具有參照第三圖而之前說明的構造，且具備：閘極電極、閘極絕緣體層、半導體層、絕緣體層、源極電極、汲極電極、及保護膜。另外，實施例1之薄膜電晶體，其絕緣體層之成膜條件為與試驗例中使用TICS時相同條件，半導體層之成膜條件為與試驗例相同條件。不過，形成絕緣體層時之高頻電力為1600W。此外，實施例1之薄膜電晶體，其閘極電極、源極電極、及，汲極電極之形成材料為鉬，閘極絕緣體層之形成材料為氧化矽，保護層之形成材料為氧化矽。
[比較例1]
除了絕緣體層之成膜條件為與試驗例中使用SiH4時相同條件之外，採用與實施例1相同之方法形成比較例1的薄膜電晶體。
[評估]
使用半導體參數對準器(4155C，Agilent Technology公司製)，測定實施例1之薄膜電晶體及比較例1之薄膜電晶體的各個電晶體特性，亦即電壓(Vg)-電流(Id)特性。並將電晶體特性之測定條件設定如下。
Figure 107129190-A0202-12-0017-6
如第十一圖所示，發現實施例1之薄膜電晶體的臨限值電壓係5.3V，啟動電壓係0.66V，電子遷移率係10.2V/cm2‧sec，次臨限值振幅值係 0.31V/decade。另外，啟動電壓係汲極電流為10-9A/cm2時之閘極電壓。如此，發現採用實施例1之薄膜電晶體時，亦即具備氫原子濃度為1×1021個/cm3以下之絕緣體層的薄膜電晶體時，薄膜電晶體可正常動作，換言之，電晶體特性穩定。
反之，如第十二圖所示，發現比較例1之薄膜電晶體，且係具備氫原子濃度比1×1021個/cm3大的絕緣體層之薄膜電晶體動作不正常，換言之，電晶體特性不穩定。
如以上說明，採用半導體裝置之製造方法及半導體裝置的一個實施形態時，可獲得以下列舉之效果。
(1)因為形成氫原子濃度為1×1021個/cm3以下之絕緣體層32，所以可使薄膜電晶體30之特性穩定化。
(2)因為絕緣體層32之原料的四異氰酸酯矽烷(TICS)不含氫，所以絕緣體層32中之氫原子濃度為1×1021個/cm3以下的確實性提高。
(3)從生成電漿起，從四異氰酸酯矽烷氣所生成之自由基，藉由從氧氣所生成的自由基氧化。
(4)供給至擴散部23之電力對四異氰酸酯矽烷氣的流量之比為17W/sccm以上時，絕緣體層中包含之氫原子濃度為1×1021個/cm3以下的確實性提高。
另外，上述實施形態可如下適當變更來實施。
‧半導體裝置不限於上述之薄膜電晶體30，亦可包含薄膜電晶體30以外之半導體元件。
30:薄膜電晶體
31:半導體層
31s:表面
32:絕緣體層
33:基板
34:閘極電極
35:閘極絕緣體層
36:源極電極
37:汲極電極
38:保護膜
S:成膜對象

Claims (6)

  1. 一種半導體裝置之製造方法，係包含：形成主要成分係氧化物半導體之半導體層，該半導體層包含表面；及在前述半導體層之前述表面，藉由使用原料氣體與含氧氣體的電漿CVD法形成主要成分係氧化矽，且氫原子濃度為1×1021個/cm3以下之絕緣體層；前述原料氣體係包含矽與異氰酸酯基，且不含氫的氣體；形成前述絕緣體層者包含：將前述原料氣體的流量設定於0.005sccm/cm2以上，0.1sccm/cm2以下；將前述原料氣體與前述含氧氣體供給至成膜空間，而生成混合氣體；及對位於前述成膜空間之電極供給高頻電力，而從前述混合氣體生成電漿，該高頻電力具有13.56MHz或是27.12MHz的頻率，且具有0.07W/cm2以上，1.5W/cm2以下之大小。
  2. 如申請專利範圍第1項的半導體裝置之製造方法，其中形成前述半導體層者包含：形成主要成分係氧化物半導體之至少1個半導體層，前述至少1個半導體層之主要成分為包含銦(In)與氧(O)之氧化物半導體、及包含鋅(Zn)與氧(O)之氧化物半導體中的任何1個。
  3. 如申請專利範圍第1項的半導體裝置之製造方法，其中形成前述半導體層者包含：形成主要成分係氧化物半導體之至少1個半導體層，前述至少1個半導體層之主要成分為從由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO構成之群選擇的任何1個。
  4. 如申請專利範圍第1至3項中任一項的半導體裝置之製造方法，其中形成前述絕緣體層者，前述原料氣體包含使用從由Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3構成之群選擇的任何1個。
  5. 如申請專利範圍第1至3項中任一項的半導體裝置之製造方法，其中形成前述絕緣體層者，前述含氧氣體包含使用從由O2、O3、N2O、CO、及CO2構成之群選擇的任何1個。
  6. 如申請專利範圍第1至3項中任一項的半導體裝置之製造方法，其中形成前述絕緣體層者包含：前述原料氣體使用四異氰酸酯矽烷氣體(tetraisocyanate silane gas)、及對前述四異氰酸酯矽烷氣體之流量而供給至前述電極的前述電力之比設定為17W/sccm以上。
TW107129190A 2017-09-05 2018-08-22 半導體裝置之製造方法 TWI697957B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-170536 2017-09-05
JP2017170536 2017-09-05

Publications (2)

Publication Number Publication Date
TW201913813A TW201913813A (zh) 2019-04-01
TWI697957B true TWI697957B (zh) 2020-07-01

Family

ID=65634017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129190A TWI697957B (zh) 2017-09-05 2018-08-22 半導體裝置之製造方法

Country Status (6)

Country Link
US (1) US11411120B2 (zh)
JP (1) JP6763093B2 (zh)
KR (1) KR102229705B1 (zh)
CN (1) CN109891559B (zh)
TW (1) TWI697957B (zh)
WO (1) WO2019049632A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766196A (ja) * 1993-08-23 1995-03-10 Res Dev Corp Of Japan 二酸化シリコン膜の化学気相堆積方法
JP2013074073A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 薄膜トランジスタ、その製造方法、および表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079385A (ja) * 1996-09-04 1998-03-24 Sony Corp 絶縁膜の形成方法
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8895375B2 (en) * 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5484372B2 (ja) 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012169397A1 (ja) 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9607825B2 (en) * 2014-04-08 2017-03-28 International Business Machines Corporation Hydrogen-free silicon-based deposited dielectric films for nano device fabrication
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11289475B2 (en) * 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766196A (ja) * 1993-08-23 1995-03-10 Res Dev Corp Of Japan 二酸化シリコン膜の化学気相堆積方法
JP2013074073A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 薄膜トランジスタ、その製造方法、および表示装置

Also Published As

Publication number Publication date
JP6763093B2 (ja) 2020-09-30
US20200127136A1 (en) 2020-04-23
TW201913813A (zh) 2019-04-01
JPWO2019049632A1 (ja) 2019-11-07
CN109891559A (zh) 2019-06-14
KR20190059979A (ko) 2019-05-31
WO2019049632A1 (ja) 2019-03-14
US11411120B2 (en) 2022-08-09
CN109891559B (zh) 2023-04-07
KR102229705B1 (ko) 2021-03-18

Similar Documents

Publication Publication Date Title
TWI496932B (zh) 用於顯示裝置的阻絕物材料
TWI393191B (zh) 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進
KR101509663B1 (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
CN106935656B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
US8129280B2 (en) Substrate device having a tuned work function and methods of forming thereof
JP6689140B2 (ja) 成膜方法およびｔｆｔの製造方法
CN105144391A (zh) 金属氧化物tft稳定性改进
Grochowski et al. Origin of lower film density and larger defect density in amorphous In–Ga–Zn–O deposited at high total pressure
KR101593838B1 (ko) 다층의 산화물 박막 제조방법
TW201532149A (zh) 製造閘極絕緣層的方法
TWI697957B (zh) 半導體裝置之製造方法
TWI541900B (zh) 絕緣膜及其製造方法
JP7051617B2 (ja) 半導体装置の製造方法
Chien et al. Performance enhancement of InGaZnO top-gate thin film transistor with low-temperature high-pressure fluorine treatment
TWI786372B (zh) 電漿化學氣相沉積(cvd)裝置及電漿cvd方法
Boogaard et al. Negative charge in plasma oxidized SiO2 layers
Cho et al. High performance thin film transistor with HfSiO x dielectric fabricated at room temperature RF-magnetron sputtering
Nag et al. Medium frequency physical vapor deposited Al2O3 and SiO2 as etch-stop-layers for amorphous indium-gallium-zinc-oxide thin-film-transistors
KR101275801B1 (ko) 산화물 반도체 타겟
TW201435139A (zh) 增強低介電常數阻障膜之ｕｖ相容性
US20240088301A1 (en) Process to reduce plasma induced damage
KR20230055964A (ko) 펄스형 화학 기상 증착을 사용하여 질화붕소를 증착하기 위한 방법 및 시스템
JP2022147359A (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法