KR20110074254A - 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법 - Google Patents

고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110074254A
KR20110074254A KR1020090131166A KR20090131166A KR20110074254A KR 20110074254 A KR20110074254 A KR 20110074254A KR 1020090131166 A KR1020090131166 A KR 1020090131166A KR 20090131166 A KR20090131166 A KR 20090131166A KR 20110074254 A KR20110074254 A KR 20110074254A
Authority
KR
South Korea
Prior art keywords
polymer substrate
substrate
display device
polymer
heat
Prior art date
Application number
KR1020090131166A
Other languages
English (en)
Other versions
KR101125567B1 (ko
Inventor
안성국
진동언
남기현
서상준
김태웅
이재섭
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090131166A priority Critical patent/KR101125567B1/ko
Priority to JP2010265300A priority patent/JP2011132526A/ja
Priority to CN201010578319.4A priority patent/CN102136551B/zh
Priority to TW099143845A priority patent/TWI516532B/zh
Priority to US12/968,688 priority patent/US20110156041A1/en
Priority to DE102010063382A priority patent/DE102010063382A1/de
Publication of KR20110074254A publication Critical patent/KR20110074254A/ko
Application granted granted Critical
Publication of KR101125567B1 publication Critical patent/KR101125567B1/ko
Priority to JP2014096143A priority patent/JP5778824B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Thin Film Transistor (AREA)

Abstract

420 내지 600℃의 온도에서 중량 손실률이 1% 보다 작은 고분자 기판, 상기 고분자 기판을 준비하는 단계 및 상기 고분자 기판을 350℃보다 높은 온도에서 열처리하는 단계를 포함하는 고분자 기판의 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법을 제공한다.
고분자 기판, 아웃개싱, 열팽창, 열처리

Description

고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법{POLYMER SUBSTRATE AND METHOD OF MANUFACTURING THE SAME AND DISPLAY DEVICE INCLUDING THE POLYMER SUBSTRATE AND METHOD OF MANUFACTURING THE DISPLAY DEVICE}
고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display, OLED) 등의 평판 표시 장치는 박막 트랜지스터 및 유기 발광 소자와 같은 전자 소자를 포함하고, 이러한 전자 소자는 기판(substrate) 위에 형성되어 있다.
이러한 기판으로는 유리 기판을 주로 사용하는데, 유리 기판은 무겁고 파손되기 쉬워 휴대성 및 대화면 표시에 한계가 있을 뿐만 아니라 외부의 충격에 의해 손상될 수 있으므로 플렉서블 표시 장치에 사용할 수 없다.
근래, 무게가 가볍고 충격에 강할 뿐만 아니라 플렉서블 특성을 가지는 고분 자 기판을 사용하는 평판 표시 장치가 연구되고 있다.
고분자 기판은 유연성이 있는 플라스틱 소재로 만들어짐으로써 휴대성, 안전성 및 경량성 등 유리 기판에 비하여 많은 이점을 가질 수 있다. 또한 고분자 기판은 공정적인 측면에서도 증착 또는 프린팅에 의해 제작이 가능하므로 제조 비용을 낮출 수 있고 기존의 시트(sheet) 단위의 공정과 달리 롤-투-롤(roll-to-roll) 공정으로 표시 장치를 제작할 수 있으므로 대량 생산을 통한 저비용의 표시 장치를 제조할 수 있다.
그러나 고분자 기판은 플라스틱 소재 자체가 가지는 특성으로 인하여 고온에서 높은 아웃개싱(outgassing)이 발생한다. 이러한 아웃개싱은 고분자 기판 위에 적층되는 박막에 영향을 미쳐 소자의 특성을 저하시킬 수 있으며, 아웃개싱된 잔여물은 공정 중 챔버 등에 남아 오염시킬 수 있다. 이에 따라 고분자 기판 위에 소자 형성시 온도의 제약이 있으며, 충분히 높지 않은 온도에서 소자를 제작하는 경우 소자의 특성이 저하될 수 있다.
본 발명의 일 측면은 열팽창율이 낮으며 고온에서 아웃개싱을 줄일 수 있는 표시 장치용 고분자 기판을 제공한다.
본 발명의 다른 측면은 상기 고분자 기판의 제조 방법을 제공한다.
본 발명의 또 다른 측면은 상기 고분자 기판을 포함하는 표시 장치를 제공한다.
본 발명의 또 다른 측면은 상기 표시 장치의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 표시 장치용 고분자 기판은 약 420 내지 600℃의 온도에서 중량 손실률이 1%보다 작을 수 있다.
상기 중량 손실률은 약 0.000001 내지 0.95% 일 수 있다.
상기 고분자 기판의 열팽창계수는 약 1 ppm/℃ 내지 50 ppm/℃ 일 수 있다.
본 발명의 다른 측면에 따른 고분자 기판의 제조 방법은 고분자 기판을 준비하는 단계 및 상기 고분자 기판을 350℃보다 높은 온도에서 열처리하는 단계를 포함한다.
상기 고분자 기판을 열처리하는 단계는 약 350 내지 500℃에서 수행할 수 있다.
상기 열처리된 고분자 기판의 열팽창계수는 약 1 내지 50 ppm/℃일 수 있다.
상기 열처리된 고분자 기판의 중량 손실률은 약 420 내지 600℃의 온도에서 1%보다 작을 수 있다.
상기 고분자 기판의 제조 방법은 상기 고분자 기판을 열처리하는 단계 후에 상기 고분자 기판 위에 보호막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 측면에 따른 표시 장치는 약 420 내지 600℃의 온도에서 중량 손실률이 1%보다 작은 고분자 기판 및 상기 고분자 기판 위에 형성되어 있는 전기 소자를 포함한다.
상기 중량 손실률은 약 0.000001 내지 0.95% 일 수 있다.
상기 고분자 기판의 열팽창계수는 약 1 내지 50 ppm/℃일 수 있다.
상기 전자 소자는 박막 트랜지스터 및 유기 발광 소자 중 적어도 하나를 포함할 수 있다.
상기 박막 트랜지스터는 제어 전극, 상기 제어 전극과 중첩하게 위치하는 반도체, 상기 제어 전극과 상기 반도체 사이에 위치하는 게이트 절연막 및 상기 반도체와 전기적으로 연결되어 있는 입력 전극 및 출력 전극을 포함하고, 상기 게이트 절연막은 테트라에틸 오르토실리케이트(tetraethyl orthosilicate, TEOS)로부터 형성될 수 있다.
본 발명의 또 다른 측면에 따른 표시 장치의 제조 방법은 고분자 기판을 준비하는 단계, 상기 고분자 기판을 350℃보다 높은 온도에서 열처리하는 단계, 그리고 상기 열처리된 고분자 기판 위에 전자 소자를 형성하는 단계를 포함한다.
상기 고분자 기판을 열처리하는 단계는 약 350 내지 500℃에서 수행할 수 있다.
상기 전자 소자를 형성하는 단계는 약 350℃보다 높은 온도에서 수행하는 단계를 포함할 수 있다.
상기 전자 소자를 형성하는 단계는 게이트 절연막을 형성하는 단계를 포함할 수 있고, 상기 게이트 절연막을 형성하는 단계는 테트라에틸 오르토실리케이트(tetraethyl orthosilicate, TEOS)를 사용하여 350℃보다 높은 온도에서 수행할 수 있다.
상기 표시 장치의 제조 방법은 상기 고분자 기판을 열처리하는 단계 후에 상기 고분자 기판 위에 기판 보호막을 형성하는 단계를 더 포함할 수 있다.
미리 열처리된 고분자 기판은 열에 안정하여 후속 공정에서 아웃개싱되는 양이 적어 후속 공정의 안정성을 도모할 수 있고 고분자 기판으로부터 발생한 아웃개싱에 의해 소자의 특성이 열화되는 것을 방지할 수 있다. 또한 미리 열처리된 고 분자 기판은 비교적 낮은 열팽창계수를 가짐으로써 후속 공정에서 열에 의한 변형이 작으므로, 후속 공정을 고온의 분위기에서 수행하여도 열에 의한 고분자 기판의 변형이 크지 않다. 따라서 고분자 기판 위에 소자를 형성하는 후속 공정에서 온도의 제약이 크지 않아 고온에서 우수한 특성을 가진 소자를 제작할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 일 구현예에 따른 표시 장치용 고분자 기판에 대하여 설명한다.
본 발명의 일 구현예에 따른 표시 장치용 고분자 기판은 약 420 내지 600℃의 온도에서 중량 손실률이 1% 보다 작다. 여기서 중량 손실률은 열처리 전의 고 분자 기판의 초기 중량 대비 열처리 전의 고분자 기판과 열처리 후에 고분자 기판의 중량 차이를 뺀 값의 백분율을 의미한다.
중량 손실률이 1% 보다 작다는 것은 아웃개싱에 의해 소실되는 양이 초기 중량 대비 1% 보다 작은 것을 의미하는 것으로, 아웃개싱되는 양이 적음을 알 수 있다.
이와 같이 고분자 기판으로부터 아웃개싱되는 양을 줄이기 위해서, 상기 고분자 기판은 약 350℃ 보다 높은 온도에서 미리 열처리될 수 있다. 열처리는 예컨대 약 350 내지 500℃에서 수행될 수 있다.
이와 같이 고분자 기판을 미리 열처리함으로써 고분자 기판 위에 박막을 형성하는 후속 고온 공정에서 고분자 기판으로부터 아웃개싱되는 양을 줄일 수 있다.
그러면 상술한 표시 장치용 고분자 기판의 제조 방법에 대하여 도면을 참고하여 설명한다.
도 1 내지 도 3은 표시 장치용 고분자 기판의 제조 방법을 보여주는 단면도이다.
먼저 유리판(50) 위에 고분자 막(110a)을 형성한다.
고분자 막(110a)은 예컨대 폴리이미드, 폴리아크릴레이트, 폴리에틸렌에테르프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리아릴레이트, 폴리에테르이미드, 폴리에테르술폰, 트리아세트산 셀룰로오스, 폴리염화 비닐리덴, 폴리불화 비닐리덴, 에틸렌-비닐알코올 공중합체 또는 이들의 조합으로 만들어질 수 있다.
고분자 막(110a)은 유리판(50) 위에 예컨대 고분자 수지 용액을 도포하는 방식으로 형성할 수 있다.
다음 도 2를 참고하면, 고분자 막(110a)을 약 350℃ 이상, 예컨대 약 350 내지 500℃에서 열처리(annealing)하여 고분자 기판(110)을 형성한다. 이 때 열처리는 상기 온도 범위에서 단일 온도로 수행하거나, 상기 온도 범위에서 온도를 변화시키면서 수행할 수 있다. 예컨대 약 380℃에서 1분 내지 5시간 동안 수행할 수 있으며, 약 350℃, 약 380℃, 약 400℃ 및 약 420℃로 온도를 변화시키면서 1분 내지 5시간 동안 수행할 수 있다.
다음 도 3을 참고하면, 고분자 기판(110)에서 유리판(50)을 제거한다. 그러나 고분자 기판(110) 위에 박막을 포함한 소자를 형성하는 경우, 공정 중 고분자 기판이 손상되는 것을 방지하기 위하여 유리판(50)을 지지체로 사용할 수 있으며, 이 경우 소자를 형성하는 공정이 완료된 후 고분자 기판(110)에서 유리판(50)을 제거할 수 있다.
상기와 같이 열처리된 고분자 기판(110)은 열팽창계수가 약 1 ppm/℃ 내지 50 ppm/℃로, 비교적 낮은 열팽창계수를 가진다. 따라서 열처리된 고분자 기판(110)은 후속 공정에서 열에 의한 변형이 작으므로, 후속 공정을 고온의 분위기에서 수행하여도 열에 의한 고분자 기판의 변형이 크지 않다.
상기 열처리된 고분자 기판(110)의 중량 손실률은 약 420 내지 600℃의 온도에서 1%보다 작을 수 있다. 따라서 후속 공정에서 고분자 기판(110)의 아웃개싱에 의한 영향을 줄일 수 있다.
이에 대하여 도 4 및 도 5를 참고하여 설명한다.
도 4는 본 발명의 일 구현예에 따른 고분자 기판의 온도에 따른 중량 손실률을 보여주는 그래프이고, 도 5는 비교예에 따른 고분자 기판의 온도에 따른 중량 손실율을 보여주는 그래프이다.
본 발명의 구현예에 따른 고분자 기판은 고분자 용액을 유리 기판 위에 도포 한 후 상온(약 25℃)에서 약 620℃까지 단계적으로 열처리하여 제작하였다. 구체적으로, 고분자 용액이 도포된 유리 기판을 상온(약 25℃)에서 150℃까지 5℃/분 의 속도로 승온한 후 150℃에서 30분간 열처리하였다. 이어서 350℃까지 온도를 승온하고 350℃에서 30분간 열처리한 후 380℃까지 승온하고 380℃에서 30분 동안 열처리하였다. 상기 열처리된 폴리이미드 기판을 상온(약 25℃)부터 약 620℃까지 온도를 높이면서 아웃개싱에 의해 소실되는 양, 즉 고분자 기판의 중량 손실률을 측정하였다.
도 4를 참고하면, 본 발명의 구현예에 따라 열처리된 고분자 기판은 약 550℃ 될 때까지 거의 중량 손실률을 나타내지 않으며 약 600℃까지 중량 손실률이 1% 보다 작음을 알 수 있다.
이에 반해 도 5를 참고하면, 비교예에 따라 열처리되지 않은 폴리이미드 기판을 사용하여 상온(약 25℃)부터 약 550℃까지 온도를 높이면서 아웃개싱에 의해 소실되는 양, 즉 고분자 기판의 중량 손실률을 측정하였다.
도 5에서 B1은 온도에 따른 중량 손실률을 나타내고 B2는 시간에 따른 중량 손실 변화율을 나타낸다.
도 5를 참고하면, 비교예에 따라 열처리되지 않은 고분자 기판은 약 350℃, 400℃ 및 500℃에서 고분자 기판의 중량 손실률이 각각 약 4.822%, 5.931% 및 6.709%로 측정되었다.
이와 같이 고분자 기판을 약 350℃ 이상의 온도에서 미리 열처리하는 경우, 후속하는 고온 공정에서 열에 안정화되어 고분자 기판으로부터 아웃개싱되는 양이 감소함을 알 수 있다.
이하 본 발명의 또 다른 구현예에 따른 표시 장치에 대하여 도면을 참고하여 설명한다. 여기서는 표시 장치 중 유기 발광 표시 장치를 예시적으로 설명하지만, 고분자 기판이 적용될 수 있는 모든 표시 장치에 적용할 수 있다.
도 6은 본 발명의 일 구현예에 따른 유기 발광 표시 장치를 도시한 단면도이다.
유기 발광 표시 장치는 복수의 신호선과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선, 데이터 신호를 전달하는 복수의 데이터선 및 구동 전압을 전달하는 복수의 구동 전압선을 포함한다.
각 화소는 스위칭 트랜지스터(TRs), 구동 트랜지스터(TRD) 및 유기 발광 소자(LD)를 포함한다.
스위칭 트랜지스터(TRs)는 제어 단자, 입력 단자 및 출력 단자를 포함하는 데, 제어 단자는 게이트선에 연결되어 있고, 입력 단자는 데이터선에 연결되어 있으며, 출력 단자는 구동 트랜지스터 (TRD)에 연결되어 있다. 스위칭 트랜지스터(TRs)는 게이트선에 인가되는 주사 신호에 응답하여 데이터선에 인가되는 데이터 신호를 구동 트랜지스터(TRD)에 전달한다.
구동 트랜지스터(TRD) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(TRs)에 연결되어 있고, 입력 단자는 구동 전압선에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(TRD)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류를 흘린다.
유기 발광 다이오드(LD)는 구동 트랜지스터(TRD)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(TRD)의 출력 전류에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
도 6을 참고하여 유기 발광 표시 장치의 구조를 설명한다.
고분자 기판(110) 위에 기판 보호막(111)이 형성되어 있다.
고분자 기판(110)은 상술한 바와 같이 약 350℃보다 높은 온도에서 미리 열처리되어 있다. 열처리된 고분자 기판(110)은 약 350℃보다 높은 온도에서 아웃개싱되는 양이 적으며, 예컨대 약 350 내지 500℃에서 중량 손실률이 1%보다 작을 수 있다. 열처리된 고분자 기판(110)은 열팽창계수가 약 1 내지 50 ppm/oC 일 수 있다.
기판 보호막(111)은 무기물질, 유기물질 또는 이들의 조합일 수 있으며, 예컨대 산화규소(SiO2), 질화규소(SiNx) 또는 이들의 조합 등으로 만들어질 수 있다.
기판 보호막(111) 위에는 제1 제어 전극(124a)을 포함하는 게이트선(도시하지 않음) 및 제2 제어 전극(124b)을 포함하는 게이트 도전체가 형성되어 있다.
게이트 도전체 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘계 절연 물질로 만들어질 수 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소(polycrystalline silicon) 등으로 만들어진 제1 반도체(154a)와 제2 반도체(154b)가 형성되어 있다. 제1 반도체(154a)와 제2 반도체(154b)는 각각 제1 제어 전극(124a) 및 제2 제어 전극(124b) 위에 위치되어 있다.
제1 반도체(154a) 위에는 제1 저항성 접촉 부재(163a, 165a)가 쌍을 이루어 형성되어 있고, 제2 반도체(154b) 위에는 제2 저항성 접촉 부재(163b)가 쌍을 이루어 형성되어 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수의 제1 및 제2 입력 전극(173a, 175a)과 제1 및 제2 출력 전극(output electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 제1 입력 전 극(173a)은 데이터선과 연결되어 있고, 제2 입력 전극(173b)은 구동 전압선과 연결되어 있다.
데이터 도전체 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 복수의 접촉 구멍(183, 184, 185)을 가진다.
보호막(180) 위에는 화소 전극(191) 및 연결 부재(85)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 제2 출력 전극(175b)과 전기적으로 연결되어 있으며, 연결 부재(85)는 접촉 구멍(183, 184)을 통하여 제2 제어 전극(124b)과 제1 출력 전극(175a)을 전기적으로 연결시킨다.
보호막(180), 화소 전극(191) 및 연결 부재(85) 위에는 격벽(361)이 형성되어 있고, 격벽(361)은 화소 전극(191) 가장자리 주변을 둘러싸서 개구부(365)를 정의한다.
개구부(365)에는 유기 발광층(370)이 형성되어 있다. 유기 발광층(370)의 하부 및/또는 상부에는 하나 이상의 보조층(도시하지 않음)이 형성될 수도 있다.
유기 발광층(370) 위에는 공통 전극(270)이 형성되어 있다. 화소 전극(191) 및 공통 전극(270) 중 하나는 애노드이고 다른 하나는 캐소드일 수 있다.
이하 상술한 유기 발광 표시 장치의 제조 방법에 대하여 도 1 내지 도 3및 도 6을 참조하여 설명한다.
먼저 유리판(50) 위에 고분자 막(110a)을 형성한다.
고분자 막(110a)은 예컨대 폴리이미드, 폴리아크릴레이트, 폴리에틸렌에테르프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리아릴레이트, 폴리에 테르이미드, 폴리에테르술폰, 트리아세트산 셀룰로오스, 폴리염화 비닐리덴, 폴리불화 비닐리덴, 에틸렌-비닐알코올 공중합체 또는 이들의 조합으로 만들어질 수 있다.
고분자 막(110a)은 예컨대 유리판(50) 위에 고분자 수지 용액을 도포하는 방식으로 형성할 수 있다.
이어서 고분자 막(110a)을 상온에서 온도를 여러 단계를 거쳐 서서히 올린 후 350℃ 이상, 예컨대 약 350 내지 500℃에서 열처리하여 고분자 기판(110)을 형성한다. 이 때 열처리는 상기 온도 범위에서 단일 온도로 수행하거나, 상기 온도 범위에서 온도를 변화시키면서 수행할 수 있다. 예컨대 약 380℃에서 1분 내지 5시간 동안 수행할 수 있으며, 약 350℃, 약 380℃, 약 400℃ 및 약 420℃로 온도를 변화시키면서 1분 내지 5시간 동안 수행할 수 있다.
이어서 열처리된 고분자 기판(110) 위에 기판 보호막(111)을 형성한다. 기판 보호막(111)은 예컨대 화학 기상 증착 또는 스퍼터링과 같은 방법으로 형성할 수 있으며, 스핀 코팅과 같은 용액 공정으로 형성할 수도 있다.
기판 보호막(111) 위에 도전체를 적층하고 패터닝하여 제1 및 제2 제어 전극(124a, 124b)을 형성한다.
이어서 제1 및 제2 제어 전극(124a, 124b) 및 기판 보호막(111) 위에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 실리콘계 절연 물질로 만들어질 수 있으며, 실리콘계 절연 물질의 전구체로 테트라에틸 오르토실리케이트(tetraethyl orthosilicate, TEOS)를 사용할 수 있다. 테트라에틸 오르토실리케 이트는 실리콘계 절연 물질의 전구체로서 실란(silane)을 사용한 경우와 비교하여 박막 트랜지스터의 특성이 개선되고 안전성을 향상시킬 수 있다.
테트라에틸 오르토실리케이트는 약 350℃ 이상, 예컨대 약 350 내지 550℃의 비교적 높은 온도에서 증착될 수 있다. 상술한 바와 같이 열처리된 고분자 기판(110)은 약 350℃ 이상의 고온에서도 아웃개싱되는 양이 적고 열팽창율이 낮음에 따라 게이트 절연막의 소스 기체로 고온 공정이 필요한 테트라에틸 오르토실리케이트를 사용할 수 있다. 따라서 게이트 절연막에 의한 소자 특성을 개선하는 동시에 고분자 기판의 변형을 방지하고 아웃개싱되는 양을 줄여 소자의 안정성을 확보할 수 있다.
이어서 게이트 절연막(140) 위에 비정질 규소 또는 다결정 규소를 적층하여 제1 및 제2 반도체(154a, 154b)와 제1 및 제2 저항성 접촉 부재(163a, 165a, 163b, 165b)를 형성한다.
이어서 보호막(180)을 적층하고 패터닝하여 복수의 접촉 구멍(183, 184, 185)을 형성한다.
이어서 보호막(180) 위에 화소 전극(191)을 형성하고, 화소 전극(191) 위에 격벽(361)을 적층한다.
이어서 격벽(361)에 의해 정의된 개구부(365)에 유기 발광층(370)을 형성하고, 격벽(361) 및 유기 발광층(370) 위에 공통 전극(270)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1 내지 도 3은 고분자 기판의 제조 방법을 보여주는 단면도이고,
도 4는 본 발명의 일 구현예에 따른 고분자 기판의 온도에 따른 중량 손실율을 보여주는 그래프이고,
도 5는 비교예에 따른 고분자 기판의 온도에 따른 중량 손실율을 보여주는 그래프이고,
도 6은 본 발명의 일 구현예에 따른 유기 발광 표시 장치를 도시한 단면도이다.

Claims (18)

  1. 420 내지 600℃의 온도에서 중량 손실률이 1% 보다 작은 고분자 기판.
  2. 제1항에서,
    상기 중량 손실률은 0.000001 내지 0.95%인 고분자 기판.
  3. 제1항에서,
    상기 고분자 기판의 열팽창계수는 1 내지 50 ppm/℃인 고분자 기판.
  4. 고분자 기판을 준비하는 단계, 그리고
    상기 고분자 기판을 350℃보다 높은 온도에서 열처리하는 단계
    를 포함하는 고분자 기판의 제조 방법.
  5. 제4항에서,
    상기 고분자 기판을 열처리하는 단계는 350 내지 500℃에서 수행하는 고분자 기판의 제조 방법.
  6. 제4항에서,
    상기 열처리된 고분자 기판의 열팽창계수는 1 내지 50 ppm/oC 인 고분자 기판의 제조 방법.
  7. 제4항에서,
    상기 열처리된 고분자 기판의 중량 손실률은 420 내지 600℃의 온도에서 1%보다 작은 고분자 기판의 제조 방법.
  8. 제4항에서,
    상기 고분자 기판을 열처리하는 단계 후에 상기 고분자 기판 위에 기판 보호막을 형성하는 단계를 더 포함하는 고분자 기판의 제조 방법.
  9. 420 내지 600℃의 온도에서 중량 손실률이 1%보다 작은 고분자 기판, 그리고
    상기 고분자 기판 위에 형성되어 있는 전기 소자
    를 포함하는 표시 장치.
  10. 제9항에서,
    상기 중량 손실률은 0.000001 내지 0.95%인 표시 장치.
  11. 제9항에서,
    상기 고분자 기판의 열팽창계수는 1 내지 50 ppm/oC 인 표시 장치.
  12. 제9항에서,
    상기 전자 소자는 박막 트랜지스터 및 유기 발광 소자 중 적어도 하나를 포함하는 표시 장치.
  13. 제12항에서,
    상기 박막 트랜지스터는
    제어 전극,
    상기 제어 전극과 중첩하게 위치하는 반도체,
    상기 제어 전극과 상기 반도체 사이에 위치하는 게이트 절연막, 그리고
    상기 반도체와 전기적으로 연결되어 있는 입력 전극 및 출력 전극
    을 포함하고,
    상기 게이트 절연막은 테트라에틸 오르토실리케이트(tetraethyl orthosilicate, TEOS)로부터 형성되는 표시 장치.
  14. 고분자 기판을 준비하는 단계,
    상기 고분자 기판을 350℃보다 높은 온도에서 열처리하는 단계, 그리고
    상기 열처리된 고분자 기판 위에 전자 소자를 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 고분자 기판을 열처리하는 단계는 350 내지 500℃에서 수행하는 표시 장치의 제조 방법.
  16. 제14항에서,
    상기 전자 소자를 형성하는 단계는 350℃보다 높은 온도에서 수행하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 전자 소자를 형성하는 단계는 게이트 절연막을 형성하는 단계를 포함하고,
    상기 게이트 절연막을 형성하는 단계는 테트라에틸 오르토실리케이트(tetraethyl orthosilicate, TEOS)를 사용하여 350℃보다 높은 온도에서 수행하는 표시 장치의 제조 방법.
  18. 제14항에서,
    상기 고분자 기판을 열처리하는 단계 후에 상기 고분자 기판 위에 기판 보호막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020090131166A 2009-12-24 2009-12-24 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법 KR101125567B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020090131166A KR101125567B1 (ko) 2009-12-24 2009-12-24 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP2010265300A JP2011132526A (ja) 2009-12-24 2010-11-29 高分子基板及びその製造方法、並びに前記高分子基板を含む表示装置及びその製造方法
CN201010578319.4A CN102136551B (zh) 2009-12-24 2010-12-01 聚合物基板及形成方法和含该基板的显示设备及制造方法
TW099143845A TWI516532B (zh) 2009-12-24 2010-12-14 高分子基板及其形成方法以及包含此高分子基板之顯示器及製造此顯示器之方法
US12/968,688 US20110156041A1 (en) 2009-12-24 2010-12-15 Polymer substrate and method of forming the same and display device including the polymer substrate and method of manufacturing the display device
DE102010063382A DE102010063382A1 (de) 2009-12-24 2010-12-17 Polymersubstrat und Verfahren zu dessen Ausbildung und Anzeigevorrichtung, die das Polymersubstrat aufweist
JP2014096143A JP5778824B2 (ja) 2009-12-24 2014-05-07 表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131166A KR101125567B1 (ko) 2009-12-24 2009-12-24 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110074254A true KR20110074254A (ko) 2011-06-30
KR101125567B1 KR101125567B1 (ko) 2012-03-22

Family

ID=44186332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131166A KR101125567B1 (ko) 2009-12-24 2009-12-24 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20110156041A1 (ko)
JP (2) JP2011132526A (ko)
KR (1) KR101125567B1 (ko)
CN (1) CN102136551B (ko)
DE (1) DE102010063382A1 (ko)
TW (1) TWI516532B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306071B2 (en) 2013-01-30 2016-04-05 Samsung Display Co., Ltd. Organic light-emitting display device including a flexible TFT substrate and stacked barrier layers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102074431B1 (ko) * 2013-07-19 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치
KR102557315B1 (ko) * 2015-05-08 2023-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361030A (ja) * 1986-09-01 1988-03-17 Kanegafuchi Chem Ind Co Ltd ポリイミドフイルム及びその製造法
AU604254B2 (en) * 1986-09-01 1990-12-13 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Polyimide film and its manufacturing method
US5108819A (en) * 1990-02-14 1992-04-28 Eli Lilly And Company Thin film electrical component
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5322916A (en) * 1993-03-16 1994-06-21 The Dow Chemical Company Method for the preparation of amide oligomers and polybenzazole polymers therefrom
GB9521855D0 (en) * 1995-10-25 1996-01-03 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuitry
EP0972303A1 (en) * 1997-04-03 2000-01-19 W.L. Gore & Associates, Inc. Low dielectric constant material with improved dielectric strength
KR100287176B1 (ko) * 1998-06-25 2001-04-16 윤종용 고온산화를이용한반도체소자의커패시터형성방법
US20040229412A1 (en) * 1999-05-10 2004-11-18 Sigurd Wagner Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
JP2001196173A (ja) * 2000-01-07 2001-07-19 Tdk Corp 有機ｅｌ表示装置
JP4428491B2 (ja) * 2000-02-28 2010-03-10 大日本印刷株式会社 電着用ポリイミド樹脂組成物、その製造方法、電着成形体及びその製造方法
DE60139463D1 (de) * 2000-04-18 2009-09-17 E Ink Corp Prozess zur herstellung von dünnfilmtransistoren
KR20010105944A (ko) * 2000-05-19 2001-11-29 윤종용 공기 베어링의 소음 감지 장치
US6627669B2 (en) * 2000-06-06 2003-09-30 Honeywell International Inc. Low dielectric materials and methods of producing same
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
US6703324B2 (en) * 2000-12-21 2004-03-09 Intel Corporation Mechanically reinforced highly porous low dielectric constant films
JP2005228751A (ja) * 2001-02-21 2005-08-25 Semiconductor Energy Lab Co Ltd 発光装置
RU2218365C2 (ru) * 2001-07-27 2003-12-10 Федеральное государственное унитарное предприятие "Научно-исследовательский физико-химический институт им. Л.Я.Карпова" Пористая пленка из полипараксилилена и его замещенных, способ ее получения и полупроводниковый прибор с её использованием
JP2003128812A (ja) * 2001-08-10 2003-05-08 Du Pont Toray Co Ltd 高精細ｆｐｃ用ポリイミドフィルム
JP2003055487A (ja) * 2001-08-10 2003-02-26 Du Pont Toray Co Ltd 芳香族ポリイミドフィルムの製造方法
US6962756B2 (en) * 2001-11-02 2005-11-08 Mitsubishi Gas Chemical Company, Inc. Transparent electrically-conductive film and its use
JP2003168690A (ja) * 2001-11-30 2003-06-13 Seiko Epson Corp トランジスタ及びトランジスタの製造方法
JP2003174036A (ja) * 2001-12-07 2003-06-20 Seiko Epson Corp 薄膜トランジスタの製造方法及び薄膜トランジスタ
US20040108504A1 (en) * 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
US7408196B2 (en) * 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP4907063B2 (ja) * 2004-05-25 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7329439B2 (en) * 2004-09-29 2008-02-12 International Business Machines Corporation UV-curable solvent free compositions and use thereof in ceramic chip defect repair
US7316942B2 (en) * 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
US7557875B2 (en) * 2005-03-22 2009-07-07 Industrial Technology Research Institute High performance flexible display with improved mechanical properties having electrically modulated material mixed with binder material in a ratio between 6:1 and 0.5:1
JP2006126855A (ja) * 2005-11-15 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置
WO2007095390A2 (en) * 2006-02-14 2007-08-23 University Of Florida Research Foundation, Inc. Method and apparatus for imaging utilizing an ultrasonic imaging sensor array
JP2007281386A (ja) * 2006-04-12 2007-10-25 Hitachi Displays Ltd 有機ｅｌ表示装置及び有機薄膜デバイス
KR20080061524A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
TWI306364B (en) * 2006-12-29 2009-02-11 Ind Tech Res Inst Flexible display panel device
US8241713B2 (en) * 2007-02-21 2012-08-14 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
KR20100065350A (ko) * 2007-09-20 2010-06-16 우베 고산 가부시키가이샤 폴리이미드막의 제조방법, 및 폴리아민산 용액 조성물
US20090200553A1 (en) * 2007-11-30 2009-08-13 Applied Materials, Inc High temperature thin film transistor on soda lime glass
JP2009147232A (ja) * 2007-12-17 2009-07-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
JP2009200479A (ja) * 2008-01-22 2009-09-03 Dainippon Printing Co Ltd 有機半導体素子の製造方法
CN102089858B (zh) * 2008-02-20 2013-03-13 夏普株式会社 柔性半导体基板的制造方法
EP2248843A4 (en) * 2008-02-25 2013-07-24 Hitachi Chem Dupont Microsys POLYIMIDE PREPARATION COMPOSITION, POLYIMIDE COATING AND TRANSPARENT FLEXIBLE COATING
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
KR101458901B1 (ko) * 2008-04-29 2014-11-10 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
EP2292681B1 (en) * 2008-05-20 2016-06-08 Ube Industries, Ltd. Aromatic polyimide film, laminate and solar cell
WO2009142938A1 (en) * 2008-05-20 2009-11-26 E. I. Du Pont De Nemours And Company Thermally and dimensionally stable polyimide films and methods relating thereto
US20090297868A1 (en) * 2008-05-27 2009-12-03 Toppan Printing Co., Ltd. Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
JP5239551B2 (ja) * 2008-06-26 2013-07-17 富士通株式会社 光変調素子の製造方法
JP2010032768A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置およびその製造方法
TWI354854B (en) * 2008-09-15 2011-12-21 Ind Tech Res Inst Substrate structures applied in flexible electrica
JP5147794B2 (ja) * 2009-08-04 2013-02-20 株式会社半導体エネルギー研究所 表示装置の作製方法及び電子書籍の作製方法
US20110220178A1 (en) * 2009-09-17 2011-09-15 E. I. Du Pont De Nemours And Company Assemblies comprising a thermally and dimensionally stable polyimide film, an electrode and a light absorber layer, and methods relating thereto
US8319299B2 (en) * 2009-11-20 2012-11-27 Auman Brian C Thin film transistor compositions, and methods relating thereto
WO2011063209A1 (en) * 2009-11-20 2011-05-26 E. I. Du Pont De Nemours And Company Thin film transistor compositions, and methods relating thereto
KR101728486B1 (ko) * 2010-03-31 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306071B2 (en) 2013-01-30 2016-04-05 Samsung Display Co., Ltd. Organic light-emitting display device including a flexible TFT substrate and stacked barrier layers

Also Published As

Publication number Publication date
TW201144365A (en) 2011-12-16
CN102136551A (zh) 2011-07-27
JP5778824B2 (ja) 2015-09-16
JP2011132526A (ja) 2011-07-07
CN102136551B (zh) 2015-05-06
KR101125567B1 (ko) 2012-03-22
TWI516532B (zh) 2016-01-11
JP2014196495A (ja) 2014-10-16
US20110156041A1 (en) 2011-06-30
DE102010063382A1 (de) 2012-03-15

Similar Documents

Publication Publication Date Title
US10090184B2 (en) Carrier substrate, method of manufacturing the same, and method of manufacturing flexible display device using the carrier substrate
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
JP5740270B2 (ja) 薄膜トランジスタ、その製造方法、および表示装置
KR100437765B1 (ko) 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
KR20090056590A (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
KR20020096966A (ko) 발광장치 및 그의 제작방법
KR100696200B1 (ko) 능동 구동 표시 장치 및 그 제조방법
KR100810639B1 (ko) 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
US20060003502A1 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
US20080042138A1 (en) Display device and method of making the same
KR101125567B1 (ko) 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
KR20060020575A (ko) 다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법
KR20020057382A (ko) 반도체 소자 제조 방법 및 장치
KR101728486B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
JP2003007719A (ja) 薄膜トランジスタおよびそれを用いた表示装置
KR20080076127A (ko) 박막 트랜지스터 표시판의 제조 방법
JP3197723B2 (ja) 液晶表示装置
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法
US20140087527A1 (en) Method of forming thin film poly silicon layer and method of forming thin film transistor
JP4060287B2 (ja) カード型電子機器
JP4060290B2 (ja) 半導体装置
KR20090036872A (ko) 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법
KR20080056954A (ko) 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9