KR20100082935A - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100082935A KR20100082935A KR1020090002233A KR20090002233A KR20100082935A KR 20100082935 A KR20100082935 A KR 20100082935A KR 1020090002233 A KR1020090002233 A KR 1020090002233A KR 20090002233 A KR20090002233 A KR 20090002233A KR 20100082935 A KR20100082935 A KR 20100082935A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- source
- active layer
- thin film
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010936 titanium Substances 0.000 claims description 38
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 20
- 229910005265 GaInZnO Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Abstract
본 발명의 실시예에 의한 박막트랜지스터는, 기판과; 상기 기판 상에 분리되어 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극 사이 영역에 형성된 활성층과; 상기 소스 전극 및 드레인 전극의 측면을 감싸는 형상으로 구현되는 덮개부와; 상기 활성층 및 덮개부를 포함한 전면에 형성되는 게이트 절연막과; 상기 활성층과 중첩되는 상기 게이트 절연막 상의 위치에 형성되는 게이트 전극이 포함됨을 특징으로 한다.
Description
본 발명은 박막트랜지스터에 관한 것으로, 특히 탑 게이트 구조의 산화물 박막트랜지스터 및 그 제조방법에 관한 것이다.
액정표시장치 또는 유기 전계발광 표시장치와 같은 액티브 매트릭스 방식의 평판 표시장치에는 각 화소별로 적어도 하나 이상의 박막트랜지스터가 구비된다.
이 때, 상기 박막트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극을 포함한다.
이와 같이 이루어진 박막트랜지스터의 활성층은 대개 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly-Silicon)과 같은 반도체층으로 형성한다.
이 때, 상기 활성층을 비정질 실리콘으로 형성하면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어렵다는 단점이 있다.
반면, 활성층을 폴리 실리콘으로 형성하면 이동도는 높지만 다결정 성(polycrystalline nature)에 기인하여 문턱전압(threshold voltage)이 불균일해지는 단점이 있다.
한편, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
본 발명은 탑 게이트 구조를 갖는 산화물 박막트랜지스터에 있어서, 버퍼층 상에 형성된 소스/드레인 금속에 대하여 상기 소스/ 드레인 금속의 측면에 산화물 반도체층으로 형성되는 덮개부(cladding part)를 형성함으로써, 액티브층으로 활용되는 산화물 반도체층의 에칭 시 이에 노출된 소스/드레인 금속이 산화되는 것을 방지하는 박막트랜지스터 및 그 제조방법을 제공함을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 박막트랜지스터는, 기판과; 상기 기판 상에 분리되어 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극 사이 영역에 형성된 활성층과; 상기 소스 전극 및 드레인 전극의 측면을 감싸는 형상으로 구현되는 덮개부와; 상기 활성층 및 덮개부를 포함한 전면에 형성되는 게이트 절연막과; 상기 활성층과 중첩되는 상기 게이트 절연막 상의 위치에 형성되는 게이트 전극이 포함됨을 특징으로 한다.
여기서, 상기 활성층 및 덮개부는 산화물 반도체층으로 형성되고, 상기 산화물 반도체층은 산화아연(ZnO)을 주성분으로 하며, 갈륨(Ga) 및 인듐(In)이 도핑된 GaInZnO(GIZO)층으로 구현됨을 특징으로 한다.
또한, 상기 소스 및 드레인 전극은 티타늄/알루미늄/티타늄(Ti/Al/Ti) 또는 티타늄/은/티타늄(Ti/Ag/Ti)의 적층 구조로 구현됨을 특징으로 한다.
또한, 상기 드레인 전극의 일부 영역이 노출되도록 이에 대응되는 상기 게이 트 절연막의 영역이 식각되며, 상기 식각된 영역에 상기 게이트 전극 물질이 형성됨을 특징으로 한다.
또한, 본 발명의 실시예에 의한 박막트랜지스터 제조방법은, 기판 상에 서로 분리된 형상의 소스 전극 및 드레인 전극이 형성되는 단계와; 상기 소스 전극 및 드레인 전극 사이 영역에 활성층이 형성되고, 상기 소스 전극 및 드레인 전극의 측면에 이를 감싸는 형상으로 구현되는 덮개부가 형성되는 단계와; 상기 활성층 및 덮개부를 포함한 전면에 게이트 절연막이 형성되는 단계와; 상기 활성층과 중첩되는 상기 게이트 절연막 상의 위치에 게이트 전극 형성되는 단계가 포함됨을 특징으로 한다.
이와 같은 본 발명에 의하면, 탑 게이트 구조를 갖는 산화물 박막트랜지스터의 소스/드레인 금속에 대하여 상기 소스/ 드레인 금속의 측면에 산화물 반도체층으로 형성되는 덮개부(cladding part)를 형성함으로써, 액티브층으로 활용되는 산화물 반도체층의 에칭시 이에 노출된 소스/드레인 금속이 산화되는 것을 방지하여 저저항 특성을 갖는 소스/드레인 금속을 보호할 수 있게 되는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 1a 내지 1d는 본 발명의 제 1실시예에 의한 박막트랜지스터의 제조 공정을 나타내는 단면도이다.
먼저 도 1a를 참조하면, 본 발명의 제 1실시예에 의한 박막트랜지스터는, 기판(100) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 소스/드레인 전극(122, 124)이 형성된다.
이 때, 상기 소스/드레인 전극(122, 124)은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3층 구조로 형성됨이 바람직하며, 이를 통해 소스/ 드레인 전극(122, 124)의 저저항 특성을 구현할 수 있게 된다.
또한, 상기 소스/ 드레인 전극(122, 124)은 상기 티타늄/알루미늄/티타늄 금속을 상기 버퍼층(110) 상에 순차적으로 증착한 뒤, 노광 및 현상, 식각 공정을 통해 도시된 바와 같은 패턴 형상으로 구현된다.
다음으로는 도 1b에 도시된 바와 같이, 상기 소스 및 드레인 전극(122, 124) 사이의 영역에 활성층(130)으로서의 채널 영역을 제공하는 산화물 반도체층이 형성된다. 상기 산화물 반도체층(130)은 산화아연(ZnO)을 주성분으로 하며, 갈륨(Ga) 및 인듐(In)이 도핑된 GaInZnO(GIZO)층으로 형성된다.
즉, 본 발명의 실시예에 의한 박막트랜지스터는 활성층(130)이 산화물 반도체층 즉, 산화아연(ZnO)을 주성분으로 하는 산화물 반도체로 구현됨을 특징으로 하는 것으로, 이는 비정질 형태이면서 안정적인 재료로 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 별도의 공정 장비를 추가적으로 구입하지 않고도 기존의 공정 장비를 이용하여 350℃ 이하의 저온에서 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략되는 등 여러 가지 장점이 있다.
단, 상기 산화물 반도체층(130)은 소스/ 드레인 전극(122, 124)이 형성된 기 판(100) 상에 상기 GaInZnO(GIZO) 물질을 전면 증착한 후, 노광 및 현상, 식각 공정을 통해 도시된 바와 같이 소스 전극(122)과 드레인 전극(124) 사이의 영역에 위치하는 패턴 형상으로 구현된다.
그러나, 이 경우 상기 소스/ 드레인 전극(122, 124)은 앞서 언급한 바와 같이 낮은 저항값을 갖도록 하기 위해 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3층 구조로 형성되는데, 도 1b에 도시된 패턴의 형상으로 산화물 반도체층(130)을 형성하기 위하여 식각 공정을 수행할 때, 상기 소스/ 드레인 전극(122, 124)의 측면에 알루미늄 금속이 노출되어 손상을 입게 되거나, 산화 현상이 발생하는 문제가 발생할 수 있다.
다음으로 도 1c를 참조하면, 상기 활성층(130)이 형성된 기판 전면에 게이트 절연막(140)이 형성된다. 단, 본 발명의 실시예의 경우 상기 드레인 전극(124)의 일부 영역이 노출되도록 이에 대응되는 상기 게이트 절연막(140)의 일부 영역(142)이 식각됨을 특징으로 한다.
또한, 도 1d를 참조하면, 상기 활성층(130)과 중첩되는 게이트 절연막(140) 상부 영역에 게이트 전극(150)이 형성되고, 그와 함께 상기 일부 식각된 게이트 절연막의 영역(142)에 상기 게이트 전극을 구현하는 게이트 금속(152)이 형성된다.
상기와 같은 공정을 통해 탑 게이트 구조를 갖는 산화물 박막트랜지스터가 제조되는 것이며, 상기 박막트랜지스터가 액정표시장치 또는 유기 전계발광 표시장치의 화소 회로에 구비될 경우 상기 드레인 전극과 전기적으로 연결된 게이트 금속이 추후 화소 전극 또는 유기발광 소자와 연결된다.
그러나, 도 1에 도시된 본 발명의 제 1실시예의 경우 상기 활성층(130) 패턴을 형성하기 위한 식각 공정 중에 상기 소스/ 드레인 전극(122, 124)의 측면이 노출되어 산화 기상 물질인 알루미늄이 손상되거나 산화되는 단점이 있으며, 이에 따라 박막트랜지스터의 성능이 저하되거나, 특성이 변경되는 문제가 발생될 수 있다.
이에 본 발명의 제 2 실시예는 이러한 단점을 극복하고자 하는 것으로, 구체적인 구조 및 제조방법은 하기된 바와 같다.
도 2a 내지 2d는 본 발명의 제 2실시예에 의한 박막트랜지스터의 제조 공정을 나타내는 단면도이다.
단, 도 1에 도시된 제 1실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 설명의 편의 상 이에 대한 구체적인 설명은 생략토록 한다.
먼저 도 2a를 참조하면, 기판(100) 상에 버퍼층(110)이 형성되고, 상기 버퍼층(110) 상에 소스/드레인 전극(122, 124)이 형성된다. 이 때, 상기 소스/드레인 전극(122, 124)은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3층 구조로 형성된다.
단, 이는 하나의 실시예에 불과한 것으로 소스/드레인 전극(122, 124)의 저저항 특성을 구현할 수 있는 적층 구조의 금속 재질로 구현함을 특징으로 하며, 이에 상기 알루미늄(Al)은 은(Ag)로 대체될 수 있다.
다음으로는 도 2b에 도시된 바와 같이, 상기 소스 및 드레인 전극(122, 124) 사이의 영역에 활성층(130)으로서의 채널 영역을 제공하는 산화물 반도체층과, 상기 소스/ 드레인 전극(122, 124)의 측면을 덮는 덮개부(cladding part)(132)가 형성된다.
이 때, 상기 활성층(130) 및 덮개부(132)는 산화아연(ZnO)을 주성분으로 하며, 갈륨(Ga) 및 인듐(In)이 도핑된 GaInZnO(GIZO)층 즉, 산화물 반도체층으로 형성된다.
즉, 본 발명의 실시예에 의한 박막트랜지스터는 활성층(130)이 산화물 반도체층 즉, 산화아연(ZnO)을 주성분으로 하는 산화물 반도체로 구현됨과 동시에 상기 활성층 형성시 수행되는 식각 공정 중 상기 소스/ 드레인 전극 측면에 노출되어 발생되는 문제를 극복하기 위해 상기 소스/ 드레인 전극(122, 124)의 측면을 덮는 형상의 덮개부(132)를 추가로 형성한다.
즉, 상기 활성층(130) 및 덮개부(132)는 소스/ 드레인 전극(122, 124)이 형성된 기판(100) 상에 상기 GaInZnO(GIZO) 물질을 전면 증착한 후, 노광 및 현상, 식각 공정을 통해 도시된 바와 같이 소스 전극(122)과 드레인 전극(124) 사이의 영역에 위치하는 패턴 형상 및 상기 소스/ 드레인 전극(122, 124)의 측면을 덮는 형상으로 구현된다.
이를 통해 상기 3층 구조의 소스/ 드레인 전극(122, 124)이 상기 산화물 반도체층의 식각 공정 중 상기 소스/ 드레인 전극의 측면에 알루미늄 금속이 노출되어 손상을 입게 되거나, 산화 현상이 발생하는 문제를 극복할 수 있게 되는 것이다.
다음으로 도 2c를 참조하면, 상기 활성층(130) 및 덮개부(132)가 형성된 기판 전면에 게이트 절연막(140)이 형성된다. 단, 본 발명의 실시예의 경우 상기 드레인 전극(124)의 일부 영역이 노출되도록 이에 대응되는 상기 게이트 절연막의 영 역(142)이 식각됨을 특징으로 한다.
또한, 도 2d를 참조하면, 상기 활성층(130)과 중첩되는 게이트 절연막(140) 상부 영역에 게이트 전극(150)이 형성되고, 그와 함께 상기 일부 식각된 게이트 절연막의 영역(142)에 상기 게이트 전극을 구현하는 게이트 금속(152)이 형성된다.
상기와 같은 공정을 통해 탑 게이트 구조를 갖는 산화물 박막트랜지스터가 제조되는 것이며, 상기 박막트랜지스터가 액정표시장치 또는 유기 전계발광 표시장치의 화소 회로에 구비될 경우 상기 드레인 전극과 전기적으로 연결된 게이트 금속이 추후 화소 전극 또는 유기발광 소자와 연결된다.
도 1a 내지 1d는 본 발명의 제 1실시예에 의한 박막트랜지스터의 제조 공정을 나타내는 단면도.
도 2a 내지 2d는 본 발명의 제 2실시예에 의한 박막트랜지스터의 제조 공정을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
122: 소스 전극 124: 드레인 전극
130: 활성층(산화물 반도체층) 132: 덮개부
140: 게이트 절연막 150: 게이트 전극
Claims (10)
- 기판과;상기 기판 상에 분리되어 형성된 소스 전극 및 드레인 전극과;상기 소스 전극 및 드레인 전극 사이 영역에 형성된 활성층과;상기 소스 전극 및 드레인 전극의 측면을 감싸는 형상으로 구현되는 덮개부와;상기 활성층 및 덮개부를 포함한 전면에 형성되는 게이트 절연막과;상기 활성층과 중첩되는 상기 게이트 절연막 상의 위치에 형성되는 게이트 전극이 포함됨을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 활성층 및 덮개부는 산화물 반도체층으로 형성됨을 특징으로 하는 박막트랜지스터.
- 제 2항에 있어서,상기 산화물 반도체층은 산화아연(ZnO)을 주성분으로 하며, 갈륨(Ga) 및 인듐(In)이 도핑된 GaInZnO(GIZO)층으로 구현됨을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 소스 및 드레인 전극은 티타늄/알루미늄/티타늄(Ti/Al/Ti) 또는 티타늄/은/티타늄(Ti/Ag/Ti)의 적층 구조로 구현됨을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 드레인 전극의 일부 영역이 노출되도록 이에 대응되는 상기 게이트 절연막의 영역이 식각되며, 상기 식각된 영역에 상기 게이트 전극 물질이 형성됨을 특징으로 하는 박막트랜지스터.
- 기판 상에 서로 분리된 형상의 소스 전극 및 드레인 전극이 형성되는 단계와;상기 소스 전극 및 드레인 전극 사이 영역에 활성층이 형성되고, 상기 소스 전극 및 드레인 전극의 측면에 이를 감싸는 형상으로 구현되는 덮개부가 형성되는 단계와;상기 활성층 및 덮개부를 포함한 전면에 게이트 절연막이 형성되는 단계와;상기 활성층과 중첩되는 상기 게이트 절연막 상의 위치에 게이트 전극 형성되는 단계가 포함됨을 특징으로 하는 박막트랜지스터 제조방법.
- 제 6항에 있어서,상기 활성층 및 덮개부는 산화물 반도체층으로 형성됨을 특징으로 하는 박막트랜지스터 제조방법.
- 제 7항에 있어서,상기 산화물 반도체층은 산화아연(ZnO)을 주성분으로 하며, 갈륨(Ga) 및 인듐(In)이 도핑된 GaInZnO(GIZO)층으로 구현됨을 특징으로 하는 박막트랜지스터 제조방법.
- 제 6항에 있어서,상기 소스 및 드레인 전극은 티타늄/알루미늄/티타늄(Ti/Al/Ti) 또는 티타늄/은/티타늄(Ti/Ag/Ti)의 적층 구조로 구현됨을 특징으로 하는 박막트랜지스터 제조방법.
- 제 6항에 있어서,상기 드레인 전극의 일부 영역이 노출되도록 이에 대응되는 상기 게이트 절연막의 영역이 식각되는 단계와;상기 식각된 영역에 상기 게이트 전극 물질이 형성되는 단계가 더 포함됨을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090002233A KR101064470B1 (ko) | 2009-01-12 | 2009-01-12 | 박막트랜지스터 및 그 제조방법 |
| US12/461,193 US7923735B2 (en) | 2009-01-12 | 2009-08-04 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090002233A KR101064470B1 (ko) | 2009-01-12 | 2009-01-12 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100082935A true KR20100082935A (ko) | 2010-07-21 |
| KR101064470B1 KR101064470B1 (ko) | 2011-09-15 |
Family
ID=42318413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090002233A KR101064470B1 (ko) | 2009-01-12 | 2009-01-12 | 박막트랜지스터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7923735B2 (ko) |
| KR (1) | KR101064470B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150044747A (ko) * | 2013-10-17 | 2015-04-27 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| US9147719B2 (en) | 2013-11-05 | 2015-09-29 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate |
| US9698279B2 (en) | 2013-10-17 | 2017-07-04 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate |
| KR20200119765A (ko) * | 2011-03-28 | 2020-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20210150875A (ko) * | 2020-06-04 | 2021-12-13 | 한양대학교 산학협력단 | 박막 트랜지스터 및 이의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6026839B2 (ja) * | 2011-10-13 | 2016-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2014084152A1 (en) | 2012-11-30 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4166105B2 (ja) * | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US20070103055A1 (en) * | 2003-12-19 | 2007-05-10 | Idemitsu Losan Co., Ltd. | Organic electroluminescence device, conductive laminate and display |
| KR100786498B1 (ko) | 2005-09-27 | 2007-12-17 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
| JP2007250982A (ja) | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
| KR100785038B1 (ko) * | 2006-04-17 | 2007-12-12 | 삼성전자주식회사 | 비정질 ＺｎＯ계 ＴＦＴ |
| JP5105044B2 (ja) | 2006-05-09 | 2012-12-19 | 株式会社ブリヂストン | 酸化物トランジスタ及びその製造方法 |
| KR20080073944A (ko) * | 2007-02-07 | 2008-08-12 | 엘지전자 주식회사 | 하이브리드 유기 전계 발광 소자 및 그 제조방법 |
| JP5291928B2 (ja) * | 2007-12-26 | 2013-09-18 | 株式会社日立製作所 | 酸化物半導体装置およびその製造方法 |
-
2009
- 2009-01-12 KR KR1020090002233A patent/KR101064470B1/ko active IP Right Grant
- 2009-08-04 US US12/461,193 patent/US7923735B2/en active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200119765A (ko) * | 2011-03-28 | 2020-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20150044747A (ko) * | 2013-10-17 | 2015-04-27 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| US9698279B2 (en) | 2013-10-17 | 2017-07-04 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate |
| US10032933B2 (en) | 2013-10-17 | 2018-07-24 | Samsung Display Co., Ltd. | Method of manufacturing thin film transistor with multiple silicon active layers |
| US10403764B2 (en) | 2013-10-17 | 2019-09-03 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| US11049978B2 (en) | 2013-10-17 | 2021-06-29 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| US11843060B2 (en) | 2013-10-17 | 2023-12-12 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate |
| US9147719B2 (en) | 2013-11-05 | 2015-09-29 | Samsung Display Co., Ltd. | Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate |
| KR20210150875A (ko) * | 2020-06-04 | 2021-12-13 | 한양대학교 산학협력단 | 박막 트랜지스터 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100176392A1 (en) | 2010-07-15 |
| US7923735B2 (en) | 2011-04-12 |
| KR101064470B1 (ko) | 2011-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580804B2 (en) | Array substrate, fabricating method therefor and display device | |
| CN106558593B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US9768310B2 (en) | Thin film transistor, organic light-emitting diode display including the same, and manufacturing method thereof | |
| TWI503965B (zh) | 有機發光顯示器及製造其之方法 | |
| JP5474372B2 (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 | |
| KR101056229B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| US20140239291A1 (en) | Metal-oxide semiconductor thin film transistors and methods of manufacturing the same | |
| JP2011082487A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
| KR101064470B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR20090126813A (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
| KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| US10204973B2 (en) | Display device and thin-film transistors substrate | |
| JP2010016348A (ja) | 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置 | |
| US9755054B2 (en) | Thin film transistor and method of manufacturing the same | |
| TWI505458B (zh) | 有機發光顯示器之製造方法 | |
| KR101117727B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조 방법 | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| KR20130111873A (ko) | 박막 트랜지스터 표시판 제조 방법 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| KR100916921B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR101022141B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 | |
| US20150102345A1 (en) | Active device and manufacturing method thereof | |
| KR101088366B1 (ko) | 매설층을 갖는 박막 트랜지스터 및 그 제조 방법 | |
| US9793302B1 (en) | Active device | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190822 Year of fee payment: 9 |