JP5010222B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5010222B2 JP5010222B2 JP2006256009A JP2006256009A JP5010222B2 JP 5010222 B2 JP5010222 B2 JP 5010222B2 JP 2006256009 A JP2006256009 A JP 2006256009A JP 2006256009 A JP2006256009 A JP 2006256009A JP 5010222 B2 JP5010222 B2 JP 5010222B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- insulating film
- polycrystalline silicon
- film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 description 99
- 230000003647 oxidation Effects 0.000 description 42
- 238000007254 oxidation reaction Methods 0.000 description 42
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 238000005121 nitriding Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002062 proliferating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、電気的にデータの書き込み／消去が行われる不揮発性半導体記憶装置に係り、特に不揮発性メモリセルの浮遊ゲート用多結晶シリコンと浮遊ゲート絶縁膜との界面の構造に関する。
不揮発性半導体記憶装置の浮遊ゲート電極をなす多結晶シリコンは、その表面の凹凸に起因して電界集中が発生することから、その上に形成するゲート間絶縁膜（以下、浮遊ゲート絶縁膜と称する）の電気的絶縁破壊耐性や信頼性が劣化すること知られている。その対策として、特許文献１には、浮遊ゲート電極の形状としてコーナー部を有する多結晶シリコンを想定し、そのコーナー部における曲率半径を3nm以上とすることで信頼性の高い浮遊ゲート絶縁膜を得ることが示されている。
しかし、スケーリングにより、メモリセルのキャパシタ面積が低下し、浮遊ゲート絶縁膜からのリーク電流量がトンネル電流量と比較できるレベルまで大きくなると、表面の大きな凹凸のみではなく、マイクロラフネスが信頼性に影響を及ぼすことになる。
浮遊ゲート電極をなす多結晶シリコンと浮遊ゲート絶縁膜との界面には、微視的に見ると細かい凹凸が生じている。浮遊ゲート絶縁膜として、従来は、シリコン酸化膜とシリコン窒化膜の積層構造であるＯＮＯ構造が用いられており、近年では金属酸化物による形成も試みられている。
浮遊ゲート絶縁膜の形成時に、従来は、酸素を酸化剤として用いて、浮遊ゲート多結晶シリコン表面にシリコン酸化物を形成することが多用されている。浮遊ゲート多結晶シリコン表面にシリコン酸化物を形成する利点として、シリコン酸化物は高いバリアハイトを有することからリーク耐性が高いこと、さらには、多結晶シリコン表面にも高品質な絶縁膜が形成できることが挙げられる。
しかし、多結晶シリコンの表面を酸化するために酸素分子や水を用いると、表面が荒れる。図７は、ドライ酸化における酸化時間とシリコン酸化膜（ＳｉＯ2 ）の厚さとの関係（酸化レート）の面方位依存性を示している。また、図８は、ウェット酸化における酸化レートの面方位依存性を示している。
図７、図８とも、（１００）面の酸化レートが、（１１１）面や（１１０）面と比較して遅いことが分かる。このように面方位により酸化レートが異なる異方性酸化処理によって多結晶シリコン表面を酸化すると、図９に示すようにマイクロラフネスが増加する。図９は異方性酸化による多結晶シリコン表面のラフネス増加モデルを示しており、（ａ）は酸化前の状態を示し、（ｂ）は酸化後の状態を示し、（ｃ）は酸化後の一部表面を拡大して示している。図９（ｃ）中、破線で囲んだ粒界部分には様々な面方位が露出している。
さらには、ドライ酸化及びウェット酸化は、それぞれ多結晶シリコン内のドーパントであるリン濃度により酸化レートが変化するという特性を有する。図１０は、ドライＯ2 酸化における酸化速度定数（Ｂ／Ａ定数、Ｂ定数）のリン濃度依存性を示す。Ｂ／Ａ定数及びＢ定数は、Deal-Groveにより提案された酸化モデルに用いられる定数であり、Ｂ／Ａ定数は表面反応性を示し、Ｂ定数は酸化膜中の酸化種の拡散挙動を示すものである（非特許文献１参照）。
図１０によれば、シリコン中のリン濃度が高い場合、Ｂ／Ａ定数が上昇する（表面反応性が増加する）ことが分かる。これは、酸化初期にリン濃度が高い場合、増殖酸化が生じることを意味する。通常、浮遊ゲート多結晶シリコン中には、リンが１Ｅ20 atoms／ｃｍ3 以上導入されている。リンは、シリコン結晶粒の内部に存在するが、通常、高濃度のリンが結晶粒界に析出している。その状況で酸化処理を行うと、高濃度のリンが析出している結晶粒界の酸化レートが早くなり、その結果、浮遊ゲート多結晶シリコン表面のラフネスが増加する（図１１参照）。図１１は、リン（Ｐ）がドープされた多結晶シリコン表面の結晶粒界におけるラフネス増加モデルを示す。図中、点線で囲んだ領域には、Ｐによる増殖酸化が発生し、高濃度のＰが析出している。
以上の考察より、浮遊ゲート絶縁膜の構成要素の一つであるシリコン酸化膜の形成時に、従来技術であるドライＯ2 酸化やウェット処理を行うと、浮遊ゲート多結晶シリコン表面のラフネスが増加すると言える。
なお、特許文献２には、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）におけるマイクロラフネスについて言及されている。また、特許文献３には、不揮発性メモリトランジスタの浮遊ゲート絶縁膜の製造プロセス上の単なる数値例として、浮遊ゲート表面の平均粗さＲａが3nm以下であるとの記載がある。
特開２００３−０１７５９５号公報
特開２００４−２００６７２号公報
特開２００５−１５０７３８号公報
C.P.Ho et.al,"J.eLECTROCHEM.Soc.",125,665(1978)
本発明者は、鋭意研究の結果、前記した浮遊ゲート電極をなす多結晶シリコン表面の微視的な凹凸は、浮遊ゲート絶縁膜の信頼性に影響を及ぼすこと、そして、多結晶シリコン表面のラフネスと信頼性の関係を調べた結果、表面の凹凸を低減することで信頼性が著しく向上することが判明した。
本発明は、高信頼性を有する浮遊ゲート絶縁膜を有する不揮発性半導体記憶装置を提供することを目的とする。
本発明の不揮発性半導体記憶装置は、半導体基板表面上にトンネル絶縁膜、浮遊ゲート電極、浮遊ゲート絶縁膜及び制御ゲート電極が積層されてなる不揮発性メモリセルトランジスタのアレイを有し、前記浮遊ゲート電極をなす多結晶シリコンと、前記浮遊ゲート上の前記浮遊ゲート絶縁膜との界面の平均粗さＲａが1.5nm以下であり、かつ前記浮遊ゲート絶縁膜が上に形成される前記浮遊ゲート電極用の多結晶シリコンの表面の凹凸部の曲率半径Ｒが3nm以下であることを特徴とする。
本発明によれば、高信頼性を有する浮遊ゲート絶縁膜を有する不揮発性半導体記憶装置を提供することができる。
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
図１（ａ）、（ｂ）は、本発明の不揮発性半導体記憶装置の一実施形態に係るＮＡＮＤ型フラッシュメモリのセルアレイにおけるＮＡＮＤセルの一例を概略的に示す平面図、及び等価回路図である。また、図２は、図１中のセルトランジスタの１つを取り出して概略的に示す断面図である。図１（ａ）、（ｂ）に示すように、フローティングゲートとコントロールゲートを有するｎチャネルのＭＯＳＦＥＴからなる複数個のセルトランジスタＣＧ１〜ＣＧｎが直列に接続されており、一端側のドレインは選択用のＮＭＯＳトランジスタＱ１を介してビット線ＢＬｉ（ｉ＝1,2〜）に接続され、他端側のソースは選択用のＮＭＯＳトランジスタＱ２を介してソース線ＳＬに接続されている。
上記各トランジスタは同一のウエル基板上に形成されており、セルトランジスタＣＧ１〜ＣＧｎの各制御電極は、それぞれ行方向に連続的に配列されたワード線ＷＬｉ（ｉ＝1,2〜n）に接続されており、選択トランジスタＱ１の制御電極は選択線ＳＧ１に接続され、選択トランジスタＱ２の制御電極は選択線ＳＧ２に接続されている。また、ワード線ＷＬｉ（ｉ＝1,2〜n）の各一端は、メタル配線を介して周辺回路との接続パッドを有しており、素子分離膜上に形成された構造になっている。
各セルトランジスタＣＧ１〜ＣＧｎは、それぞれ図２に示すように、半導体基板１０の表面上にトンネル絶縁膜１１、浮遊ゲート電極１２用の多結晶シリコン、浮遊ゲート絶縁膜１３及び制御ゲート電極１４が積層され、トンネル絶縁膜１１下のチャネル領域の両側にソース・ドレイン領域１５が形成されている。ここで、セルトランジスタは、浮遊ゲート電極１２と浮遊ゲート絶縁膜１３との界面１６の平均粗さ（マイクロラフネス）Ｒａが1.5nm以下である。上記したようにＲａを1.5nm以下に平坦化することにより、後で詳細に説明するように、浮遊ゲート絶縁膜１３の電気的信頼性を著しく向上させることができる。
次に、図１（ａ）中のＡ−Ａ’線断面に着目し、ＮＡＮＤセル型フラッシュメモリのセルアレイの製造工程の概要について、図３（ａ）乃至（ｆ）を参照して説明する。
まず、図３（ａ）に示すように、熱酸化法を用いて半導体基板１０（例えばシリコン基板）上にシリコン酸化膜２を形成する。
次に、図３（ｂ）に示すように、ＮＨ3 ガスを用いてシリコン酸化膜２を窒化した後、酸化してシリコンオキシナイトライド膜からなるトンネル絶縁膜１１を形成する。
次に、図３（ｃ）に示すように、ＣＶＤ（化学気相成長）法を用いて、トンネル絶縁膜１１上に、不純物としてリンが添加された浮遊ゲート電極用の多結晶シリコン膜１２ａを形成する。続いて、浮遊ゲート絶縁膜１３を形成した後、ＬＰ（減圧）ＣＶＤ法を用いて、浮遊ゲート絶縁膜１３上に不純物としてリンが添加された制御ゲート電極用の多結晶シリコン膜１４ａを形成する。この後、ＬＰＣＶＤ法を用いて、制御ゲート多結晶シリコン１４ａ上にシリコン窒化膜７を形成する。
次に、図３（ｄ）に示すように、シリコン窒化膜７上にフォトレジスト８を塗布し、リソグラフィー法を用いて所望のパターンに加工し、続いてフォトレジスト８を除去する。
次に、図３（ｅ）に示すように、シリコン窒化膜７をマスクにして制御ゲート電極用の多結晶シリコン膜１４ａ、浮遊ゲート絶縁膜１３及び浮遊ゲート電極用の多結晶シリコン１２ａを順次に垂直方向にエッチングし、浮遊ゲート電極１２、浮遊ゲート絶縁膜１３及び制御ゲート電極１４のパターニング加工を行う。
さらに、図３（ｆ）に示すように、セルトランジスタのソース、ドレイン領域１５を形成するために、Ｐイオンをシリコン基板１０内に注入し、熱アニールにより活性化させる。
ところで、図３（ｃ）の工程において、浮遊ゲート電極用の多結晶シリコン膜１２ａを形成した後、浮遊ゲート絶縁膜１３を形成する前に、多結晶シリコン表面の平坦化を行うことで、浮遊ゲート絶縁膜の信頼性が向上する。ここで、浮遊ゲート多結晶シリコン表面のラフネスと、浮遊ゲート絶縁膜の電気的信頼性との関係を、上下電極とも多結晶シリコンのプレーナー構造キャパシタを用いて調べた結果を説明する。
まず、多結晶シリコンの表面に対して平坦化処理を施した。具体的には、多結晶シリコン表面に対して、ラジカル酸化処理を行い、その酸化膜を剥離する工程を複数回繰り返すことによって表面を平坦化させた。上記ラジカル酸化処理において酸化膜を剥離する液は、溶液中のＯＨイオンによる多結晶シリコン表面への異方性エッチングを防ぐために、ＨＦとＨＣｌの混合溶液を用いた。なお、ラジカル酸化処理は、酸化レートの面方位依存性が非常に小さく、シリコン表面の平坦化に対して効果が大きいことが文献（H.Akahori et.al,"Extend Abstracts of the 2003 International conference on Solid State Devices and Materials",pp458）により報告されている。
上記ラジカル酸化処理により多結晶シリコン表面を平坦化した後、ドライＯ2 酸化を用いて表面酸化を行う。その後、ＤＨＦ（希フッ酸）処理を施すことにより、表面の酸化膜を剥離した。上記ドライＯ2 酸化では、酸化レートの面方位依存性が大きく、また、多結晶シリコンの粒界界面におけるリン増速酸化が生じることから、酸化により表面は荒れる。その酸化膜厚を変化させることで、浮遊ゲート絶縁膜１３の表面のラフネスを変化させた。
図４は、浮遊ゲート電極用の多結晶シリコンの表面のラフネスＲａと浮遊ゲート絶縁膜の経時的絶縁破壊(TDDB)評価における破壊に至るまでの通過電荷量Ｑｂｄの関係を示す。浮遊ゲート絶縁膜として、例えば、図５に示すように、シリコン酸化膜１３１（5nm）、シリコン窒化膜１３２（8nm）、シリコン酸化膜１３３（5nm）の三層からなるＯＮＯ構造を用いた。
図４によれば、Ｒａの低下につれてＱｂｄ値は増加する。特に、Ｒａが1.5nm付近でＱｂｄが急激に増加している様子が分かる。図５は、浮遊ゲート電極用の多結晶シリコンの表面のラフネス低減による絶縁膜高品質化のモデルを示す。図５に示すように、Ｒａが大きい膜の場合、界面絶縁膜にかかるミクロな応力（矢印で示す）が存在するが、Ｒａが小さくなるにつれ、応力が低減することも一因の可能性がある。なお、マイクロラフネス部における凹凸の曲率半径は、特許文献１で示されている3nm以上ではなく、3nmn以下としても良い。
図６は、酸化膜換算の膜厚が14nmの浮遊ゲート絶縁膜のリーク電流（絶縁膜印加電圧12V時）と浮遊ゲート電極表面の曲率半径Rとの関係を示している。曲率半径低下に伴い、凸部に電界集中が発生し、リーク電流は増加するが、曲率半径3nm以下となると、逆にリーク電流は低下していく。曲率半径が低下すると、微小凸部の密度が増加するが、そうなると、局所的な電界集中が発生し難くなり、結果、キャパシタ全面的にリーク電流が流れるようになることが一因と推測される。界面ラフネスを低減させることで、浮遊ゲート絶縁膜の電気的信頼性は、著しく向上する。
そこで、本実施形態においても、浮遊ゲート多結晶シリコン表面を得るために、多結晶シリコン膜１２ａの表面に対して、ラジカル酸化処理を行い、その酸化膜を剥離する工程を行い、表面を平坦化させた。ラジカル酸化膜の剥離には、多結晶シリコン表面のエッチングを防ために、ｐＨが低いＨＦ（フッ酸）系溶液を用いた。
次に、浮遊ゲート絶縁膜１３の形成工程に移る。この形成工程では、前記したように平坦化した多結晶シリコン膜１２ａの表面を荒らすことなく、均一に浮遊ゲート絶縁膜１３を形成する手法が求められる。以下、浮遊ゲート絶縁膜１３を形成する種々の方法を説明する。
（第１の方法）浮遊ゲート絶縁膜１３としてＯＮＯ膜構造を形成する。まず、前記したように平坦化した多結晶シリコン表面をＤＨＦ処理し、表面の自然酸化膜を除去した後に、ラジカル酸化処理を行う。ラジカル酸化処理は、前述の通り、表面を荒らすことなく、平坦化効果を有する。その後、ＣＶＤ法によりシリコン窒化膜を形成し、そのシリコン窒化膜に対して酸化処理を行うことによってシリコン酸化膜を形成する。
（第２の方法）浮遊ゲート絶縁膜１３としてＮＯＮＯ膜構造を形成する。まず、前記したように平坦化した多結晶シリコン膜表面をＤＨＦ処理した後にオゾン水処理を行う。オゾン水処理により表面は均一なケミカルシリコン酸化膜で覆われる。オゾン水処理で形成されるケミカルシリコン酸化膜は、面方位依存性やリン増速酸化が生じないことは分かっており、均一性は非常に高い。その後、ラジカル窒化処理を行う。ラジカル窒化処理も、面方位依存性やリン増速窒化が生じないことを調べており、均一性は非常に高い。ラジカル窒化の窒化種は、ＮラジカルまたはＮＨラジカルまたはＮイオンであっても良いし、これらを少なくとも一つを含む窒化種であっても良い。その後、ＣＶＤ法によりシリコン酸化膜とシリコン窒化膜の積層膜を形成し、そのシリコン窒化膜に対して酸化処理を行うことによってシリコン酸化膜を形成する。
（第３の方法）前記したように平坦化した多結晶シリコン膜表面に対して、ＤＨＦ処理後にオゾン水処理を行う。その後、ラジカル窒化処理を行い、さらにはシリコン酸化膜、シリコン窒化膜、金属酸化物薄膜、金属窒化物薄膜、金属酸窒化薄膜のうち、少なくとも一つを含む単膜または積層膜を成膜する。なお、上記金属酸化物及び金属窒化物は、
Ａｌ、Ｈｆ、Ｚｒ、Ｌａ、Ｓｉの少なくとも一つを含む酸化物（例えば酸化ハフニウム）、または、Ａｌ、Ｈｆ、Ｚｒ、Ｌａ、Ｓｉの少なくとも一つを含む窒化物及び酸窒化物を形成してもよい。
Ａｌ、Ｈｆ、Ｚｒ、Ｌａ、Ｓｉの少なくとも一つを含む酸化物（例えば酸化ハフニウム）、または、Ａｌ、Ｈｆ、Ｚｒ、Ｌａ、Ｓｉの少なくとも一つを含む窒化物及び酸窒化物を形成してもよい。
上記したように窒化処理における窒化種として、ＮラジカルまたはＮＨラジカルまたはＮイオンの少なくとも一つを含むことにより、浮遊ゲート用の多結晶シリコン膜１２の表面を荒らさないので、マッチング状態の良い界面を形成することができる。
１０…半導体基板、１１…トンネル絶縁膜、１２…浮遊ゲート電極、１３…浮遊ゲート絶縁膜、１４…制御ゲート電極、１５…ソース・ドレイン領域、１６…浮遊ゲート電極／浮遊ゲート絶縁膜界面。
Claims (1)
- 半導体基板表面上にトンネル絶縁膜、浮遊ゲート電極、浮遊ゲート絶縁膜及び制御ゲート電極が積層されてなる不揮発性メモリセルトランジスタのアレイを有し、前記浮遊ゲート電極をなす多結晶シリコンと、前記浮遊ゲート上の前記浮遊ゲート絶縁膜との界面の平均粗さＲａが1.5nm以下であり、かつ前記浮遊ゲート絶縁膜が上に形成される前記浮遊ゲート電極用の多結晶シリコンの表面の凹凸部の曲率半径Ｒが3nm以下であることを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006256009A JP5010222B2 (ja) | 2006-09-21 | 2006-09-21 | 不揮発性半導体記憶装置 |
| US11/902,290 US7821056B2 (en) | 2006-09-21 | 2007-09-20 | Nonvolatile semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006256009A JP5010222B2 (ja) | 2006-09-21 | 2006-09-21 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078393A JP2008078393A (ja) | 2008-04-03 |
| JP5010222B2 true JP5010222B2 (ja) | 2012-08-29 |
Family
ID=39224008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006256009A Expired - Fee Related JP5010222B2 (ja) | 2006-09-21 | 2006-09-21 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7821056B2 (ja) |
| JP (1) | JP5010222B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215032B2 (en) * | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
| KR100757327B1 (ko) * | 2006-10-16 | 2007-09-11 | 삼성전자주식회사 | 불 휘발성 메모리 소자의 형성 방법 |
| JP6692306B2 (ja) * | 2017-02-09 | 2020-05-13 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995024057A2 (en) * | 1994-03-03 | 1995-09-08 | Rohm Corporation | Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase |
| JP2929944B2 (ja) | 1994-09-09 | 1999-08-03 | 株式会社デンソー | 半導体装置の製造方法 |
| US6107169A (en) * | 1998-08-14 | 2000-08-22 | Advanced Micro Devices, Inc. | Method for fabricating a doped polysilicon feature in a semiconductor device |
| JP2001015504A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| US6153470A (en) * | 1999-08-12 | 2000-11-28 | Advanced Micro Devices, Inc. | Floating gate engineering to improve tunnel oxide reliability for flash memory devices |
| JP3391317B2 (ja) * | 1999-10-29 | 2003-03-31 | 日本電気株式会社 | 不揮発性半導体装置の製造方法 |
| JP4713752B2 (ja) * | 2000-12-28 | 2011-06-29 | 財団法人国際科学振興財団 | 半導体装置およびその製造方法 |
| JP2003017595A (ja) | 2001-06-29 | 2003-01-17 | Toshiba Corp | 半導体装置 |
| JP2003309117A (ja) * | 2002-04-12 | 2003-10-31 | Tadahiro Omi | 半導体装置及びその製造方法並びに薄膜トランジスタ |
| JP4954437B2 (ja) * | 2003-09-12 | 2012-06-13 | 公益財団法人国際科学振興財団 | 半導体装置の製造方法 |
| JP4694782B2 (ja) | 2002-12-02 | 2011-06-08 | 財団法人国際科学振興財団 | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
| TWI254990B (en) | 2003-11-14 | 2006-05-11 | Samsung Electronics Co Ltd | Method of manufacturing a thin dielectric layer using a heat treatment and a semiconductor device formed using the method |
| JP2006302985A (ja) * | 2005-04-18 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置の製造方法 |
| KR100641060B1 (ko) * | 2005-07-22 | 2006-11-01 | 삼성전자주식회사 | 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법 |
| KR100652427B1 (ko) * | 2005-08-22 | 2006-12-01 | 삼성전자주식회사 | Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법 |
| JP4963021B2 (ja) * | 2005-09-06 | 2012-06-27 | 独立行政法人産業技術総合研究所 | 半導体構造 |
| US7727908B2 (en) * | 2006-08-03 | 2010-06-01 | Micron Technology, Inc. | Deposition of ZrA1ON films |
-
2006
- 2006-09-21 JP JP2006256009A patent/JP5010222B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-20 US US11/902,290 patent/US7821056B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078393A (ja) | 2008-04-03 |
| US7821056B2 (en) | 2010-10-26 |
| US20080073701A1 (en) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100853323B1 (ko) | 불휘발성 반도체 기억장치 | |
| KR100542510B1 (ko) | 반도체 기억 장치 | |
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| JP5188686B2 (ja) | Ｎａｎｄ型フラッシュメモリ装置及びその製造方法 | |
| KR100556527B1 (ko) | 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법 | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007251132A (ja) | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 | |
| JP2008098510A (ja) | 不揮発性半導体記憶装置 | |
| TWI249185B (en) | Semiconductor device and method of manufacturing the same | |
| TW201810623A (zh) | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 | |
| JP4868864B2 (ja) | 半導体装置の製造方法 | |
| JP2008010481A (ja) | 半導体装置およびその製造方法 | |
| US8450787B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| JP2011049215A (ja) | 半導体装置の製造方法 | |
| JP5010222B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH1032313A (ja) | 半導体装置とその製造方法 | |
| KR100981487B1 (ko) | 반도체 장치 | |
| JP5161495B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2008300427A (ja) | 半導体装置及びその製造方法 | |
| JP5030049B2 (ja) | フラッシュメモリ素子、その駆動方法および製造方法 | |
| TWI243414B (en) | Method of forming gate electrode in flash memory device | |
| JP2009147135A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4651457B2 (ja) | 半導体装置の製造方法 | |
| US20220123000A1 (en) | Method of manufacturing semiconductor device | |
| JP2008098420A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100901 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |