JP5188686B2 - Nand型フラッシュメモリ装置及びその製造方法 - Google Patents
Nand型フラッシュメモリ装置及びその製造方法 Download PDFInfo
- Publication number
- JP5188686B2 JP5188686B2 JP2006190577A JP2006190577A JP5188686B2 JP 5188686 B2 JP5188686 B2 JP 5188686B2 JP 2006190577 A JP2006190577 A JP 2006190577A JP 2006190577 A JP2006190577 A JP 2006190577A JP 5188686 B2 JP5188686 B2 JP 5188686B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- selection
- transistor region
- low voltage
- nand flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 62
- 238000000034 method Methods 0.000 description 62
- 238000005530 etching Methods 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 14
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 101150035983 str1 gene Proteins 0.000 description 10
- 125000004430 oxygen atom Chemical group O* 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018516 Al—O Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 241000627951 Osteobrama cotio Species 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
伝達するために提供されるものである。
160T トンネル絶縁膜
160SG 選択ゲート絶縁膜
MTR メモリトランジスタ領域
STR 選択トランジスタ領域
WL ワードライン
SSL、SGL 選択ライン
Claims (9)
- メモリトランジスタ領域及び選択トランジスタ領域を含む半導体基板と、
前記半導体基板のメモリトランジスタ領域上に配置されるワードラインと、
前記半導体基板の選択トランジスタ領域上に配置される選択ラインと、
前記ワードラインと前記半導体基板との間に介在されるトンネル絶縁膜と、
前記選択ラインと前記半導体基板との間に介在される前記トンネル絶縁膜より薄い選択ゲート絶縁膜と、を含み、
前記選択ゲート絶縁膜の厚さは端部より中央部で薄く、
前記選択ゲート絶縁膜の中央部の厚さは、前記トンネル絶縁膜の最も薄い部分の厚さより薄いことを特徴とするNAND型フラッシュメモリ装置。 - 前記選択ラインは前記ワードラインより広い幅を有することを特徴とする請求項1に記載のNAND型フラッシュメモリ装置。
- 前記選択ラインの幅は少なくとも前記選択ゲート絶縁膜の厚さが前記トンネル絶縁膜の最も薄い厚さと同一になる位置から前記選択ラインの側壁までの離隔距離の2倍であることを特徴とする請求項1または2に記載のNAND型フラッシュメモリ装置。
- メモリトランジスタ領域、選択トランジスタ領域及び低電圧トランジスタ領域を含む半導体基板と、
前記半導体基板のメモリトランジスタ領域上に配置されるワードラインと、
前記半導体基板の選択トランジスタ領域上に配置される選択ラインと、
前記半導体基板の低電圧トランジスタ領域上に配置される低電圧ゲート電極と、
前記ワードラインと前記半導体基板との間に介在されるトンネル絶縁膜と、
前記選択ラインと前記半導体基板との間に介在される前記トンネル絶縁膜より薄い選択ゲート絶縁膜と、
前記低電圧ゲート電極と前記半導体基板との間に介在される低電圧ゲート絶縁膜と、を含み、
前記選択ゲート絶縁膜の厚さは端部より中央部で薄く、
前記選択ゲート絶縁膜の中央部の厚さは、前記トンネル絶縁膜の最も薄い部分の厚さより薄いことを特徴とするNAND型フラッシュメモリ装置。 - 前記選択ゲート絶縁膜は前記低電圧ゲート絶縁膜と同一の厚さを有することを特徴とする請求項4に記載のNAND型フラッシュメモリ装置。
- 前記ワードラインは前記選択ライン及び前記低電圧ゲート電極より狭い幅を有することを特徴とする請求項4または5に記載のNAND型フラッシュメモリ装置。
- 前記選択ラインの幅は少なくとも前記選択ゲート絶縁膜の厚さが前記トンネル絶縁膜の最も薄い厚さと同一になる位置から前記選択ラインの側壁までの離隔距離の2倍であり、
前記低電圧ゲート電極の幅は少なくともその下部に配置された前記低電圧ゲート絶縁膜の厚さが前記トンネル絶縁膜の最も薄い厚さと同一になる位置から前記低電圧ゲート電極の側壁までの離隔距離の2倍であることを特徴とする請求項4から6の何れか一項に記載のNAND型フラッシュメモリ装置。 - 前記低電圧ゲート電極は前記選択ゲート電極と同一の厚さ及び同一の物質からなることを特徴とする請求項4から7の何れか一項に記載のNAND型フラッシュメモリ装置。
- 請求項4に記載のNAND型フラッシュメモリ装置の製造方法であって、
メモリトランジスタ領域、選択トランジスタ領域及び低電圧トランジスタ領域を含む半導体基板に活性領域を画定する素子分離膜パターンを形成する段階と、
前記活性領域上に前記メモリトランジスタ領域を覆う第1絶縁膜パターンを形成する段階と、
前記第1絶縁膜パターンが形成された活性領域の全面に第2絶縁膜を形成する段階と、
前記第2絶縁膜上に、前記メモリトランジスタ領域の上部に配置されるワードライン、前記選択トランジスタ領域の上部に配置される選択ライン及び前記低電圧トランジスタ領域上に配置される低電圧ゲート電極を形成する段階と、を含むことを特徴とするNAND型フラッシュメモリ装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0062792 | 2005-07-12 | ||
KR1020050062792A KR101094840B1 (ko) | 2005-07-12 | 2005-07-12 | 낸드형 플래시 메모리 장치 및 그 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007027726A JP2007027726A (ja) | 2007-02-01 |
JP2007027726A5 JP2007027726A5 (ja) | 2009-08-27 |
JP5188686B2 true JP5188686B2 (ja) | 2013-04-24 |
Family
ID=37609730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190577A Expired - Fee Related JP5188686B2 (ja) | 2005-07-12 | 2006-07-11 | Nand型フラッシュメモリ装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7283393B2 (ja) |
JP (1) | JP5188686B2 (ja) |
KR (1) | KR101094840B1 (ja) |
CN (1) | CN100595925C (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7755132B2 (en) * | 2006-08-16 | 2010-07-13 | Sandisk Corporation | Nonvolatile memories with shaped floating gates |
WO2008126177A1 (ja) * | 2007-03-14 | 2008-10-23 | Fujitsu Microelectronics Limited | 不揮発性半導体記憶装置及びその製造方法 |
JP4564511B2 (ja) * | 2007-04-16 | 2010-10-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100858293B1 (ko) * | 2007-10-01 | 2008-09-11 | 최웅림 | Nand 메모리 셀 어레이, 상기 nand 메모리 셀어레이를 구비하는 nand 플래시 메모리 및 nand플래시 메모리의 데이터 처리방법 |
KR100939407B1 (ko) * | 2008-02-26 | 2010-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
WO2009139101A1 (ja) * | 2008-05-13 | 2009-11-19 | パナソニック株式会社 | 電子機器システム、および半導体集積回路のコントローラ |
CN101640188B (zh) * | 2008-08-01 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 闪存中源极和漏极的制作方法 |
US8541832B2 (en) | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
US20110221006A1 (en) * | 2010-03-11 | 2011-09-15 | Spansion Llc | Nand array source/drain doping scheme |
KR101763420B1 (ko) | 2010-09-16 | 2017-08-01 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
KR20130019242A (ko) * | 2011-08-16 | 2013-02-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
WO2013043602A2 (en) | 2011-09-19 | 2013-03-28 | SanDisk Technologies, Inc. | High endurance non-volatile storage |
TWI469270B (zh) * | 2012-01-09 | 2015-01-11 | Winbond Electronics Corp | 反及閘型快閃記憶裝置之製造方法 |
US9224475B2 (en) * | 2012-08-23 | 2015-12-29 | Sandisk Technologies Inc. | Structures and methods for making NAND flash memory |
US9245898B2 (en) | 2014-06-30 | 2016-01-26 | Sandisk Technologies Inc. | NAND flash memory integrated circuits and processes with controlled gate height |
US9224637B1 (en) | 2014-08-26 | 2015-12-29 | Sandisk Technologies Inc. | Bi-level dry etching scheme for transistor contacts |
US9443862B1 (en) | 2015-07-24 | 2016-09-13 | Sandisk Technologies Llc | Select gates with select gate dielectric first |
US9613971B2 (en) | 2015-07-24 | 2017-04-04 | Sandisk Technologies Llc | Select gates with central open areas |
CN108630807B (zh) * | 2017-03-23 | 2022-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、制造方法以及存储器 |
KR102396583B1 (ko) * | 2017-11-09 | 2022-05-11 | 삼성전자주식회사 | 메모리 소자 및 이의 제조방법 |
CN114695370B (zh) * | 2022-05-31 | 2023-03-24 | 广州粤芯半导体技术有限公司 | 半导体结构及其制备方法 |
CN115881798A (zh) * | 2023-01-29 | 2023-03-31 | 合肥新晶集成电路有限公司 | 半导体结构及其制备方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2683078A1 (fr) * | 1991-10-29 | 1993-04-30 | Samsung Electronics Co Ltd | Memoire morte a masque de type non-et. |
JP3184045B2 (ja) * | 1994-06-17 | 2001-07-09 | 株式会社東芝 | 不揮発性半導体メモリ |
JPH1065028A (ja) * | 1996-08-23 | 1998-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH10154802A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
KR19990015794A (ko) | 1997-08-09 | 1999-03-05 | 윤종용 | 불휘발성 메모리 장치 및 그 제조 방법 |
JP2001044395A (ja) | 1999-08-04 | 2001-02-16 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2001148428A (ja) * | 1999-11-18 | 2001-05-29 | Toshiba Microelectronics Corp | 半導体装置 |
JP2003046062A (ja) * | 2001-07-30 | 2003-02-14 | Toshiba Corp | 半導体メモリ装置の製造方法 |
JP4605956B2 (ja) | 2001-09-19 | 2011-01-05 | 株式会社リコー | 半導体装置の製造方法 |
KR100437453B1 (ko) * | 2002-05-23 | 2004-06-23 | 삼성전자주식회사 | 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리 소자및 그 제조방법 |
WO2005031859A1 (en) * | 2003-09-30 | 2005-04-07 | Koninklijke Philips Electronics N.V. | 2-transistor memory cell and method for manufacturing |
US6996011B2 (en) * | 2004-05-26 | 2006-02-07 | Macronix International Co., Ltd. | NAND-type non-volatile memory cell and method for operating same |
JP2005123524A (ja) * | 2003-10-20 | 2005-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
US6992929B2 (en) * | 2004-03-17 | 2006-01-31 | Actrans System Incorporation, Usa | Self-aligned split-gate NAND flash memory and fabrication process |
KR100559714B1 (ko) * | 2004-04-19 | 2006-03-10 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자 및 이의 프로그램 방법 |
KR100697286B1 (ko) * | 2005-05-31 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
KR100614802B1 (ko) * | 2005-07-04 | 2006-08-22 | 삼성전자주식회사 | 불휘발성 메모리 장치의 셀 게이트 구조물 제조 방법 |
US7227786B1 (en) * | 2005-07-05 | 2007-06-05 | Mammen Thomas | Location-specific NAND (LS NAND) memory technology and cells |
-
2005
- 2005-07-12 KR KR1020050062792A patent/KR101094840B1/ko not_active IP Right Cessation
-
2006
- 2006-07-10 US US11/483,466 patent/US7283393B2/en not_active Expired - Fee Related
- 2006-07-11 JP JP2006190577A patent/JP5188686B2/ja not_active Expired - Fee Related
- 2006-07-12 CN CN200610101580A patent/CN100595925C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100595925C (zh) | 2010-03-24 |
KR101094840B1 (ko) | 2011-12-16 |
US20070012979A1 (en) | 2007-01-18 |
KR20070008901A (ko) | 2007-01-18 |
JP2007027726A (ja) | 2007-02-01 |
CN1897283A (zh) | 2007-01-17 |
US7283393B2 (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5188686B2 (ja) | Nand型フラッシュメモリ装置及びその製造方法 | |
KR101916222B1 (ko) | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
US9391082B2 (en) | Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods | |
KR20200084057A (ko) | 메모리 어레이, 및 메모리 어레이를 형성하는 방법 | |
US8716084B2 (en) | Memory array with an air gap between memory cells and the formation thereof | |
US9397210B2 (en) | Forming air gaps in memory arrays and memory arrays with air gaps thus formed | |
JP2005223340A (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
CN1956171B (zh) | 形成非易失性存储器件的方法及由此形成的器件 | |
JP2007036173A (ja) | フラッシュメモリ素子およびその製造方法 | |
KR102171025B1 (ko) | 비휘발성 메모리 장치 | |
CN111129022B (zh) | 存储器阵列及形成存储器阵列的方法 | |
CN106328653B (zh) | 非易失性存储器及其制造方法 | |
JP2009049300A (ja) | 半導体記憶装置の製造方法 | |
KR100654559B1 (ko) | 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법 | |
KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
JP2005340853A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US11257830B2 (en) | Memory structure | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
US7282758B2 (en) | Method of fabricating a floating gate for a nonvolatile memory | |
KR100731077B1 (ko) | 노어형 플래시 메모리 소자의 공통 소스 라인 형성 방법 | |
JP2004241698A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4829144B2 (ja) | 半導体装置及びその製造方法 | |
KR20110001096A (ko) | 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법 | |
KR20010064595A (ko) | 플래시 메모리 장치 제조방법 | |
KR20060007176A (ko) | 비휘발성 메모리 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |