JP2021044486A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2021044486A JP2021044486A JP2019167157A JP2019167157A JP2021044486A JP 2021044486 A JP2021044486 A JP 2021044486A JP 2019167157 A JP2019167157 A JP 2019167157A JP 2019167157 A JP2019167157 A JP 2019167157A JP 2021044486 A JP2021044486 A JP 2021044486A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- insulating film
- charge storage
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- 238000003860 storage Methods 0.000 claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 27
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000007789 gas Substances 0.000 claims description 90
- 229910052739 hydrogen Inorganic materials 0.000 claims description 77
- 239000001257 hydrogen Substances 0.000 claims description 77
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 31
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 229910021529 ammonia Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 101100256918 Caenorhabditis elegans sid-2 gene Proteins 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 118
- 150000002431 hydrogen Chemical class 0.000 description 45
- 238000005121 nitriding Methods 0.000 description 23
- 239000003795 chemical substances by application Substances 0.000 description 21
- 238000000231 atomic layer deposition Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000460 chlorine Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 6
- 239000002253 acid Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 241000720974 Protium Species 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- PZKOFHKJGUNVTM-UHFFFAOYSA-N trichloro-[dichloro(trichlorosilyl)silyl]silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)[Si](Cl)(Cl)Cl PZKOFHKJGUNVTM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】トンネル絶縁膜および電荷蓄積層の劣化を抑制することができる半導体装置およびその製造方法を提供する。【解決手段】本実施形態による半導体装置の製造方法は、基板上に複数の第１膜および複数の第２膜を交互に形成する。第１膜および第２膜に開口部を形成する。開口部内の第１膜および第２膜の側壁に、第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順番に形成する。電荷蓄積層は、シリコン窒化膜を含む。第２絶縁膜は、シリコン酸窒化膜を含む。シリコン窒化膜およびシリコン酸窒化膜の一方または両方は、シリコンと第１元素とを含む第１ガスと、窒素と重水素を含む第２ガスとを用いて形成される。【選択図】図３
Description
本実施形態は、半導体装置およびその製造方法に関する。
複数のメモリセルを三次元配置した立体型メモリセルアレイを有する半導体メモリが開発されている。立体型メモリセルアレイを製造する際に、トンネル絶縁膜および電荷蓄積層がデータを記憶するためにメモリセルに用いられる。
しかし、書込み／消去動作を繰り返し行うと、トンネル絶縁膜および電荷蓄積層に欠陥が生じ、データが失われてしまうことがある。
トンネル絶縁膜および電荷蓄積層の劣化を抑制することができる半導体装置およびその製造方法を提供する。
本実施形態による半導体装置の製造方法は、基板上に複数の第１膜および複数の第２膜を交互に形成する。第１膜および第２膜に開口部を形成する。開口部内の第１膜および第２膜の側壁に、第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順番に形成する。電荷蓄積層は、シリコン窒化膜を含む。第２絶縁膜は、シリコン酸窒化膜を含む。シリコン窒化膜およびシリコン酸窒化膜の一方または両方は、シリコンと第１元素とを含む第１ガスと、窒素と重水素を含む第２ガスとを用いて形成される。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構成例を示す斜視図である。本実施形態による半導体装置は、例えば、複数のメモリセルを三次元配置した立体型メモリセルアレイを備えた半導体メモリである。
図１は、第１実施形態の半導体装置の構成例を示す斜視図である。本実施形態による半導体装置は、例えば、複数のメモリセルを三次元配置した立体型メモリセルアレイを備えた半導体メモリである。
図１の半導体装置は、コア絶縁膜１と、半導体チャネル層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、配線層６と、第１メタル層７と、第２メタル層８とを備えている。配線層６、ブロック絶縁膜５、トンネル絶縁膜３、および半導体チャネル層２はそれぞれ、導電層、第１絶縁膜、第２絶縁膜、および半導体層の一例である。
図１では図示しないが、基板上には、複数の配線層および複数の絶縁層が交互に積層されており、これらの配線層および絶縁層にメモリホールＨが設けられている。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。図１に示すように、各配線層は、配線層６、第１メタル層７、および第２メタル層８により構成されている。各配線層は、ゲート電極（ワード配線）として機能し、各絶縁層は、素子分離絶縁膜として機能する。
コア絶縁膜１、半導体チャネル層２、トンネル絶縁膜３、電荷蓄積層４、およびブロック絶縁膜５は、メモリホールＨ内に形成されており、メモリセルＭＣを構成している。具体的には、ブロック絶縁膜５は、例えば、円筒形状を有し、メモリホールＨ内の配線層および絶縁層の側壁に形成されている。電荷蓄積層４も、例えば、円筒形状を有し、ブロック絶縁膜５の内側の表面に形成されている。トンネル絶縁膜３も、例えば、円筒形状を有し、電荷蓄積層４の内側の表面に形成されている。半導体チャネル層２も、例えば、円筒形状を有し、トンネル絶縁膜３の内側の表面に形成されている。コア絶縁膜１は、例えば、円柱形であり、半導体チャネル層２内に充填されている。
ブロック絶縁膜５の例は、アルミニウム酸化膜（Ａｌ２Ｏ３）と、シリコン酸化膜（ＳｉＯ２）とを含む。電荷蓄積層４の例は、シリコン窒化膜（ＳｉＮ）である。トンネル絶縁膜３の例は、第１シリコン酸化膜、シリコン酸窒化膜（ＳｉＯＮ）、および第２シリコン酸化膜を含む積層膜である。半導体チャネル層２の例は、シリコン層である。コア絶縁膜１の例は、シリコン酸化膜である。配線層６、第１メタル層７、および第２メタル層８の例はそれぞれ、タングステン層（Ｗ）、チタン窒化膜（ＴｉＮ）、およびアルミニウム酸化膜である。この場合には、第１メタル層７は、バリアメタル層として機能し、第２メタル層８は、絶縁性金属であり、ブロック絶縁膜５と共にブロック絶縁膜として機能する。
メモリセルＭＣは、ブロック絶縁膜５、電荷蓄積層４、およびトンネル絶縁膜３といったセル絶縁膜、ならびに半導体チャネル層２、コア絶縁膜によって形成される。メモリセルＭＣは、配線層６とメモリホールＨ内の構成との交点に対応して設けられている。図１では、１つのメモリセルＭＣを示している。上記構造を備えた三次元半導体メモリでは、チャネル膜およびトンネル絶縁膜を介して電子を電荷蓄積層へ注入することで書込み動作を行い、逆に正孔を注入して捕獲された電子を中和することで消去動作を行う。
チャージトラップ型メモリでは、書込／消去動作を繰り返し行うと、電荷蓄積層４ならびにトンネル絶縁膜３に欠陥が生じ、電荷蓄積層４に蓄積された電荷の一部がその欠陥から抜けてしまう。これは、データ消失の原因となる。電荷蓄積層４およびトンネル絶縁膜３の欠陥は、メモリセル形成時に意図的にあるいは意図せずに導入された水素（H）が書込／消去動作による電気的ストレスによって脱離することで生じると考えられている。
そこで、本実施形態では、電荷蓄積層４およびトンネル絶縁膜３に用いられるシリコン窒化膜（ＳｉＮ膜）またはシリコン酸窒化膜（ＳｉＯＮ膜）に、重水素（Ｄ）を導入することが考えられる。シリコン窒化膜またはシリコン酸窒化膜の水素濃度を減少させ、重水素を導入すると、シリコン窒化膜またはシリコン酸窒化膜中のＮ−Ｈ結合がＮ−Ｄ結合に置換され得る。Ｎ−Ｄ結合は、Ｎ−Ｈ結合と比べて電気的ストレス耐性において極めて高い。従って、電荷蓄積層４およびトンネル絶縁膜３中のＮ−Ｈ結合を減少させ、Ｎ−Ｄ結合を増大させることができれば、書込／消去動作による電荷蓄積層４およびトンネル絶縁膜３の劣化を抑制することができる。
しかし、シリコン窒化膜またはシリコン酸窒化膜にすでに含まれている水素を重水素で置換するためには、例えば、重水素（Ｄ）または重水（Ｄ２Ｏ)の雰囲気中において、約８００℃以上の高温熱処理することが必要となる。このため、周辺回路に対する熱の影響が大きく、周辺回路の特性が変化してしまう。従って、周辺回路に影響を与えることのないように、電荷蓄積層４およびトンネル絶縁膜３中の水素濃度を低減させ、重水素濃度を上昇させることが望まれる。
ここで、電荷蓄積層４およびトンネル絶縁膜３をそれぞれシリコン窒化膜およびシリコン酸窒化膜として、それらの成分濃度について説明する。
シリコン酸窒化膜中のシリコンおよび酸素に対する窒素の濃度は、１０ａｔ％以上かつ３０ａｔ％以下となっている。また、シリコン窒化膜またはシリコン酸窒化膜は、水素（Ｈ）を含有しているが、シリコン窒化膜またはシリコン酸窒化膜中の水素の濃度は、１×１０１９［ａｔｏｍｓ／ｃｍ３］以下となっている。即ち、シリコン窒化膜またはシリコン酸窒化膜中のＮ−Ｈ結合量およびＳｉ−Ｈ結合量は１×１０１９［個／ｃｍ３］以下となっている。
書き込みや消去を低電圧で行うためには、トンネル絶縁膜３を形成する材料をバンドギャップの小さい材料に変えるか、トンネル絶縁膜３内のシリコン酸窒化膜のバンドギャップを狭くすることが有効である。そして、シリコン酸窒化膜中の窒素濃度を高めると、シリコンに対する正孔側のバリアハイトが大きく低減されるため、消去動作電圧を大幅に低減することができる。
しかしながら、シリコン酸窒化膜中の窒素濃度が高くなると、シリコン酸窒化膜の構造は、電子および正孔がトラップされやすい構造に変化していく。この場合、電荷蓄積層４内の電荷がトンネル絶縁膜３に抜けて電荷保持特性が劣化することや、トンネル絶縁膜３自体の絶縁性能が劣化して信頼性が損なわれることが問題となる。例えば、書き込み時や読み込み時に所望のセルの隣接セルに誤書き込みしてしまうなど、セル動作の信頼性が損なわれて行くことが問題となる。そこで、本実施形態によれば、シリコン酸窒化膜中の窒素濃度は、上述のように、１０〜３０ａｔ％に設定されている。これにより、シリコン酸窒化膜のバンドギャップを狭くしつつ、シリコン酸窒化膜への電荷のトラップを抑制することが可能となる。
シリコン酸窒化膜中のＮ−Ｈ結合量は、窒素濃度の増大によって増大することが知られている。Ｎ−Ｈ結合は、結合エネルギーが低く、後工程による熱負荷等によって解離し、解離によって形成された−Ｎ*が電荷を捕獲するトラップサイトになることが考えられる。尚、＊は、ダングリングボンドを示す。三次元フラッシュメモリを製造する際には、高アスペクト比を有するメモリホールＨ内に良質なトンネル絶縁膜３を形成する必要があるため、ＡＬＤ（Atomic Layer Deposition）法によりシリコン酸窒化膜を形成することが望ましい。しかしながら、ＡＬＤ法にてシリコン酸窒化膜を形成する場合、窒化剤としてアンモニア（ＮＨ３）を用いることが多い。この場合、シリコン酸窒化膜内の−Ｓｉ*、−Ｎ*などが水素終端され、Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が形成される。これらは、水素が解離した際に電子と正孔の両方を捕獲するトラップサイトになる。つまり、トンネル絶縁膜３への電荷のトラップ量は、シリコン酸窒化膜中の水素濃度が高くなると増大すると考えられる。
また、トンネル絶縁膜３に隣接する電荷蓄積層４の水素濃度が高くなると、水素がトンネル絶縁膜３へ拡散し、トンネル絶縁膜３の水素濃度が増大してしまう。ＡＬＤ法にて電荷蓄積層４（シリコン窒化膜）も形成されるが、やはり窒化剤としてアンモニア（ＮＨ３）を用いるため、結果的に、トンネル絶縁膜３の電荷のトラップ量を増大させてしまう。
そこで、本実施形態は、シリコン酸窒化膜またはシリコン窒化膜を、例えばＡＬＤ法で形成しつつも、シリコン酸窒化膜またはシリコン窒化膜中の水素濃度を低減させる方法を採用する。本実施形態では、シリコン酸窒化膜またはシリコン窒化膜中の水素の濃度を、１×１０１９［ａｔｏｍｓ／ｃｍ３］以下に低減させる。また、本実施形態では、シリコン酸窒化膜中のＮ−Ｈ結合量およびＳｉ−Ｈ結合量を、１×１０１９［個／ｃｍ３］以下にする。
以下に、本実施形態による半導体装置の製造方法をより詳細に説明する。
以下に、本実施形態による半導体装置の製造方法をより詳細に説明する。
図２（Ａ）および図２（Ｂ）は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、図２(Ａ)に示すように基板１１上に下地層１２を形成し、下地層１２上に複数の第１膜１３および複数の第２膜１４を交互に積層する。次に、下地層１２、第１膜１３、および第２膜１４を貫通するメモリホールＨを形成する。メモリホールＨは、開口部の例である。基板１１の例は、シリコン基板などの半導体基板である。下地層１２の例は、基板１１上の層間絶縁膜１２ａと、層間絶縁膜１２ａ上の半導体層１２ｂとを含む積層膜である。層間絶縁膜１２ａの例は、シリコン酸化膜やシリコン窒化膜である。半導体層１２ｂの例は、ポリシリコン層である。本実施形態のメモリホールＨは、層間絶縁膜１２ａと半導体層１２ｂとを貫通するように形成される。第１膜１３の例は、シリコン窒化膜である。第２膜１４の例は、シリコン酸化膜である。
第２膜１４は、図１を参照して説明した絶縁層である。第１膜１３は、図１を参照して説明した配線層を形成するための犠牲層である。本実施形態では、第１膜１３を除去することで第２膜１４間に複数の空洞を形成し、これらの空洞内に第２メタル層８、第１メタル層７、および配線層６を順番に形成する。その結果、これらの空洞内に複数の配線層が形成される。これをリプレイス工程と呼ぶ。なお、リプレイス工程を採用しない場合には、図２(Ａ)の工程にて第１膜１３としてタングステン層などの配線層を形成してもよい。
次に、図２(Ｂ）に示すように、メモリホールＨ内の下地層１２、第１膜１３および第２膜１４の側壁に、ブロック絶縁膜５、電荷蓄積層４、トンネル絶縁膜３および半導体チャネル層２を順番に形成し、残りのメモリホールＨをコア絶縁膜１で埋め込む。次に、第１膜１３および第２膜１４内に不図示のスリット溝を形成し、この溝を利用してリン酸などの薬液により第１膜１３を除去する。その結果、図２（Ｂ）に示すように、第２膜１４間に複数の空洞Ｃが形成される。
具体的には、ブロック絶縁膜５、電荷蓄積層４、トンネル絶縁膜３、半導体チャネル層２、およびコア絶縁膜１は、以下のように形成される。まず、メモリホールＨ内の下地層１２、第１膜１３、および第２膜１４の側面に、ブロック絶縁膜５、電荷蓄積層４、およびトンネル絶縁膜３を順番に形成する。次に、メモリホールＨの底部からブロック絶縁膜５、電荷蓄積層４、およびトンネル絶縁膜３をエッチングにより除去する。これにより、メモリホールＨ内に基板１１が露出する。次に、メモリホールＨ内に半導体チャネル層２とコア絶縁膜１とを順番に形成する。
半導体チャネル層２は、例えばポリシリコン層である。半導体チャネル層２の表面ラフネスを低減するために、半導体チャネル層２を形成するためのアモルファスシリコン層を５００℃程度の低温にて形成し、アモルファスシリコン層に８００℃以上の熱処理を施してもよい。これにより、アモルファスシリコン層が結晶化され、表面ラフネスの小さいポリシリコン層が形成される。
その後、空洞Ｃ内に第２メタル層８、第１メタル層７、および配線層６を順番に形成する（図１を参照）。その結果、空洞Ｃ内に複数の配線層が形成される。配線層６は、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ法により形成される。こうして、図１の半導体装置が製造される。
なお、本実施形態の第１膜１３および第２膜１４は、下地層１２上に最初に第２膜１４が形成される形で積層されているが、別のタイプの三次元フラッシュメモリを採用する場合などには、下地層１２上に最初に第１膜１３が形成される形で積層されてもよい。この場合には、下地層１２の構成は本方法とは異なる構成としてもよい。また、基板１１上に第１膜１３および第２膜１４を直接形成する場合には、下地層１２は不要である。
次に、本実施形態によるシリコン窒化膜またはシリコン酸窒化膜の製造方法を説明する。
図３は、第１実施形態のシリコン窒化膜の製造方法を示すフローチャートである。図３では、電荷蓄積層４のシリコン窒化膜を形成する方法を示している。以下、シリコン窒化膜をＳｉＮ膜とも表記する。
本実施形態では、１サイクルの処理として、ステップＳ１、Ｓ２、Ｓ３およびＳ４を順番に行う。そして、この処理をＳｉＮ膜が所定の膜厚になるまで複数サイクル繰り返す。
具体的には、ＡＬＤ装置内に基板１１を収容し、まず基板１１にＳｉソースガスを供給する（ステップＳ１）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ２）、基板１１に窒化ガスを供給する（ステップＳ３）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ４）、ステップＳ１に戻る。本実施形態では、このサイクルを複数繰り返すことで、ＳｉＮ膜を形成する。Ｓｉソースガスおよび窒化ガスはそれぞれ、第１ガスおよび第２ガスの例である。尚、本実施形態において、Ｓｉソースガスの不純物と反応し不純物を脱離させる脱離剤は、使用されない。
Ｓｉソースガスは、シリコンと、少なくとも１種類の第１元素とを含むガスである。Ｓｉソースガスの例は、ＨＣＤ（ヘキサクロロジシラン：Ｓｉ２Ｃｌ６）、ＴＣＳ（テトラクロロシラン：ＳｉＣｌ４）、ＯＣＴＳ（オクタクロロトリシラン：Ｓｉ３Ｃｌ８）などである。本実施形態のＳｉソースガスはＨＣＤであり、この場合の第１元素は塩素（Ｃｌ）である。Ｓｉソースガスは、軽水素“１Ｈ”をほぼ含まない。
窒化ガスは、窒素と重水素とを含むガスである。窒化ガスの例は、ＮＤ３である。Ｄは、重水素であり、軽水素“１Ｈ”に対して、“２Ｈ”とも表される。以下、軽水素は、Ｈと表記し、重水素は、Ｄと表記する。また、本明細書において単に“水素”と記載した場合、軽水素Ｈを指す。本実施形態では、窒化剤としての窒化ガスには、水素Ｈを含むＮＨ３（アンモニア）は用いずに、重水素Ｄを含むＮＤ３（重アンモニア）が用いられている。従って、窒化ガスは、軽水素をほぼ含まない。このように、窒化ガスに水素Ｈを含むＮＨ３に代えて、重水素Ｄを含むＮＤ３を用いることによって、ＳｉＮ膜が重水素Ｄで終端される。即ち、ＳｉＮ膜のダングリングボンド−Ｓｉ*、−Ｎ*などが、重水素Ｄで終端され、Ｓｉ−Ｄ結合、Ｎ−Ｄ結合が形成される。この場合、脱離剤を用いることなく、ＳｉＮ膜内の水素Ｈの濃度を低くすることができる。本実施形態によるＳｉＮ膜の水素Ｈの濃度については、後で図４を参照して説明する。
ＡＬＤ装置の例は、低圧バッチ縦型成膜炉である。本実施形態では、ＳｉＮ膜が所望の膜厚になるように、上記の処理のサイクル数を調整する。なお、図３のループ処理は、ステップＳ１から開始されているが、ＳｉＮ膜を形成可能であればその他のステップから開始してもよい。
本実施形態のＳｉＮ膜は、ステップＳ１〜Ｓ４のいずれにおいても、例えば、６００〜８００℃の温度で形成される。ＮＤ３のフロー条件例は、次の通りである。例えば、ＮＤ３の流量は１ｓｌｍ〜１０ｓｌｍ、ＮＤ３のフロー時間は１０〜４０ｓｅｃ、並びに、ＮＤ３のガス分圧は７〜５０Ｐａに調整される。尚、例えば、ＮＤ３の流量が１ｓｌｍのとき、ガス分圧は７Ｐａであり、ＮＤ３の流量が１０ｓｌｍのとき、ガス分圧は５０Ｐａであることが好ましい。これらのガス流量は、図示しないマスフローコントローラにより制御することが可能である。
図４は、ＳｉＮ膜中の水素Ｈの濃度を示すグラフである。縦軸は、水素Ｈの濃度を示す。横軸は、ＳｉＮ膜の表面からの深さを示す。ラインＬｃ１は、窒化剤としてＮＨ３を用いたときの水素Ｈの濃度を示す。ラインＬｐ１は、図３に示すように、本実施形態に従って、窒化剤としてＮＤ３を用いたときの水素Ｈの濃度を示す。
ラインＬｃ１に示すように、窒化剤としてＮＨ３を用いると、ＳｉＮ膜中の水素Ｈの濃度は、１×１０１９［ａｔｏｍｓ／ｃｍ３］より明らかに大きく、１×１０２１［ａｔｏｍｓ／ｃｍ３］以上となっている。これでは、上述のように、電荷蓄積層４中にＮ−Ｈ結合が多く存在し、書込／消去動作による電荷蓄積層４の劣化を抑制することができない。
一方、ラインＬｐ１に示すように、窒化剤としてＮＤ３を用いると、表面の約２ｎｍを除いて、ＳｉＮ膜に含まれる水素Ｈの濃度は、１×１０１９［ａｔｏｍｓ／ｃｍ３］以下となっている。よって、本実施形態によれば、電荷蓄積層４中のＮ−Ｈ結合を減少させ、かつＮ−Ｄ結合を増大させて、書込／消去動作による電荷蓄積層４の劣化を抑制することができる。ＮＤ３を用いたＳｉＮ膜の水素濃度（Ｌｐ１）は、ＮＨ３を用いたＳｉＮ膜の水素濃度（Ｌｃ１）と比べて、１／１００〜１／１０００に低減される。尚、水素Ｈの濃度が１×１０１９［ａｔｏｍｓ／ｃｍ３］以下の場合、水素Ｈの検出可能範囲を下回っている可能性がある。従って、Ｌｐ２で示す水素濃度は、正確に測定されておらず、さらに低いこともある。即ち、図３の方法によれば、電荷蓄積層４中に水素はほとんど含まれていないと言ってもよい。
図５は、第１実施形態のシリコン酸窒化膜の製造方法を示すフローチャートである。図５では、トンネル絶縁膜３のシリコン酸窒化膜を形成する方法を示している。以下、シリコン酸窒化膜をＳｉＯＮ膜とも表記する。
本実施形態では、１サイクルの処理として、ステップＳ１１〜Ｓ１６を順番に行う。そして、この処理を複数サイクル繰り返すことで、ＳｉＯＮ膜を形成する。
具体的には、ＡＬＤ装置内に基板１１を収容し、まず基板１１にＳｉソースガスを供給する（ステップＳ１１）。ステップＳ１１は、上記ステップＳ１と同様でよい。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ１２）、基板１１に酸化ガス（酸化剤）を供給する（ステップＳ１３）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ１４）、基板１１に窒化ガスを供給する（ステップＳ１５）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ１６）、ステップＳ１１に戻る。本実施形態では、このサイクルを複数繰り返すことで、ＳｉＯＮ膜を形成する。酸化ガスは、第３ガスの例である。尚、ＳｉＯＮ膜の形成工程においても、脱離剤は、使用されない。
Ｓｉソースガスおよび窒化ガスは、ＳｉＮ膜の形成工程におけるものと同様である。酸化ガスは、例えば、酸素（Ｏ２）ガス、Ｄ２Ｏ、Ｏ３等である。また、ＮＤ３のフロー条件も、ＳｉＮ膜の形成工程におけるものと同様でよい。本実施形態のＳｉＮ膜は、ステップＳ１１〜Ｓ１６のいずれにおいても、例えば、６００〜８００℃の温度で形成される。
ＡＬＤ装置の例は、低圧バッチ縦型成膜炉である。本実施形態では、ＳｉＯＮ膜が所望の膜厚になるように、上記の処理のサイクル数を調整する。なお、図５のループ処理は、ステップＳ１１から開始されているが、ＳｉＯＮ膜を形成可能であればその他のステップから開始してもよい。本実施形態の方法によれば、窒素濃度が１０〜３０ａｔ％のＳｉＯＮ膜を形成することができる。
図６は、ＳｉＯＮ膜中の水素Ｈの濃度を示すグラフである。縦軸は、水素Ｈの濃度を示す。横軸は、ＳｉＯＮ膜の表面からの深さを示す。ラインＬｃ２は、窒化剤としてＮＨ３を用いたときの水素Ｈの濃度を示す。ラインＬｐ２は、図５に示すように、本実施形態に従って、窒化剤としてＮＤ３を用いたときの水素Ｈの濃度を示す。
ラインＬｃ２に示すように、窒化剤としてＮＨ３を用いると、ＳｉＮ膜中の水素Ｈの濃度は、１×１０１９［ａｔｏｍｓ／ｃｍ３］より明らかに大きく、１×１０２１［ａｔｏｍｓ／ｃｍ３］以上となっている。これでは、上述のように、トンネル絶縁膜３中にＮ−Ｈ結合が多く存在し、書込／消去動作によるトンネル絶縁膜３の劣化を抑制することができない。
一方、ラインＬｐ２に示すように、窒化剤としてＮＤ３を用いると、表面から約４ｎｍを除いて、ＳｉＯＮ膜に含まれる水素Ｈの濃度は、１×１０１９［ａｔｏｍｓ／ｃｍ３］以下となっている。よって、本実施形態によれば、トンネル絶縁膜３中のＮ−Ｈ結合を減少させ、かつＮ−Ｄ結合を増大させて、書込／消去動作によるトンネル絶縁膜３の劣化を抑制することができる。ＮＤ３を用いたＳｉＯＮ膜の水素濃度（Ｌｐ２）は、ＮＨ３を用いたＳｉＯＮ膜の水素濃度（Ｌｃ２）と比べて、１／１００〜１／１０００に低減される。尚、水素Ｈの濃度が１×１０１９［ａｔｏｍｓ／ｃｍ３］以下の場合、水素Ｈの検出可能範囲を下回っている可能性がある。従って、Ｌｐ２で示す水素濃度は、正確に測定されておらず、さらに低いこともある。即ち、図５の方法によれば、トンネル絶縁膜３中に水素はほとんど含まれていないと言ってもよい。
トンネル絶縁膜３は、第１シリコン酸化膜、シリコン酸窒化膜、および第２シリコン酸化膜を含む積層膜でもよい。この場合、第１シリコン酸化膜と第２シリコン酸化膜との間のシリコン酸窒化膜を形成する際に、図５の方法を用いればよい。
図３および図５の方法を両方適用し、トンネル絶縁膜３および電荷蓄積層４の両方のＮ−Ｈ結合を減少させることが好ましい。これにより、電荷蓄積層４とトンネル絶縁膜３との間の水素Ｈの拡散を抑制し、トンネル絶縁膜３および電荷蓄積層４の両方の劣化を抑制することができる。
一方、図３および図５のいずれか一方を適用し、トンネル絶縁膜３および電荷蓄積層４のいずれか一方のＮ−Ｈ結合を減少されてもよい。この場合、電荷蓄積層４とトンネル絶縁膜３との間で水素Ｈが或る程度拡散するが、トンネル絶縁膜３または電荷蓄積層４の劣化は或る程度抑制することができる。
窒化剤としてアンモニア（ＮＨ３）を用いて形成されたＳｉＮ膜およびＳｉＯＮ膜は、水素濃度が高い。このようなＳｉＮ膜およびＳｉＯＮ膜から水素を脱離させるために、ＲＴＡ（Rapid Thermal Anneal）法等の熱処理を行うことが考えられる。しかし、このようなＳｉＮ膜およびＳｉＯＮ膜を、ＲＴＡ法を用いて８００℃以上（例えば、約１１００℃）の雰囲気中で約３ｍｉｎ間熱処理しても、それらの水素濃度は約３０％しか低下しなかった。
これに対し、本実施形態のように窒化剤としてＮＤ３を用いてＳｉＮ膜およびＳｉＯＮ膜を形成した場合、図４および図６に示すように、ＳｉＮ膜およびＳｉＯＮ膜の水素濃度（Ｌｐ１、Ｌｐ２）は、アンモニア（ＮＨ３）を用いたＳｉＮ膜およびＳｉＯＮ膜の水素濃度（Ｌｃ１、Ｌｃ２）と比べて、１／１００〜１／１０００に低減させることができる。また、このとき、本実施形態では、例えば、６００〜８００℃の温度で形成され、ＲＴＡ法のような高温の熱処理を必要としない。従って、メモリセルアレイと同一基板上に形成された他の半導体素子の特性をほとんど変化させない。
（第２実施形態）
図７は、第２実施形態の半導体装置の製造方法を示すフローチャートである。図７には、電荷蓄積層４のＳｉＮ膜を形成する方法を示している。第２実施形態では、Ｓｉソースガスに重水素Ｄを含むガスを用いている。さらに、窒化ガスには、軽水素Ｈを含まないガスを用いている。
図７は、第２実施形態の半導体装置の製造方法を示すフローチャートである。図７には、電荷蓄積層４のＳｉＮ膜を形成する方法を示している。第２実施形態では、Ｓｉソースガスに重水素Ｄを含むガスを用いている。さらに、窒化ガスには、軽水素Ｈを含まないガスを用いている。
第２実施形態では、１サイクルの処理として、ステップＳ２１〜Ｓ２４を順番に行う。そして、この処理をＳｉＮ膜が所定の膜厚になるまで複数サイクル繰り返す。
まず、基板１１に、ＳｉソースガスとしてＳｉＤ２Ｃｌ２ガスを供給する（ステップＳ２１）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ２２）、基板１１に、軽水素Ｈを含まない窒化ガス（窒化剤）を供給する（ステップＳ２３）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ２４）、ステップＳ２１に戻る。本実施形態では、このサイクルを複数繰り返すことで、ＳｉＮ膜を形成する。ＳｉＤ２Ｃｌ２ガスおよび窒化ガスはそれぞれ、第１ガスおよび第２ガスの例である。尚、本実施形態においても、不純物を脱離させる脱離剤は使用されていない。また、ステップＳ２１〜Ｓ２４のいずれにおいても、例えば、６００〜８００℃の温度で処理される。
ＳｉＤ２Ｃｌ２ガスは、重水素Ｄを含むが、軽水素Ｈをほぼ含まない。このように、水素Ｈをほぼ含まず、重水素Ｄを含むＳｉＤ２Ｃｌ２ガスを用いることによって、ＳｉＮ膜が重水素Ｄで終端される。この場合、脱離剤を用いることなく、ＳｉＮ膜内の水素Ｈの濃度を低くすることができる。
窒化ガスは、軽水素Ｈを含まず、窒素Ｎを含むガスである。従って、本実施形態において、ＮＨ３は窒化ガスとして不適切である。軽水素Ｈを含まない窒化ガスの例は、ＮＤ３の他、ＮＢｒ３ガス、ＮＯガス、またはＮ２Ｏガス等である。これにより、ＳｉＮ膜内の重水素Ｄが軽水素Ｈに置換されることなく、ＳｉＮ膜内の水素Ｈの濃度を低く維持することができる。
図８は、第２実施形態の半導体装置の製造方法を示すフローチャートである。図８には、トンネル絶縁膜３のＳｉＯＮ膜を形成する方法を示している。第２実施形態では、Ｓｉソースガスに重水素Ｄを含むガスを用いている。さらに、窒化ガスには、軽水素Ｈを含まないガスを用いている。
第２実施形態では、１サイクルの処理として、ステップＳ３１〜Ｓ３６を順番に行う。そして、この処理をＳｉＯＮ膜が所定の膜厚になるまで複数サイクル繰り返す。
まず、基板１１に、ＳｉソースガスとしてＳｉＤ２Ｃｌ２ガスを供給する（ステップＳ３１）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ３２）、基板１１に、酸化ガス（例えば、酸素（Ｏ２）ガス、Ｄ２Ｏ、Ｏ３等）を供給する（ステップＳ３３）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ３４）、軽水素Ｈを含まない窒化ガス（窒化剤）を供給する（ステップＳ３５）。次に、ＡＬＤ装置の真空引きとＮ２パージとを行った後（ステップＳ３６）、ステップＳ３１に戻る。第２実施形態では、このサイクルを複数繰り返すことで、ＳｉＯＮ膜を形成する。ＳｉＤ２Ｃｌ２ガスおよび窒化ガスはそれぞれ、第１ガスおよび第２ガスの例である。尚、本実施形態においても、不純物を脱離させる脱離剤は使用されていない。また、ステップＳ３１〜Ｓ３６のいずれにおいても、例えば、６００〜８００℃の温度で処理される。
ＳｉＤ２Ｃｌ２ガスは、重水素Ｄを含むが、軽水素Ｈをほぼ含まない。このように、水素Ｈをほぼ含まず、重水素Ｄを含むＳｉＤ２Ｃｌ２ガスを用いることによって、ＳｉＮ膜が重水素Ｄで終端される。この場合、脱離剤を用いることなく、ＳｉＮ膜内の水素Ｈの濃度を低くすることができる。
窒化ガスは、軽水素Ｈを含まず、窒素Ｎを含むガスである。従って、本実施形態において、ＮＨ３は窒化ガスとして不適切である。軽水素Ｈを含まない窒化ガスの例は、ＮＤ３の他、ＮＢｒ３、ＮＯ、Ｎ２Ｏ等である。これにより、ＳｉＮ膜内の重水素Ｄが軽水素Ｈに置換されることなく、ＳｉＮ膜内の水素Ｈの濃度を低く維持することができる。
第２実施形態のように、Ｓｉソースガスに重水素Ｄを含めてもよい。この場合であっても、ＳｉＮ膜が重水素Ｄで終端され、第１実施形態と同様に、書込／消去動作による電荷蓄積層４およびトンネル絶縁膜３の劣化を抑制することができる。
第２実施形態でも、ＳｉＮ膜およびＳｉＯＮ膜の水素濃度は、アンモニア（ＮＨ３）を用いたＳｉＮ膜およびＳｉＯＮ膜の水素濃度と比べて、１／１００〜１／１０００に低減させることができる。また、第２実施形態も、６００〜８００℃の温度で形成され、ＲＴＡ法のような高温の熱処理を必要としない。従って、第２実施形態も、第１実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ コア絶縁膜、２ 半導体チャネル層、３ トンネル絶縁膜、４電荷蓄積層、５ ブロック絶縁膜、６ 配線層、１３ 第１膜、１４ 第２膜
Claims (7)
- 基板上に複数の第１膜および複数の第２膜を交互に形成し、
前記第１膜および前記第２膜に開口部を形成し、
前記開口部内の前記第１膜および前記第２膜の側壁に、第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順番に形成する、ことを具備し、
前記電荷蓄積層は、シリコン窒化膜を含み、
前記第２絶縁膜は、シリコン酸窒化膜を含み、
前記シリコン窒化膜および前記シリコン酸窒化膜の一方または両方は、シリコンと第１元素とを含む第１ガスと、窒素と重水素を含む第２ガスとを用いて形成される、半導体装置の製造方法。 - 前記シリコン酸窒化膜は、前記第１および第２ガスの他、酸素を含む第３ガスを用いて形成される、請求項１に記載の半導体装置の製造方法。
- 前記第１ガスは、シリコン原料ガスであり、
前記第２ガスは、窒化剤として重アンモニア（ＮＤ３）ガスを含む、請求項１または請求項２に記載の半導体装置の製造方法。 - 前記第１ガスは、シリコン原料ガスとして、ＳｉＤ２Ｃｌ２ガスを含み、
前記第２ガスは、窒化剤として重アンモニア（ＮＤ３）ガス、ＮＢｒ３ガス、ＮＯガスまたはＮ２Ｏガスを含む、請求項１または請求項２に記載の半導体装置の製造方法。 - 前記第１および第２ガスは、軽水素をほぼ含まない、請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
- 前記電荷蓄積層および前記第２絶縁膜の形成において、前記基板は６００℃〜８００℃の雰囲気で処理される、請求項１から請求項５のいずれか一項に記載の半導体装置の製造方法。
- 複数の導電層および複数の絶縁層を交互に積層して構成された積層体と、
前記積層体内に設けられた開口部内の側壁に設けられた第１絶縁膜と、
前記開口部内において前記第１絶縁膜の表面に設けられた電荷蓄積層と、
前記開口部内において前記電荷蓄積層の表面を設けられた第２絶縁膜と、
前記開口部内において前記第２絶縁膜の表面に設けられた半導体層とを備え、
前記電荷蓄積層は、シリコン窒化膜を含み、
前記第２絶縁膜は、シリコン酸窒化膜を含み、
前記シリコン窒化膜および前記シリコン酸窒化膜の一方または両方の水素濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以下である、半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167157A JP2021044486A (ja) | 2019-09-13 | 2019-09-13 | 半導体装置およびその製造方法 |
| US16/805,282 US20210083128A1 (en) | 2019-09-13 | 2020-02-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167157A JP2021044486A (ja) | 2019-09-13 | 2019-09-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021044486A true JP2021044486A (ja) | 2021-03-18 |
Family
ID=74863219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019167157A Pending JP2021044486A (ja) | 2019-09-13 | 2019-09-13 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20210083128A1 (ja) |
| JP (1) | JP2021044486A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022196207A1 (ja) | 2021-03-18 | 2022-09-22 | 日本電気株式会社 | マップ画像生成装置、制御方法、及び非一時的なコンピュータ可読媒体 |
| KR20240033009A (ko) | 2021-08-25 | 2024-03-12 | 다이요 닛산 가부시키가이샤 | 중수소 회수 방법 및 중수소 회수 설비 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299612A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20080290399A1 (en) * | 2007-05-25 | 2008-11-27 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region |
| JP2018157035A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置、およびその製造方法 |
| JP2019054068A (ja) * | 2017-09-13 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190319104A1 (en) * | 2007-05-25 | 2019-10-17 | Longitude Flash Memory Solutions Ltd. | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region |
| US9112037B2 (en) * | 2012-02-09 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2019
- 2019-09-13 JP JP2019167157A patent/JP2021044486A/ja active Pending
-
2020
- 2020-02-28 US US16/805,282 patent/US20210083128A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299612A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20080290399A1 (en) * | 2007-05-25 | 2008-11-27 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region |
| JP2018157035A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置、およびその製造方法 |
| JP2019054068A (ja) * | 2017-09-13 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022196207A1 (ja) | 2021-03-18 | 2022-09-22 | 日本電気株式会社 | マップ画像生成装置、制御方法、及び非一時的なコンピュータ可読媒体 |
| KR20240033009A (ko) | 2021-08-25 | 2024-03-12 | 다이요 닛산 가부시키가이샤 | 중수소 회수 방법 및 중수소 회수 설비 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210083128A1 (en) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11195712B2 (en) | Process for deposition of titanium oxynitride for use in integrated circuit fabrication | |
| KR100384850B1 (ko) | 탄탈륨옥사이드 유전막 형성 방법 | |
| KR101990051B1 (ko) | 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법 | |
| KR100390831B1 (ko) | 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 | |
| JP5443873B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| US10741383B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006279019A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| JP2010062239A (ja) | 半導体装置およびその製造方法 | |
| JP7137927B2 (ja) | 半導体装置の製造方法 | |
| JP2018157035A (ja) | 半導体装置、およびその製造方法 | |
| JP2019054068A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2020150227A (ja) | 半導体装置およびその製造方法 | |
| JP2021044486A (ja) | 半導体装置およびその製造方法 | |
| US11769838B2 (en) | Semiconductor device with change storage layer | |
| CN112510013A (zh) | 半导体装置及其制造方法 | |
| JP4461441B2 (ja) | 半導体装置の製造方法 | |
| JP2006147896A (ja) | 薄膜の製造方法および半導体装置の製造方法 | |
| KR100722776B1 (ko) | 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법 | |
| JP2006156516A (ja) | 金属シリケート窒化膜の製造方法および半導体装置の製造方法 | |
| JP2014099545A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 | |
| JP2006054382A (ja) | 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法 | |
| JP4283140B2 (ja) | 薄膜形成方法 | |
| JP2009253195A (ja) | 半導体装置の製造方法、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230714 |