JP2010056533A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010056533A
JP2010056533A JP2009172359A JP2009172359A JP2010056533A JP 2010056533 A JP2010056533 A JP 2010056533A JP 2009172359 A JP2009172359 A JP 2009172359A JP 2009172359 A JP2009172359 A JP 2009172359A JP 2010056533 A JP2010056533 A JP 2010056533A
Authority
JP
Japan
Prior art keywords
insulating film
film
charge storage
semiconductor device
tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009172359A
Other languages
English (en)
Other versions
JP5443873B2 (ja
Inventor
Katsuyuki Sekine
克行 関根
Akiko Sekihara
章子 関原
Kensuke Takano
憲輔 高野
Yoshio Ozawa
良夫 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009172359A priority Critical patent/JP5443873B2/ja
Publication of JP2010056533A publication Critical patent/JP2010056533A/ja
Application granted granted Critical
Publication of JP5443873B2 publication Critical patent/JP5443873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】最適化されたトンネル絶縁膜を有する半導体装置を提供する。
【解決手段】半導体領域１０１と、半導体領域の表面に形成されたトンネル絶縁膜１０３と、トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜１０４と、電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜１０５と、ブロック絶縁膜の表面に形成された制御ゲート電極１０６と、を備え、トンネル絶縁膜は、半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜１０３ａと、第１の絶縁膜の表面に形成された第２の絶縁膜１０３ｂと、第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜１０３ｃと、を有し、第２の絶縁膜中の電荷トラップ準位密度は、電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低い。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関する。
電荷蓄積層に、電荷トラップ可能な電荷蓄積絶縁膜を用いた不揮発性半導体記憶装置が提案されている（例えば特許文献１参照）。この電荷トラップ型の不揮発性半導体記憶装置では、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体記憶装置としては、ＭＯＮＯＳ型或いはＳＯＮＯＳ型の不揮発性半導体記憶装置が知られている。
電荷トラップ型の不揮発性半導体記憶装置では、電荷消去の際にホールを効果的に電荷蓄積絶縁膜に注入して消去特性を改善する観点から、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜の積層膜をトンネル絶縁膜として用いた構造が提案されている（例えば特許文献２参照）。しかしながら、必ずしも最適化されたトンネル絶縁膜が得られているとは言えない。
特開２００４−１５８８１０号公報 特開２００６−２１６２１５号公報
本発明は、最適化されたトンネル絶縁膜を有する半導体装置を提供することを目的としている。
本発明の第一の視点に係る半導体装置は、半導体領域と、前記半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備え、前記トンネル絶縁膜は、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成された第２の絶縁膜と、前記第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜と、を有し、前記第２の絶縁膜中の電荷トラップ準位密度は、前記電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低い
本発明の第二の視点に係る半導体装置の製造方法は、半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記トンネル絶縁膜を形成する工程は、前記半導体領域の表面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部分に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の表面にシリコン及び酸素を含有する第３の絶縁膜を形成する工程と、を備える。
本発明の第三の視点に係る半導体装置の製造方法は、半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備え、前記トンネル絶縁膜が、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成され、シリコン及び窒素を含有する第２の絶縁膜と、前記第２の絶縁膜表面に形成され、シリコン及び酸素を含有する第３の絶縁膜とを含む半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の形成温度より低い温度で形成する。
本発明の第四の視点に係る半導体装置の製造方法は、半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記トンネル絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の露出面に、シリコン及び酸素を含有する第３の絶縁膜を形成する工程と、前記第３の絶縁膜の露出面側領域に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の露出面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程とを備える。
本発明によれば、最適化されたトンネル絶縁膜を有する半導体装置を提供することができる。
本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置のトンネル絶縁膜及び電荷蓄積絶縁膜中における、酸素濃度の分布を示した図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置のトンネル絶縁膜及び電荷蓄積絶縁膜中における、所定元素の濃度の分布を示した図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第４の実施形態に係る半導体装置の構成を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜及び電荷蓄積絶縁膜における酸素濃度の分布を示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係るトンネル絶縁膜及び電荷蓄積絶縁膜中における所定元素（重水素、水素、フッ素、または塩素）の濃度の分布を示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。 本発明の第４の実施形態に係る半導体装置のトンネル絶縁膜の製造工程の一部を模式的に示した図である。
以下、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、本実施形態に係る半導体装置の基本的な構造を模式的に示した、ビット線方向（チャネル長方向）に沿った断面図である。
まず、図１を用いて本実施形態の構成を説明する。
図１に示すように、半導体基板（シリコン基板）１０１にはソース／ドレイン領域１０２を有する素子領域が形成されている。素子領域上にはトンネル絶縁膜１０３が形成され、トンネル絶縁膜１０３上には電荷蓄積絶縁膜１０４が形成されている。電荷蓄積絶縁膜１０４上にはブロック絶縁膜１０５が形成され、ブロック絶縁膜１０５上にはコントロールゲート電極１０６が形成されている。
トンネル絶縁膜１０３は、シリコン及び酸素を含有する下層絶縁膜１０３ａと、下層絶縁膜１０３ａ上に形成され、シリコン、窒素及び酸素を含有する中間絶縁膜１０３ｂと、中間絶縁膜１０３ｂ上に形成され、シリコン及び酸素を含有する上層絶縁膜１０３ｃと、を有している。具体的には、トンネル絶縁膜１０３は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の下層絶縁膜１０３ａと、酸素を含有したシリコン窒化膜（例えばシリコン酸窒化膜）で形成された厚さ１〜３ｎｍ程度の中間絶縁膜１０３ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の上層絶縁膜１０３ｃと、を有している。
電荷蓄積絶縁膜１０４は厚さ２〜５ｎｍ程度のシリコン窒化膜で形成され、ブロック絶縁膜１０５は厚さ１０〜２５ｎｍ程度のシリコン酸化膜または高誘電率絶縁膜で形成されている。高誘電率絶縁膜としては、例えばバンドギャップの大きいアルミナ（Ａｌ２Ｏ３）等がある。コントロールゲート電極１０６はポリシリコンまたは金属材料で形成されている。金属材料としては、高仕事関数を有する金属が望ましい。
本実施形態では、トンネル絶縁膜１０３の一部である中間絶縁膜１０３ｂの酸素濃度と、電荷蓄積絶縁膜１０４の酸素濃度とを比較した場合、中間絶縁膜１０３ｂの酸素濃度の方が高い。
図２（ａ）〜（ｅ）は、トンネル絶縁膜１０３及び電荷蓄積絶縁膜１０４中における酸素濃度の分布図である。図２（ａ）〜（ｅ）に示すように、酸素濃度の分布は、どのような形でも、中間絶縁膜１０３ｂ中の平均酸素濃度が電荷蓄積絶縁膜１０４中の平均酸素濃度よりも高ければ、本実施形態の効果が得られる。
上記実施形態によれば、電荷蓄積絶縁膜１０４よりもトンネル絶縁膜１０３の一部である中間絶縁膜１０３ｂの方が、酸素を多く含有している。このように、トンネル絶縁膜１０３中のシリコン窒化膜に、多量の酸素が含有されることによって、シリコン窒化膜中の電荷トラップ準位は減少する。また、電荷蓄積絶縁膜１０４には、殆ど酸素が含有されていないため、十分な電荷トラップ準位を有している。このため、確実に電荷を蓄積することができる。このため、本実施形態では書き込み／消去特性、電荷保持特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能である。
図３〜図８は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。
まず、図３に示すように、半導体基板１０１を洗浄処理する。
次に図４に示すように、８００〜１０００℃の熱酸化法で半導体基板１０１表面を酸化することにより、下層絶縁膜１０３ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜を形成する。下層絶縁膜１０３ａを高温で形成することにより、後の工程でシリコン窒化膜を形成する際に、半導体基板１０１と窒素との反応を抑制することができる。また、下層絶縁膜１０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板１０１と下層絶縁膜１０３ａとの界面に窒素を導入し、トンネル絶縁膜１０３のストレス耐性を向上させることができる。上記の熱処理を行う事により、半導体基板１０１と、窒化剤及び酸化剤との反応を抑制でき、トンネル絶縁膜１０３の薄膜化に有効である。
また、堆積により、半導体基板１０１上に下層絶縁膜１０３ａを形成する場合は、ＬＰＣＶＤ（low pressure chemical vapor deposition）法を用い、７００〜８００℃でシリコン酸化膜を堆積する。この時、緻密なシリコン酸化膜が形成されるため、半導体基板１０１と窒化剤との反応を抑制することができる。前駆体は例えば、ＳｉＨ2Ｃｌ2（dichlorosilane：ＤＣＳ）及びＮ２Ｏまたは、Ｓｉ２Ｈ６（disilane:ＤＳ）及びＮ２Ｏ等を用いる。前駆体としてＮ２Ｏを用いると、半導体基板１０１と下層絶縁膜１０３ａとの界面に窒素が導入される。このため、ストレス耐性の向上をはかることができ、また、半導体基板１０１と窒化剤及び酸化剤との反応を抑制することができる。低温で下層絶縁膜１０３ａを形成する場合は、９００〜１０００℃での熱処理によってシリコン酸化膜を緻密化することで、半導体基板１０１の反応を抑制することができる。
その後、４５０℃以下の低温で下層絶縁膜１０３ａ上に中間絶縁膜１０３ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を形成する。４５０℃以下の低温でシリコン窒化膜を形成することにより、下層絶縁膜１０３ａ上に、平坦性良くシリコン窒化膜を堆積することができる。
４５０℃以下の低温でのシリコン窒化膜の形成方法としては、ＡＬＤ（atomic layer deposition）法を用いるのがよい。前駆体は、例えばＤＣＳとアンモニアを用いればよい。また、窒化剤は窒素ラジカルでも良い。
また、更に、シリコン窒化膜を４５０℃以下の低温で形成することで、酸素導入が容易なシリコン窒化膜を形成することができる。このため、シリコン窒化膜に高濃度に酸素を導入することができる。
次に、図５に示すように、低温で形成したシリコン窒化膜に対して、４００〜９００℃の酸化性雰囲気に曝すことでシリコン窒化膜中に酸素を導入する。シリコン窒化膜に酸素を導入することにより、シリコン窒化膜中の電荷トラップ準位を大幅に低減することができる。特に、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行うと、より大幅に電荷トラップ準位を低減させることが可能である。このようにして、中間絶縁膜１０３ｂが形成される。
次に、図６に示すように、中間絶縁膜１０３ｂの形成後に、上層絶縁膜１０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。低温でＡＬＤ法を用いることで、元素が再配置せず、中間絶縁膜１０３ｂ上に、平坦性良く薄いシリコン酸化膜を形成することができる。また、リーク電流が低減された良質なシリコン酸化膜を得ることができる。前駆体は、例えばＤＣＳとＯ３等がよい。なお、上層絶縁膜１０３ｃ形成後に酸素を導入することで、中間絶縁膜１０３ｂ中の電荷トラップ準位をより低減できるとともに、中間絶縁膜１０３ｂ及び上層絶縁膜１０３ｃの界面の電荷トラップ準位を低減することができる。上層絶縁膜１０３ｃ形成後、酸素導入を行う場合、元素の再配置が起きない程度の６００〜９００℃の希釈酸化性雰囲気下で行うのが好ましい。
次に、図７に示すように、電荷蓄積絶縁膜１０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜１０３ｃ上にシリコン窒化膜を成膜する。高温で電荷蓄積絶縁膜１０４を形成すると、耐酸化性を向上させることができる。
なお、電荷蓄積絶縁膜１０４を、５５０℃以上の高温でＡＬＤ法を用いて形成した場合にも、耐酸化性に優れた電荷蓄積絶縁膜１０４を形成することができる。また、５５０℃以下の低温で電荷蓄積絶縁膜１０４を形成する場合、７００〜１０００℃の不活性ガス雰囲気で熱処理を行うことにより、シリコン窒化膜が緻密化し耐酸化性が向上する。そのため、ＬＰＣＶＤ法でシリコン窒化膜を形成した場合と同様の効果が得られる。
電荷蓄積絶縁膜１０４上に、さらにＡＬＤ法またはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、ブロック絶縁膜１０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。ＡＬＤ法、ＭＯＣＶＤ法を用いる場合の前駆体には、例えばＴＭＡ（trimethyl aluminum）とＨ２ＯまたはＯ３とを用いる。さらに、コントロールゲート電極膜１０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。コントロールゲート電極膜１０６に関しては、スパッタ法やＡＬＤ法により、高仕事関数を有する金属材料を成膜しても良い。
なお、電荷蓄積絶縁膜１０４を高温で形成することで、ブロック絶縁膜１０５形成時の酸化剤、層間絶縁膜形成時の酸化剤等による電荷蓄積絶縁膜１０４中の電荷トラップ準位の減少を抑制することができる。
次に、図８に示すようにリソグラフィプロセスにより、上述した各膜を加工し、コントロールゲート電極１０６を形成する。
この後、例えば、半導体基板１０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１に示すように、ソース／ドレイン領域１０２が形成される。
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
上記実施形態によれば、下層絶縁膜１０３ａ上に設けられたシリコン窒化膜に酸素を導入することで、中間絶縁膜１０３ｂが形成される。このようにシリコン窒化膜に酸素を導入することで、シリコン窒化膜中の電荷トラップ準位を大幅に低減することが可能であり、良質のトンネル絶縁膜を得ることができる。
また、上記実施形態によれば、低温でシリコン窒化膜を下層絶縁膜１０３ａ上に形成している。これにより、容易に酸素をシリコン窒化膜中へ高濃度に導入することができる。さらには、平坦性良く下層絶縁膜１０３ａ上にシリコン窒化膜を形成することができる。その結果、局所的なリークパスによる低電界リーク電流の抑制が可能となり、電荷保持特性を向上させることが可能である。さらに、半導体基板１０１及び下層絶縁膜１０３ａの界面への窒化剤の突き抜けによる電荷トラップ準位の発生を抑制することができる。このため、トラップアシストトンネル電流を抑制でき、トンネル絶縁膜１０３のリーク電流が低減できる。その結果、メモリセルトランジスタのＲｅａｄＤｉｓｔｕｒｂ特性を大幅に改善することができる。
また、上記実施形態によれば、上層絶縁膜１０３ｃ上に高温でシリコン窒化膜を堆積することで電荷蓄積絶縁膜１０４が形成される。高温で形成されることにより、耐酸化性に優れたシリコン窒化膜を形成することができ、十分な電荷トラップ準位を確保することができる。
尚、上記実施形態では、下層絶縁膜１０３ａ上にシリコン窒化膜を堆積し、シリコン窒化膜を酸化することで中間絶縁膜１０３ｂを形成した。しかし、中間絶縁膜１０３ｂにはＡＬＤ法によって、低温で直接形成したシリコン酸窒化膜を用いてもよい。この場合、後から酸化剤供給を行う必要がなく、工程数を減らすことができる。ＡＬＤ法によりシリコン酸窒化膜を形成するには、例えば、ＤＣＳ、ラジカル化した窒化剤、ラジカル化した酸化剤を順番に供給すればよい。酸化剤と窒化剤の供給比を制御すると、シリコン酸窒化膜中の窒素及び酸素の比を制御できる。
（変形例）
図９〜１５は、第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。なお、基本的な構造及び、基本的な製造方法は、上述した実施形態と同様である。したがって、上述した実施形態で説明した事項及び上述した実施形態から容易に類推可能な事項についての説明は省略する。
まず、図９に示すように、半導体基板１０１を洗浄処理する。
次に図１０に示すように、８００〜１０００℃の熱酸化法で半導体基板１０１表面を酸化することにより、下層絶縁膜１０３ａとなる厚さ２．０〜４．０ｎｍ程度のシリコン酸化膜を形成する。下層絶縁膜１０３ａを高温で形成することにより、後の工程でシリコン窒化膜を形成する際に半導体基板１０１と窒素との反応を抑制することができる。また、下層絶縁膜１０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板１０１と下層絶縁膜１０３ａとの界面に窒素を導入し、トンネル絶縁膜１０３のストレス耐性を向上させることができる。
次に図１１に示すように、シリコン酸化膜１０３ａの上部分にプラズマまたはラジカル窒化法により窒素を導入し、中間絶縁膜１０３ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜を形成する。その結果、シリコン酸化膜１０３ａの上部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。この時、シリコン酸化膜１０３ａは厚さ１．０〜２．０ｎｍ程度まで薄膜化される。なお、プラズマまたはラジカル窒化法では、室温〜５００℃において、窒化剤となるイオンまたはラジカルを含有する雰囲気にシリコン酸化膜１０３ａの表面を曝せば良い。また、シリコン酸化膜１０３ａの表面を改質する際に発生するダメージを低減させるためには、ＩＣＰ（Inductive Coupled Plasma）プラズマ、またはマイクロ波励起プラズマが好ましい。改質した後に、９００〜１０５０℃で熱処理を行う。これにより、窒素を導入した際に発生したダメージが回復するため、トンネル絶縁膜１０３の寿命が延び、好ましい。上記熱処理の雰囲気については、半導体基板１０１の酸化による増膜が発生しない程度に、微量に酸素を含有する方が、改質効果が高くより好ましい。
なお、図１２に示すように、中間絶縁膜１０３ｂに対して、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行い、中間絶縁膜１０３ｂ中に酸素を導入してもよい。
次に、図１３に示すように、中間絶縁膜１０３ｂの改質熱処理後に、上層絶縁膜１０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。また、上層絶縁膜１０３ｃ形成後に、元素の再配置が起きない程度の６００〜９００℃の希釈酸化性雰囲気下で、上層絶縁膜１０３ｃを介して中間絶縁膜１０３ｂに酸素を導入しても良い。
次に、図１４に示すように、第１の実施形態と同様にして、電荷蓄積絶縁膜１０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜１０３ｃ上にシリコン窒化膜を成膜する。なお、本実施形態では、図２Ｅのような酸素濃度分布が得られる。
次に、第１の実施形態と同様にして、電荷蓄積絶縁膜１０４上に、ＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜１０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極膜１０６としてＬＰＣＶＤ法により、厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
次に、図１５に示すようにリソグラフィプロセスにより、第１の実施形態と同様にしてコントロールゲート電極１０６を形成する。
この後、例えば、半導体基板１０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１に示すように、ソース／ドレイン領域１０２が形成される。
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
上記変形例においても、第１の実施形態と同様の効果が得られる。また、上記変形例によれば、プラズマまたはラジカル窒化によって下層絶縁膜１０３ａの上部分を窒化することで中間絶縁膜１０３ｂを形成する。そのため、中間絶縁膜１０３ｂ中の窒素濃度を表面から内部にかけて段階的に変化させることができる。その結果、下層絶縁膜１０３ａ及び中間絶縁膜１０３ｂの明確な界面が形成されなくなり、下層絶縁膜１０３ａ及び中間絶縁膜１０３ｂの界面に形成される電荷トラップ準位を低減することができ、電荷保持特性を向上させることが可能である。
（第２の実施形態）
図１６は、本実施形態に係る半導体装置の基本的な構造を模式的に示した、ビット線方向に沿った断面図である。
まず、図１６を用いて本実施形態の構成を説明する。なお、基本的な構造及び、基本的な製造方法は、第１の実施形態と同様である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推可能な事項についての説明は省略する。
図１６に示すように、半導体基板２０１にはソース／ドレイン領域２０２を有する素子領域が形成されている。素子領域上にはトンネル絶縁膜２０３が形成され、トンネル絶縁膜２０３上には電荷蓄積絶縁膜２０４が形成されている。電荷蓄積絶縁膜２０４上にはブロック絶縁膜２０５が形成され、ブロック絶縁膜２０５上には、コントロールゲート電極２０６が形成されている。
また、トンネル絶縁膜２０３は、シリコン及び酸素を含有する下層絶縁膜２０３ａと、下層絶縁膜２０３ａ上に形成され、シリコン、窒素、並びに、水素、重水素及びハロゲン元素の中から選択された所定元素を含有する中間絶縁膜２０３ｂと、中間絶縁膜２０３ｂ上に形成され、シリコン及び酸素を含有する上層絶縁膜２０３ｃと、を有している。具体的には、トンネル絶縁膜２０３は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の下層絶縁膜２０３ａと、重水素、水素、フッ素及び塩素のうち少なくとも１つの元素を含有したシリコン窒化膜で形成された厚さ１〜３ｎｍ程度の中間絶縁膜２０３ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の上層絶縁膜２０３ｃと、を有している。
電荷蓄積絶縁膜２０４は厚さ２〜５ｎｍ程度のシリコン窒化膜で形成され、ブロック絶縁膜２０５は厚さ１０〜２５ｎｍ程度のシリコン酸化膜または高誘電率絶縁膜で形成されている。高誘電率絶縁膜としては、例えばバンドギャップの大きいアルミナ等がある。コントロールゲート電極２０６はポリシリコンまたは金属材料で形成されている。金属材料としては、高仕事関数を有する金属が望ましい。
本実施形態では、トンネル絶縁膜２０３の一部である中間絶縁膜２０３ｂの所定元素（重水素、水素、フッ素、または塩素）の濃度と、電荷蓄積絶縁膜２０４の前記所定元素の濃度とを比較した場合、中間絶縁膜２０３ｂの前記所定元素の濃度の方が高い。
図１７（ａ）〜（ｄ）は、トンネル絶縁膜２０３及び電荷蓄積絶縁膜２０４中における所定元素（重水素、水素、フッ素、または塩素）の濃度の分布図である。図１７（ａ）〜（ｄ）に示すように、前記所定元素濃度の分布は、どのような形でも、中間絶縁膜２０３ｂ中の所定元素の平均濃度が電荷蓄積絶縁膜２０４中の所定元素の平均濃度よりも高ければ、本実施形態の効果が得られる。
上記実施形態によれば、電荷蓄積絶縁膜２０４よりもトンネル絶縁膜２０３の一部である中間絶縁膜２０３ｂの方が、所定元素（重水素、水素、フッ素、または塩素）を多く含有している。このように、トンネル絶縁膜２０３中のシリコン窒化膜に、多量の前記所定元素が含有されることによって、シリコン窒化膜中に存在するダングリングボンドを終端させることが可能なので、電荷トラップ準位は減少する。さらに、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面と、中間絶縁膜２０３ｂ及び上層絶縁膜２０３ｃの界面と、に存在するダングリングボンドを終端させることが可能である。また、電荷蓄積絶縁膜２０４には、殆ど前記所定元素が含有されていないため、十分な電荷トラップ準位を有している。このため、確実に電荷を蓄積することができる。その結果、本実施形態では書き込み／消去特性、電荷保持特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能である。
なお、中間絶縁膜２０３ｂが重水素や水素を含有する場合は、これらの元素が半導体基板２０１及び下層絶縁膜２０３ａの界面まで拡散し、ダングリングボンドを終端するため、書き込み消去ストレスに対して劣化が小さくなる。特に重水素を含有する時にこの改善効果が大きくなる。
図１８〜図２３は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。
まず、図１８に示すように、半導体基板２０１を洗浄処理する。
次に図１９に示すように、第１の実施形態と同様にして、８００〜１０００℃の熱酸化法で半導体基板２０１表面を酸化することにより、下層絶縁膜２０３ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜を形成する。また、下層絶縁膜２０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板２０１と下層絶縁膜２０３ａとの界面に窒素を導入し、トンネル絶縁膜２０３のストレス耐性を向上させることができる。
また、堆積により、半導体基板２０１上に下層絶縁膜２０３ａを形成する場合は、ＬＰＣＶＤ法を用い、７００〜８００℃でシリコン酸化膜を堆積する。
その後、４５０℃以下の低温で下層絶縁膜２０３ａ上に、中間絶縁膜２０３ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を形成する。４５０℃以下の低温でシリコン窒化膜を形成することにより、下層絶縁膜２０３ａ上に、平坦性良くシリコン窒化膜を堆積することができる。また、低温で中間絶縁膜２０３ｂを形成することで、シリコン窒化膜中に水素や塩素(Ｓｉ前駆体の残り)が残存しやすくなる。
４５０℃以下の低温でのシリコン窒化膜の形成方法としては、ＡＬＤ法を用いるのがよい。前駆体は、例えばＤＣＳとアンモニアを用いればよい。
次に、中間絶縁膜２０３ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、中間絶縁膜２０３ｂ中と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面と、にフッ素を導入することができる。
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、中間絶縁膜２０３ｂ中と、半導体基板２０１及び下層絶縁膜２０３ａの界面と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面とに、重水素または水素を導入することができる。
次に、図２１に示すように、中間絶縁膜２０３ｂの改質熱処理後に、上層絶縁膜２０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。上層絶縁膜２０３ｃは、中間絶縁膜２０３ｂ上に低温でシリコン酸化膜を堆積することで形成される。上層絶縁膜２０３ｃの形成後に、酸素を導入すると、中間絶縁膜２０３ｂと上層絶縁膜２０３ｃとの界面にある電荷トラップ準位を低減することができる。
次に、図２２に示すように、第１の実施形態と同様にして、電荷蓄積絶縁膜２０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜２０３ｃ上にシリコン窒化膜を成膜する。高温で電荷蓄積絶縁膜２０４を形成すると、電荷蓄積絶縁膜２０４中の水素、塩素濃度を低減させることができる。
なお、電荷蓄積絶縁膜２０４を５５０℃以上の高温でＡＬＤ法を用いて形成した場合にも、電荷蓄積絶縁膜２０４中の不純物（水素や塩素）を低減できる。また、５５０℃以下の低温で電荷蓄積絶縁膜２０４を形成する場合、７００〜１０００℃の不活性ガス雰囲気で熱処理を行うことにより、シリコン窒化膜中の不純物をアニ―ルアウトして低減できる。このため、ＬＰＣＶＤ法でシリコン窒化膜を形成した場合と、同様の効果が得られる。
次に、第１の実施形態と同様にして、電荷蓄積絶縁膜２０４上に、さらにＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜２０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極膜２０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
次に、図２３に示すようにリソグラフィプロセスにより、第１の実施形態と同様にしてコントロールゲート電極２０６を形成する。
この後、例えば、半導体基板２０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１６に示すように、ソース／ドレイン領域２０２が形成される。
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
上記実施形態によれば、下層絶縁膜２０３ａ上に設けられたシリコン窒化膜に所定元素（重水素、水素、フッ素、または塩素）を導入することで、中間絶縁膜２０３ｂが形成される。このようにシリコン窒化膜に前記所定元素を導入することにより、シリコン窒化膜中のダングリングボンドが終端され、電荷トラップ準位を大幅に低減することが可能である。
さらに、上記実施形態によれば、第１の実施形態と同様に、低温でシリコン窒化膜を下層絶縁膜２０３ａ上に形成している。これにより、容易に前記所定元素をシリコン窒化膜中へ高濃度に導入することができる。また、平坦性良く下層絶縁膜２０３ａ上にシリコン窒化膜を形成することができる。これにより、局所的なリークパスによる低電界リーク電流抑制が可能となり、電荷保持特性を向上させることが可能である。さらに、半導体基板２０１及び下層絶縁膜２０３ａの界面への窒化剤の突き抜けによる電荷トラップ準位の発生を抑制することができる。このため、トラップアシストトンネル電流を抑制でき、トンネル絶縁膜２０３の電界リーク電流が低減できる。その結果、ＲｅａｄＤｉｓｔｕｒｂ特性を大幅に改善することができる。
また、上記実施形態によれば、第１の実施形態と同様に上層絶縁膜２０３ｃ上に高温でシリコン窒化膜を堆積することで電荷蓄積絶縁膜２０４が形成される。高温で形成されることにより、前記所定元素が導入されにくいシリコン窒化膜を形成することができ、十分な電荷トラップ準位を確保することができる。
（変形例）
図２４〜３０は、本実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。なお、基本的な構造及び、基本的な製造方法は、上述した第１の実施形態や第２の実施形態と同様である。したがって、上述した第１及び第２の実施形態で説明した事項及び上述した第１及び第２の実施形態から容易に類推可能な事項についての説明は省略する。
まず、図２４に示すように、半導体基板２０１を洗浄処理する。
次に図２５に示すように、８００〜１０００℃の熱酸化法で半導体基板２０１表面を酸化することにより、下層絶縁膜２０３ａとなる厚さ２．０〜４．０ｎｍ程度のシリコン酸化膜を形成する。下層絶縁膜２０３ａを高温で形成することにより、後の工程でシリコン窒化膜を形成する際に半導体基板２０１と窒素との反応を抑制することができる。また、下層絶縁膜２０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板２０１と下層絶縁膜２０３ａとの界面に窒素を導入し、トンネル絶縁膜２０３のストレス耐性を向上させることができる。
次に図２６に示すように、シリコン酸化膜２０３ａの上部分にプラズマまたはラジカル窒化法により窒素を導入し、中間絶縁膜２０３ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜を形成する。その結果、シリコン酸化膜２０３ａの上部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。この時、シリコン酸化膜２０３ａは厚さ１．０〜２．０ｎｍ程度まで薄膜化される。なお、プラズマまたはラジカル窒化法では、室温〜５００℃において、窒化剤となるイオンまたはラジカルを含有する雰囲気にシリコン酸化膜２０３ａの表面を曝せば良い。また、シリコン酸化膜２０３ａの表面を改質する際に発生するダメージを低減させるためには、ＩＣＰプラズマ、またはマイクロ波励起プラズマが好ましい。改質した後に、９００〜１０５０℃で熱処理を行う。これにより、窒素を導入した際に発生したダメージが回復する。
次に、図２７に示すように、追加で中間絶縁膜２０３ｂに対して、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行い、中間絶縁膜２０３ｂ中に酸素を導入してもよい。
次に、中間絶縁膜２０３ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、中間絶縁膜２０３ｂ中と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面と、にフッ素を導入することができる。
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、中間絶縁膜２０３ｂ中と、半導体基板２０１及び下層絶縁膜２０３ａの界面と、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面とに、重水素または水素を導入することができる。
次に、図２８に示すように、中間絶縁膜２０３ｂの改質熱処理後に、上層絶縁膜２０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。また、上層絶縁膜２０３ｃ形成後に、元素の再配置が起きない程度の６００〜９００℃の希釈酸化性雰囲気下で、上層絶縁膜２０３ｃを介して中間絶縁膜２０３ｂに酸素を導入しても良い。
次に、図２９に示すように、第１及び第２の実施形態と同様にして電荷蓄積絶縁膜２０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜２０３ｃ上にシリコン窒化膜を成膜する。高温で電荷蓄積絶縁膜２０４を形成すると、電荷蓄積絶縁膜２０４中の水素、塩素濃度を低減させることができる。
次に、第１及び第２の実施形態と同様にして、電荷蓄積絶縁膜２０４上に、ＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜２０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極膜２０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
次に、図３０に示すようにリソグラフィプロセスにより、第１及び第２の実施形態と同様にしてコントロールゲート電極２０６を形成する。
この後、例えば、半導体基板２０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図１６に示すように、ソース／ドレイン領域２０２が形成される。
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
上記変形例においても、第２の実施形態と同様の効果が得られる。また、上記変形例によれば、プラズマまたはラジカル窒化によって下層絶縁膜２０３ａの上部分を窒化することで、中間絶縁膜２０３ｂを形成する。このため、中間絶縁膜２０３ｂ中の窒素濃度を表面から内部にかけて段階的に変化させることができる。その結果、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの明確な界面が形成されなくなり、下層絶縁膜２０３ａ及び中間絶縁膜２０３ｂの界面に形成される電荷トラップ準位を低減することができ、電荷保持特性を向上させることが可能である。
なお、第１の実施形態と同様に中間絶縁膜２０３ｂに多くの酸素を導入し、その後、中間絶縁膜２０３ｂに所定元素（重水素、水素、フッ素、または塩素）を導入することで、電荷トラップ準位をさらに低減することができる。
（第３の実施形態）
図３１は、本実施形態に係る半導体装置の基本的な構造を模式的に示した、ビット線方向に沿った断面図である。
まず、図３１を用いて本実施形態の構成を説明する。なお、基本的な構造及び、基本的な製造方法は、第１の実施形態と同様である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推可能な事項についての説明は省略する。
図３１に示すように、半導体基板３０１にはソース／ドレイン領域３０２を有する素子領域が形成されている。素子領域上にはトンネル絶縁膜３０３が形成され、トンネル絶縁膜３０３上には電荷蓄積絶縁膜３０４が形成されている。電荷蓄積絶縁膜３０４上にはブロック絶縁膜３０５形成され、ブロック絶縁膜３０５上には、コントロールゲート電極３０６が形成されている。
トンネル絶縁膜３０３は、シリコン及び酸素を含有する下層絶縁膜３０３ａと、下層絶縁膜３０３ａ上に形成され、シリコン及び窒素を含有する中間絶縁膜３０３ｂと、中間絶縁膜３０３ｂ上に形成され、シリコン及び酸素を含有する上層絶縁膜３０３ｃと、を有している。具体的にはトンネル絶縁膜３０３は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の下層絶縁膜３０３ａと、トラップ準位密度が低いシリコン窒化物で形成された厚さ１〜３ｎｍ程度の中間絶縁膜３０３ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の上層絶縁膜３０３ｃと、を有している。
電荷蓄積絶縁膜３０４は厚さ２〜５ｎｍ程度のトラップ準位密度が高いシリコン窒化膜で形成され、ブロック絶縁膜３０５は厚さ１０〜２５ｎｍ程度のシリコン酸化膜または高誘電率絶縁膜で形成されている。高誘電率絶縁膜としては、例えばバンドギャップの大きいアルミナ等がある。コントロールゲート電極３０６はポリシリコンまたは金属材料で形成されている。金属材料としては、高仕事関数を有する金属が望ましい。
本実施形態では、トンネル絶縁膜３０３の一部である中間絶縁膜３０３ｂのＳｉ濃度の方が、電荷蓄積絶縁膜３０４のＳｉ濃度よりも低い。すなわち、中間絶縁膜３０３ｂの方が電荷蓄積絶縁膜３０４よりもＳｉ組成比が少なくなっており、中間絶縁膜３０３ｂの方が電荷蓄積絶縁膜３０４よりもＮ組成比が高くなっている。その結果、中間絶縁膜３０３ｂの方が電荷蓄積絶縁膜３０４よりもトラップ準位密度が低くなっている。
上記実施形態によれば、トンネル絶縁膜３０３を、シリコン酸化膜、シリコン窒化膜及び、シリコン酸化膜の積層構造とすることにより、電荷蓄積絶縁膜３０４にホールを導入しやすくなり、消去特性を向上させることが可能である。
また、上記実施形態によれば、電荷蓄積絶縁膜３０４よりも中間絶縁膜３０３ｂの方が、Ｓｉ濃度が低い。つまり、中間絶縁膜３０３ｂはＳｉ組成比が低いシリコン窒化膜で形成されている。このため、中間絶縁膜３０３ｂの電荷トラップ準位密度を十分に低くすることができる。また、電荷蓄積絶縁膜３０４はＳｉ組成比が高いシリコン窒化膜で形成されている。このため、電荷蓄積絶縁膜３０４の電荷トラップ準位密度は高く、確実に電荷を蓄積することができる。
上述したように、本実施形態では、トンネル絶縁膜３０３に設けられたシリコン窒化膜は電荷トラップ準位密度が低く、電荷蓄積絶縁膜３０４となるシリコン窒化膜は、電荷トラップ準位密度が高い。その結果、本実施形態では書き込み／消去特性、電荷保持特性及び信頼性に優れた不揮発性半導体記憶装置を得る事が可能である。
図３２〜図３６は、本実施形態に係る半導体装置の基本的な製造方法を模式的に示した、ビット線方向に沿った断面図である。
まず、図３２に示すように、半導体基板３０１を洗浄処理する。
次に図３３に示すように、第１の実施形態と同様にして、８００〜１０００℃の熱酸化法で半導体基板３０１表面を酸化することにより、下層絶縁膜３０３ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜を形成する。また、下層絶縁膜３０３ａの形成後に８００〜９００℃のＮＯ雰囲気下で熱処理を行うことにより、半導体基板３０１と下層絶縁膜３０３ａとの界面に窒素を導入し、トンネル絶縁膜３０３のストレス耐性を向上させることができる。
また、堆積により、半導体基板３０１上に下層絶縁膜３０３ａを形成する場合は、ＬＰＣＶＤ法を用い、７００〜８００℃でシリコン酸化膜を堆積する。
その後、電荷トラップ準位密度が非常に低いシリコン窒化膜を、３００℃〜４００℃の低温でＡＬＤ法を用い、ＤＣＳ及びＮ2 ＊（Ｎ2ラジカル）を交互に供給することによって堆積する。なお、Ｎ2 ＊の代わりにＮ＊（Ｎラジカル）あるいはＮＨ＊（ＮＨラジカル）を使用しても良い。このようにして、下層絶縁膜３０３ａ上に、トラップ密度の非常に低いシリコン窒化膜３０３ｂが形成される。このようにして形成されたシリコン窒化膜３０３ｂは、一般的なシリコン窒化膜に比べて窒素の比率が高く、シリコンの比率が低くなっている。
次に、図３４に示すように、中間絶縁膜３０３ｂの形成後に、上層絶縁膜３０３ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で成膜する。
次に、図３５に示すように、電荷蓄積絶縁膜３０４として、ＬＰＣＶＤ法を用いて６００℃以上で上層絶縁膜３０３ｃ上にシリコン窒化膜を成膜する。この時、Ｓｉの前駆体を多く供給することにより、通常のストイキオメトリーな組成よりもシリコンを多く含有するシリコン窒化膜を形成することが可能となる。
電荷蓄積絶縁膜３０４を５５０℃以上の高温でＡＬＤ法を用いて形成する場合においても、Ｓｉの前駆体を多く供給することにより、同様の効果が得られる。
次に、第１の実施形態と同様にして、電荷蓄積絶縁膜３０４上に、さらにＡＬＤ法またはＭＯＣＶＤ法を用いて、ブロック絶縁膜３０５として厚さ１０〜２０ｎｍ程度のアルミナ膜を形成する。さらに、コントロールゲート電極３０６としてＬＰＣＶＤ法により厚さ１５０〜２００ｎｍ程度のポリシリコンを成膜する。
次に、図３６に示すようにリソグラフィプロセスにより、第１の実施形態と同様にしてコントロールゲート電極３０６を形成する。
この後、例えば、半導体基板３０１の表面領域にヒ素等の不純物元素をイオン注入し、熱処理を行うことで、図３１に示すように、ソース／ドレイン領域３０２が形成される。
その後、周知の工程、つまり層間絶縁膜（図示せず）を形成する工程、さらに配線（図示せず）等を形成する工程を経て、不揮発性半導体記憶装置が得られる。
上記実施形態によれば、下層絶縁膜３０３ａ上に、Ｓｉ組成比の低いシリコン窒化膜を形成することで、中間絶縁膜３０３ｂが形成される。このため、中間絶縁膜３０３ｂ中の電荷トラップ準位を低減することが可能である。
また、上記実施形態によれば、第１の実施形態と同様に、低温でシリコン窒化膜を下層絶縁膜３０３ａ上に形成している。これにより、平坦性良く下層絶縁膜３０３ａ上にシリコン窒化膜を形成することができる。その結果、局所的なリークパスによる低電界リーク電流の抑制が可能となり、電荷保持特性を向上させることが可能である。さらに、半導体基板３０１及び下層絶縁膜３０３ａの界面への窒化剤の突き抜けによる電荷トラップ準位の発生を抑制することができる。このため、トラップアシストトンネル電流を抑制でき、トンネル絶縁膜３０３の電界リーク電流が低減できる。その結果、ＲｅａｄＤｉｓｔｕｒｂ特性を大幅に改善することができる。
また、上記実施形態によれば、トンネル絶縁膜３０３上に、Ｓｉ組成比の高いシリコン窒化膜を形成することで、十分な電荷トラップ準位を有する電荷蓄積絶縁膜３０４を得る事ができる。また、電荷蓄積絶縁膜３０４は高温で形成されるため、耐酸化性等に優れたシリコン窒化膜を形成することができ、十分な電荷トラップ準位を確保することができる。
なお、上述した第１〜第３の実施形態では、ソース／ドレイン用の拡散層を持つメモリセルについて示したが、ソース／ドレイン用の拡散層を持たない、いわゆるデプレッション型のメモリセルでも同様の効果が得られる。
（第４の実施形態）
次に、図３７〜図５６を用いて第４の実施形態について説明する。本実施形態は、ＢｉＣＳ（Bit Cost Scalable）と呼ばれる３次元構造を有する不揮発性半導体記憶装置に対して、上述した第１〜第３の実施形態で述べたトンネル絶縁膜の構成や製造方法を適用するものである。
図３７（ａ）は、本実施形態に係る半導体装置の基本的な構成を模式的に示した断面図であり、図３７（ｂ）は、本実施形態に係る半導体装置の基本的な構成を模式的に示した平面図である。
図３７に示すように、基板４００上に活性領域となる柱状の半導体領域（シリコン領域）４０１が形成されている。そして、半導体領域４０１の周囲には、トンネル絶縁膜４０２、電荷蓄積絶縁膜４０３及びブロック絶縁膜４０４が形成されている。すなわち、半導体領域４０１の表面にトンネル絶縁膜４０２が形成され、トンネル絶縁膜４０２の表面に電荷蓄積絶縁膜４０３が形成され、電荷蓄積絶縁膜４０３の表面にブロック絶縁膜４０４が形成されている。
トンネル絶縁膜４０２は、第１の絶縁膜４０２ａ、第２の絶縁膜４０２ｂ及び第３の絶縁膜４０２ｃを有している。第１の絶縁膜４０２ａ、第２の絶縁膜４０２ｂ及び第３の絶縁膜４０２ｃはそれぞれ、第１〜第３の実施形態に示した下層絶縁膜１０３ａ、２０３ａ、３０３ａ、中間絶縁膜絶縁膜１０３ｂ、２０３ｂ、３０３ｂ及び上層絶縁膜１０３ｃ、２０３ｃ、３０３ｃに対応する。このトンネル絶縁膜４０２に対して、第１〜第３の実施形態で述べた各種構成や各種形成方法を適用することができる。
ブロック絶縁膜４０４の周囲、すなわちブロック絶縁膜４０４の表面には、複数の制御ゲート電極４０５及び複数の層間絶縁膜４０６の積層構造が形成されている。制御ゲート電極４０５及び層間絶縁膜４０６の積層数は適宜決定される。
以上のことからわかるように、上述した半導体装置は、縦方向に複数のメモリセルが積層された構成となっている。したがって、単位面積あたりのメモリセル数を増大させることが可能である。
次に、図３７〜図４１を参照して、本実施形態の半導体装置の基本的な製造方法について説明する。
図３８〜図４１は、本実施形態の半導体装置の基本的な製造方法の一部を模式的に示した断面図であり、図３８〜図４１は、本実施形態の半導体装置の基本的な製造方法の一部を模式的に示した平面図である。
まず、図３８に示すように、基板４００上に、ＣＶＤ法を用いて層間絶縁膜４０６となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極４０５となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。
次に、図３９に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、層間絶縁膜４０６と、制御ゲート電極４０５とを選択的にエッチング除去して、半導体基板４００を露出させる。これにより、層間絶縁膜４０６及び制御ゲート電極４０５の積層構造に、直径６０ｎｍ程度の円筒状の穴４０７が形成される。その後、穴４０７の内壁にＡＬＤ法を用いて、ブロック絶縁膜４０４となる厚さ１０ｎｍ程度のアルミニウムと酸素を主成分として含有する例えばアルミナ膜を堆積する。また、このブロック絶縁膜４０４は、シリコン及び酸素を主成分として含有する例えばシリコン酸化膜でも良い。
次に、図４０に示すように、ＡＬＤ法を用いて電荷蓄積絶縁膜４０３となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。続いて、後述する方法で、第１の絶縁膜４０２ａ、第２の絶縁膜４０２ｂ及び第３の絶縁膜４０２ｃからなる積層構造のトンネル絶縁膜４０２が形成される。
次に、図４１に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、穴４０７の底面部に形成されたブロック絶縁膜４０４、電荷蓄積絶縁膜４０３、トンネル絶縁膜４０２及び半導体基板４００の表面を選択的にエッチング除去する。
次に、図３７に示すように、ＣＶＤ法を用いて、チャネル領域となる不純物をドーピングしたシリコン膜を堆積し、６００℃程度の窒素雰囲気で熱処理を行うことで半導体領域４０１を形成する。その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
以下、本実施形態と、第１〜第３の実施形態との対応関係について説明する。
まず、図３７、図４０、図４２〜図４５を用いて、第１の実施形態で述べたようなトンネル絶縁膜を本実施形態のトンネル絶縁膜に応用する場合について説明する。
図４３〜図４５は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図４３〜図４５は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
図３７に示すように、本実施形態のトンネル絶縁膜４０２は、第１の実施形態の図１の場合と同様に、シリコン及び酸素を含有する第１の絶縁膜４０２ａと、第１の絶縁膜４０２ａの表面に形成され、シリコン、窒素及び酸素を含有する第２の絶縁膜４０２ｂと、第２の絶縁膜４０２ｂの表面に形成され、シリコン及び酸素を含有する第３の絶縁膜４０２ｃと、を有している。具体的には、トンネル絶縁膜４０２は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の第１の絶縁膜４０２ａと、酸素を含有したシリコン窒化膜（例えばシリコン酸窒化膜）で形成された厚さ１〜３ｎｍ程度の第２の絶縁膜４０２ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の第３の絶縁膜４０２ｃと、を有している。
そして、トンネル絶縁膜４０２の一部である第２の絶縁膜４０２ｂの酸素濃度と、電荷蓄積絶縁膜４０３の酸素濃度とを比較した場合、第２の絶縁膜４０２ｂの酸素濃度の方が高い。
図４２（ａ）〜（ｅ）は、トンネル絶縁膜４０２及び電荷蓄積絶縁膜４０３における酸素濃度の分布図である。図４２（ａ）〜（ｅ）に示すように、酸素濃度の分布は、どのような形でも、第２の絶縁膜４０２ｂ中の平均酸素濃度が電荷蓄積絶縁膜４０３中の平均酸素濃度よりも高ければ、本実施形態の効果が得られる。
トンネル絶縁膜４０２をこのような構成とすることで、第１の実施形態で述べた効果と同様の効果を得ることが可能である。
なお、トンネル絶縁膜４０２には、第１の実施形態で述べた構成材料と同様の構成材料を用いることが可能である。
次に、第１の実施形態に対応するトンネル絶縁膜４０２の製造方法を説明する。
まず、図４３に示すように、電荷蓄積絶縁膜４０３の露出面に第３の絶縁膜４０２ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。
次に、図４４に示すように、４５０℃以下の低温で第３の絶縁膜４０２ｃの露出面に第２の絶縁膜４０２ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を、ＡＬＤ法を用いて形成する。
次に、図４５に示すように、低温で形成したシリコン窒化膜に対して、４００〜９００℃の酸化性雰囲気に曝すことでシリコン窒化膜の露出面側領域に酸素を導入する。このようにして、第２の絶縁膜４０２ｂが形成される。
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
これにより、第１の実施形態のトンネル絶縁膜１０３と同様のトンネル絶縁膜４０２が形成される。
トンネル絶縁膜４０２をこのような方法で形成することで、第１の実施形態で述べた効果と同様の効果を得ることが可能である。
次に、図４０、図４６及び図４７を用いて、第１の実施形態の変形例で述べたようなトンネル絶縁膜の変形例を本実施形態のトンネル絶縁膜に応用する場合について説明する。
図４６（ａ）及び図４７（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図４６（ｂ）及び図４７（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
まず、図４６に示すように、電荷蓄積絶縁膜４０３の露出面に第３の絶縁膜４０２ｃとなる厚さ２．０〜６．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。続いて、シリコン酸化膜４０２ｃの露出面部分にプラズマまたはラジカル窒化法により窒素を導入する。
これにより、図４７に示すように、第２の絶縁膜４０２ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜が形成される。その結果、シリコン酸化膜４０２ｃの露出面部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
これにより、第１の実施形態のトンネル絶縁膜１０３と同様のトンネル絶縁膜４０２が形成される。
トンネル絶縁膜４０２をこのような方法で形成することで、第１の実施形態の変形例で述べた効果と同様の効果を得ることが可能である。
続いて、図３７、図４０、図４８〜図５１を用いて、第２の実施形態で述べたようなトンネル絶縁膜を本実施形態のトンネル絶縁膜に応用する場合について説明する。
図４９（ａ）〜図５１（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図４９（ｂ）〜図５１（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
図３７に示すように、本実施形態のトンネル絶縁膜４０２は、第２の実施形態の図１６の場合と同様に、シリコン及び酸素を含有する第１の絶縁膜４０２ａと、第１の絶縁膜４０２ａの表面に形成され、シリコン、窒素、並びに、水素、重水素及びハロゲン元素の中から選択された所定元素を含有する第２の絶縁膜４０２ｂと、第２の絶縁膜４０２ｂ上に形成され、シリコン及び酸素を含有する第３の絶縁膜４０２ｃと、を有している。具体的には、トンネル絶縁膜４０２は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の第１の絶縁膜４０２ａと、重水素、水素、フッ素及び塩素のうち少なくとも１つの元素を含有したシリコン窒化膜で形成された厚さ１〜３ｎｍ程度の第２の絶縁膜４０２ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の第３の絶縁膜４０２ｃと、を有している。
そして、トンネル絶縁膜４０２の一部である第２の絶縁膜４０２ｂの所定元素（重水素、水素、フッ素、または塩素）の濃度と、電荷蓄積絶縁膜４０３の前記所定元素の濃度とを比較した場合、第２の絶縁膜４０２ｂの前記所定元素の濃度の方が高い。
図４８（ａ）〜図４８（ｄ）は、トンネル絶縁膜４０２及び電荷蓄積絶縁膜４０３中における所定元素（重水素、水素、フッ素、または塩素）の濃度の分布図である。図４８（ａ）〜図４８（ｄ）に示すように、酸素濃度の分布は、どのような形でも、第２の絶縁膜４０２ｂ中の平均酸素濃度が電荷蓄積絶縁膜４０３中の平均酸素濃度よりも高ければ、本実施形態の効果が得られる。
トンネル絶縁膜４０２をこのような構成とすることで、第２の実施形態で述べた効果と同様の効果を得ることが可能である。
なお、トンネル絶縁膜４０２には、第２の実施形態で述べた構成材料と同様の構成材料を用いることが可能である。
次に、第２の実施形態に対応するトンネル絶縁膜４０２の製造方法を説明する。
まず、図４９に示すように、電荷蓄積絶縁膜４０３の露出面に第３の絶縁膜４０２ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。
次に、図５０に示すように、４５０℃以下の低温で第３の絶縁膜４０２ｃの露出面に第２の絶縁膜４０２ｂとなる、厚さ１．０〜３．０ｎｍ程度のシリコン窒化膜を、ＡＬＤ法を用いて形成する。
次に、図５１に示すように、第２の絶縁膜４０２ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面と、にフッ素を導入することができる。
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面とに、重水素または水素を導入することができる。
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
これにより、第２の実施形態のトンネル絶縁膜２０３と同様のトンネル絶縁膜４０２が形成される。
トンネル絶縁膜４０２をこのような方法で形成することで、第２の実施形態で述べた効果と同様の効果を得ることが可能である。
次に、図４０、図５２〜図５４を用いて、第２の実施形態の変形例で述べたようなトンネル絶縁膜の変形例を本実施形態のトンネル絶縁膜に応用する場合について説明する。
図５２（ａ）〜図５４（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図５２（ｂ）〜図５４（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
まず、図５２に示すように、第３の絶縁膜４０２ｃとなる厚さ２．０〜６．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。続いて、シリコン酸化膜４０２ｃの露出面部分にプラズマまたはラジカル窒化法により窒素を導入する。
これにより、図５３に示すように、第２の絶縁膜４０２ｂとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸窒化膜を形成する。その結果、シリコン酸化膜４０２ｃの露出面部分は、酸素を多く含有した電荷トラップの少ないシリコン酸窒化膜に改質される。追加で第２の絶縁膜４０２ｂに対して、４００〜７００℃の水蒸気を含有する雰囲気で熱処理を行い、第２の絶縁膜４０２ｂ中に酸素を導入してもよい。
次に、図５４に示すように、第２の絶縁膜４０２ｂを形成した後に、上述した所定元素の導入を行う。具体的には以下の通りである。
フッ素を導入する場合、フッ素を含有した雰囲気中にて４００〜７００℃の熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面と、にフッ素を導入することができる。
また、重水素、または水素を導入する場合は、重水素または水素を含有した雰囲気にて４００〜６００℃で熱処理を行うことで、第２の絶縁膜４０２ｂ中と、第３の絶縁膜４０２ｃ及び第２の絶縁膜４０２ｂの界面とに、重水素または水素を導入することができる。
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
これにより、第２の実施形態のトンネル絶縁膜２０３と同様のトンネル絶縁膜４０２が形成される。
トンネル絶縁膜４０２をこのような方法で形成することで、第２の実施形態の変形例で述べた効果と同様の効果を得ることが可能である。
次に、図３７、図４０、図５５及び図５６を用いて、第３の実施形態で述べたようなトンネル絶縁膜を本実施形態のトンネル絶縁膜に応用する場合について説明する。
図５５（ａ）及び図５６（ａ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した断面図であり、図５５（ｂ）及び図５６（ｂ）は、本実施形態の半導体装置のトンネル絶縁膜の基本的な製造方法を模式的に示した平面図である。
図３７に示すように、本実施形態のトンネル絶縁膜４０２は、第３の実施形態の図３１の場合と同様に、シリコン及び酸素を含有する第１の絶縁膜４０２ａと、第１の絶縁膜４０２ａの表面に形成され、シリコン及び窒素を含有する第２の絶縁膜４０２ｂと、第２の絶縁膜４０２ｂの表面に形成され、シリコン及び酸素を含有する第３の絶縁膜４０２ｃと、を有している。具体的には、トンネル絶縁膜４０２は、シリコン酸化膜で形成された厚さ１〜２ｎｍ程度の第１の絶縁膜４０２ａと、シリコン窒化膜で形成された厚さ１〜３ｎｍ程度の第２の絶縁膜４０２ｂと、シリコン酸化膜で形成された厚さ１〜４ｎｍ程度の第３の絶縁膜４０２ｃと、を有している。
そして、このトンネル絶縁膜４０２において、電荷蓄積絶縁膜４０３よりも第２の絶縁膜４０２ｂの方が、Ｓｉ濃度が低い。つまり、第２の絶縁膜４０２ｂはＳｉ組成比が低いシリコン窒化膜で形成されている。このため、第２の絶縁膜４０２ｂの電荷トラップ準位密度を十分に低くすることができる。また、電荷蓄積絶縁膜４０３はＳｉ組成比が高いシリコン窒化膜で形成されている。このため、電荷蓄積絶縁膜４０３の電荷トラップ準位密度は高く、確実に電荷を蓄積することができる。
トンネル絶縁膜４０２をこのような構成とすることで、第３の実施形態で述べた効果と同様の効果を得ることが可能である。
なお、トンネル絶縁膜４０２には、第３の実施形態で述べた構成材料と同様の構成材料を用いることが可能である。
次に、第３の実施形態に対応するトンネル絶縁膜４０２の製造方法を説明する。
まず、図５５に示すように、第３の絶縁膜４０２ｃとなる厚さ１．０〜３．０ｎｍ程度のシリコン酸化膜を、ＡＬＤ法を用いて４５０〜６００℃で堆積する。
次に、図５６に示すように、電荷トラップ準位密度が非常に低いシリコン窒化膜を、３００℃〜４００℃の低温でＡＬＤ法を用い、ＤＣＳ及びＮ2 ＊（Ｎ2ラジカル）を交互に供給することによって堆積する。なお、Ｎ2 ＊の代わりにＮ＊（Ｎラジカル）あるいはＮＨ＊（ＮＨラジカル）を使用しても良い。このようにして、第３の絶縁膜４０２ｃの表面に、トラップ密度の非常に低いシリコン窒化膜（第２の絶縁膜）４０２ｂが形成される。このようにして形成されたシリコン窒化膜４０２ｂは、一般的なシリコン窒化膜に比べて窒素の比率が高く、シリコンの比率が低くなっている。
次に、図４０に示すように、第１の絶縁膜４０２ａとなる厚さ１．０〜２．５ｎｍ程度のシリコン酸化膜をＡＬＤ法を用いて形成する。
これにより、第３の実施形態のトンネル絶縁膜３０３と同様のトンネル絶縁膜４０２が形成される。
トンネル絶縁膜４０２をこのような方法で形成することで、第３の実施形態で述べた効果と同様の効果を得ることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
１０１、２０１、３０１…半導体基板
１０２、２０２、３０２…ソース／ドレイン領域
１０３、２０３、３０３、４０２…トンネル絶縁膜
１０３ａ、２０３ａ、３０３ａ…下層絶縁膜
１０３ｂ、２０３ｂ、３０３ｂ…中間絶縁膜
１０３ｃ、２０３ｃ、３０３ｃ…上層絶縁膜
１０４、２０４、３０４、４０３…電荷蓄積絶縁膜
１０５、２０５、３０５、４０４…ブロック絶縁膜
１０６、２０６、３０６、４０５…コントロールゲート電極
４０１…半導体領域
４０２ａ…第１の絶縁膜
４０２ｂ…第２の絶縁膜
４０２ｃ…第３の絶縁膜

Claims (7)

  1. 半導体領域と、
    前記半導体領域の表面に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、
    前記ブロック絶縁膜の表面に形成された制御ゲート電極と、
    を備え、
    前記トンネル絶縁膜は、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成された第２の絶縁膜と、前記第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜と、を有し、
    前記第２の絶縁膜中の電荷トラップ準位密度は、前記電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低いことを特徴とする半導体装置。
  2. 前記第２の絶縁膜は、シリコン、窒素及び酸素を含有し、且つ前記電荷蓄積絶縁膜よりも高い酸素濃度を有することを特徴とする請求項１記載の半導体装置。
  3. 前記第２の絶縁膜は、シリコン、窒素、並びに、水素、重水素及びハロゲン元素の中から選択された所定元素を含有し、且つ前記電荷蓄積絶縁膜よりも高い前記所定元素の濃度を有することを特徴とする請求項１記載の半導体装置。
  4. 前記第２の絶縁膜は、シリコン及び窒素を含有し、且つ前記電荷蓄積絶縁膜よりも低いシリコン組成比を有することを特徴とする請求項１記載の半導体装置。
  5. 半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
    前記トンネル絶縁膜を形成する工程は、
    前記半導体領域の表面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上部分に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の表面にシリコン及び酸素を含有する第３の絶縁膜を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  6. 半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備え、
    前記トンネル絶縁膜が、前記半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜と、前記第１の絶縁膜の表面に形成され、シリコン及び窒素を含有する第２の絶縁膜と、前記第２の絶縁膜表面に形成され、シリコン及び酸素を含有する第３の絶縁膜とを含む半導体装置の製造方法であって、
    前記第２の絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の形成温度より低い温度で形成することを特徴とする半導体装置の製造方法。
  7. 半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
    前記トンネル絶縁膜を形成する工程は、前記電荷蓄積絶縁膜の露出面に、シリコン及び酸素を含有する第３の絶縁膜を形成する工程と、前記第３の絶縁膜の露出面側領域に窒素を導入して、シリコン、窒素及び酸素を含有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の露出面にシリコン及び酸素を含有する第１の絶縁膜を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2009172359A 2008-07-28 2009-07-23 半導体装置及びその製造方法 Expired - Fee Related JP5443873B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009172359A JP5443873B2 (ja) 2008-07-28 2009-07-23 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008193922 2008-07-28
JP2008193922 2008-07-28
JP2009172359A JP5443873B2 (ja) 2008-07-28 2009-07-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010056533A true JP2010056533A (ja) 2010-03-11
JP5443873B2 JP5443873B2 (ja) 2014-03-19

Family

ID=41567864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009172359A Expired - Fee Related JP5443873B2 (ja) 2008-07-28 2009-07-23 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8253189B2 (ja)
JP (1) JP5443873B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211200A (ja) * 2010-03-26 2011-10-20 Samsung Electronics Co Ltd ３次元半導体装置
JP2016072470A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018157035A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体装置、およびその製造方法
US10446552B2 (en) 2017-09-19 2019-10-15 Toshiba Memory Corporation Memory element
US11417674B2 (en) 2020-02-06 2022-08-16 Kioxia Corporation Semiconductor memory device and method of manufacturing semiconductor memory device
US20220406796A1 (en) * 2021-06-17 2022-12-22 Kioxia Corporation Semiconductor memory device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5238332B2 (ja) * 2008-04-17 2013-07-17 株式会社東芝 半導体装置の製造方法
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
EP3460845A1 (en) * 2010-07-30 2019-03-27 Monolithic 3D Inc. A 3d semiconductor device and system
JP2013179106A (ja) * 2012-02-28 2013-09-09 Hitachi Ltd Ｍｉｍキャパシタを有する半導体装置
JP2013197363A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US10892156B2 (en) * 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
KR102653530B1 (ko) * 2018-12-27 2024-04-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP2021136410A (ja) 2020-02-28 2021-09-13 キオクシア株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363329A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体記憶装置
JP2006216215A (ja) * 2005-01-27 2006-08-17 Micronics Internatl Co Ltd 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法
JP2007294845A (ja) * 2006-03-31 2007-11-08 Toshiba Corp 半導体装置およびその製造方法
JP2008171968A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202457B2 (ja) * 1993-12-16 2001-08-27 株式会社東芝 半導体装置の製造方法
JP2004158810A (ja) 2002-09-10 2004-06-03 Fujitsu Ltd 不揮発性半導体メモリ
JP4296128B2 (ja) * 2004-06-23 2009-07-15 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
US7642585B2 (en) * 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7636257B2 (en) * 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
KR100628875B1 (ko) * 2005-08-19 2006-09-26 삼성전자주식회사 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
WO2008156215A1 (ja) * 2007-06-21 2008-12-24 Tokyo Electron Limited Ｍｏｓ型半導体メモリ装置
JP2009027134A (ja) * 2007-06-21 2009-02-05 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
US20090321809A1 (en) * 2008-06-30 2009-12-31 Nirmal Ramaswamy Graded oxy-nitride tunnel barrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363329A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体記憶装置
JP2006216215A (ja) * 2005-01-27 2006-08-17 Micronics Internatl Co Ltd 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法
JP2007294845A (ja) * 2006-03-31 2007-11-08 Toshiba Corp 半導体装置およびその製造方法
JP2008171968A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 不揮発性半導体記憶装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903327B2 (en) 2010-03-26 2021-01-26 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US11588032B2 (en) 2010-03-26 2023-02-21 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9564499B2 (en) 2010-03-26 2017-02-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9768266B2 (en) 2010-03-26 2017-09-19 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP2011211200A (ja) * 2010-03-26 2011-10-20 Samsung Electronics Co Ltd ３次元半導体装置
US11888042B2 (en) 2010-03-26 2024-01-30 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP2016072470A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI668841B (zh) * 2014-09-30 2019-08-11 日商瑞薩電子股份有限公司 半導體裝置之製造方法
JP2018157035A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体装置、およびその製造方法
US10153262B2 (en) 2017-03-16 2018-12-11 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
US10446552B2 (en) 2017-09-19 2019-10-15 Toshiba Memory Corporation Memory element
US11417674B2 (en) 2020-02-06 2022-08-16 Kioxia Corporation Semiconductor memory device and method of manufacturing semiconductor memory device
US20220406796A1 (en) * 2021-06-17 2022-12-22 Kioxia Corporation Semiconductor memory device
US11737281B2 (en) * 2021-06-17 2023-08-22 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
JP5443873B2 (ja) 2014-03-19
US20100019312A1 (en) 2010-01-28
US8253189B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
JP5443873B2 (ja) 半導体装置及びその製造方法
JP5566845B2 (ja) 半導体装置の製造方法
JP5032145B2 (ja) 半導体装置
TWI355716B (en) Non-volatile memory device and method for fabricat
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
JP5416936B2 (ja) 半導体装置およびその製造方法
US8841183B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US20100006923A1 (en) Semiconductor device and method for manufacturing the same
JP4921837B2 (ja) 半導体装置の製造方法
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
KR100932321B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2009272348A (ja) 半導体装置およびその製造方法
JP2020150227A (ja) 半導体装置およびその製造方法
JP2008182104A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
JPWO2007043491A1 (ja) 半導体記憶装置およびその製造方法
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20090256192A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2009176803A (ja) 半導体装置およびその製造方法
JP5355063B2 (ja) 半導体装置及びその製造方法
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP2009238903A (ja) 半導体装置及びその製造方法
KR100933840B1 (ko) 플래시 메모리 소자의 제조 방법
KR101033223B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

LAPS Cancellation because of no payment of annual fees