JP2008171968A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2008171968A JP2008171968A JP2007002992A JP2007002992A JP2008171968A JP 2008171968 A JP2008171968 A JP 2008171968A JP 2007002992 A JP2007002992 A JP 2007002992A JP 2007002992 A JP2007002992 A JP 2007002992A JP 2008171968 A JP2008171968 A JP 2008171968A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- film
- transistor
- memory device
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリ列を有する不揮発性半導体記憶装置であって、メモリ列は、柱状半導体と、柱状半導体の周囲に形成された絶縁膜と、絶縁膜の周囲を介して形成されたゲート電極となる第1から第nの電極(nは2以上の自然数)とを有しており、第1から第nの電極の間の各々の領域において、絶縁膜の周囲を介して形成された層間電極と、を有していることを特徴とする不揮発性半導体記憶装置を提供することにより上記課題を解決する。
【選択図】図32
Description
本発明における一実施の形態を以下に記載する。
最初に、図3(A)、(B)に基づき本実施の形態に係る一つのメモリストリングス10のメモリトランジスタMTr1mn〜MTr4mnにおける「読み出し動作」、「書き込み動作」及び「消去動作」について説明する。なお、「読み出し動作」及び「書き込み動作」については、メモリトランジスタMTr3mnを例にとって説明している。
メモリトランジスタMTr3mnからのデータの読み出し時には、ビット線BLmにVbl(例えば0.7V)、ソース線SLに0V、選択ゲート線SGD及びSGSにVdd(例えば3.0V)、P−Well領域にVPW(例えば0V)を印加する。そして、読み出したいビット(MTr3mn)が接続されているワード線WL3を0Vとし、それ以外のワード線WLをVread(例えば、4.5V)に設定する。これにより、読み出したいビット(MTr3mn)のしきい値Vthが0Vより大きいか小さいかで、ビット線BLmに電流が流れるかどうかが決まるため、ビット線BLmの電流をセンスすることによってビット(MTr3mn)のデータ情報を読み出すことが可能となる。なお、同様の動作によって他のビット(メモリトランジスタMTr1mn、MTr2mn、MTr4mn)のデータを読み出すことができる。
メモリトランジスタMTr3mnにデータ“0”を書き込む場合、即ち、メモリトランジスタMTr3mnの電荷蓄積層に電子を注入してメモリトランジスタのしきい値を上げる(しきい値を正の方向にシフトさせる)場合は、BLmに0V、ソース線SLにVdd、選択ゲート線SGDnにVdd(例えば3.0V)、選択ゲート線SGSにVoff(例えば0V)、P−Well領域にVPW(例えば0V)を印加し、書き込みたいビット(MTr3)のワード線WL3をVprog(例えば18V)、それ以外のワード線WLをVpass(例えば10V)とすることで、所望ビット(MTr3mn)のみ電荷蓄積層に印加される電界強度が強くなり電荷蓄積層に電子が注入され、メモリトランジスタMTr3mnのしきい値が正の方向にシフトする。
データの消去時には、複数のメモリストリングス10からなるブロック単位でメモリトランジスタMTr1mn〜MTr4mnのデータの消去を行う。
図6は、本実施の形態に係る不揮発性半導体記憶装置1において、点線で示したメモリトランジスタMTr321のデータの読み出し動作を行う場合のバイアス状態を示した図である。ここでも、本実施の形態におけるメモリトランジスタMTrは、半導体11と電荷蓄積層として機能する絶縁膜(酸化珪素膜、窒化珪素膜、酸化珪素膜の積層膜)と導電体層(本実施の形態においてはポリシリコン層)とからなる所謂MONOS型縦型トランジスタであり、電荷蓄積層に電子が蓄積されていない状態のメモリトランジスタMTrのしきい値Vth(中性しきい値)が0V付近にあるとして説明する。
図7は、本実施の形態に係る不揮発性半導体記憶装置1において、点線で示したメモリトランジスタMTr321のデータの書き込み動作を行う場合のバイアス状態を示した図である。
データの消去時には、複数のメモリストリングスからなるブロック単位でメモリトランジスタMTrのデータの消去を行う。図8、図9は、本実施の形態に係る不揮発性半導体記憶装置1において、選択したブロックのメモリトランジスタMTrのデータの消去動作を行う場合のバイアス状態を示した図である。
〔機能〕
次に本実施の形態に係る不揮発性半導体記憶装置の機能について、具体的に説明する。
形成されるチャネルが狭くなり、不安定であり、また抵抗も高くなる。
第2の実施の形態は、第1の実施の形態において、層間電極であるN+型ポリシリコン膜を金属膜に代えて形成したものである。
Claims (5)
- 電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリ列を有する不揮発性半導体記憶装置であって、
前記メモリ列は、柱状半導体と、前記柱状半導体の周囲に形成された絶縁膜と、前記絶縁膜を介して周囲に形成されたゲート電極となる第1から第nの電極(nは2以上の自然数)とを有しており、
前記第1から第nの電極の間の各々の領域において、前記絶縁膜を介して周囲に形成された層間電極と、
を有していることを特徴とする不揮発性半導体記憶装置。 - 前記メモリ列の前記第1から第nの電極は、2次元的に広がる第1から第nの板状の導電体層により形成され、
各々の前記層間電極は2次元的に広がる板状の導電体層により形成されており、
前記板状の導電体層により、別の前記メモリ列の前記第1から第nの電極が形成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記複数のメモリ列は、前記柱状半導体に垂直な面内にマトリックス状に配置されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記層間電極は、前記第1から第nの電極を構成する材料とは異なる仕事関数を有する材料により形成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第1から第nの電極は、第1の導電型の半導体材料により構成されており、前記層間電極は、第2の導電型の半導体材料により構成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002992A JP4908238B2 (ja) | 2007-01-11 | 2007-01-11 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002992A JP4908238B2 (ja) | 2007-01-11 | 2007-01-11 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008171968A true JP2008171968A (ja) | 2008-07-24 |
JP4908238B2 JP4908238B2 (ja) | 2012-04-04 |
Family
ID=39699795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007002992A Expired - Fee Related JP4908238B2 (ja) | 2007-01-11 | 2007-01-11 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4908238B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040122A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 不揮発性半導体記憶装置の駆動方法 |
JP2010056533A (ja) * | 2008-07-28 | 2010-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010062239A (ja) * | 2008-09-02 | 2010-03-18 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2010114360A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010118580A (ja) * | 2008-11-14 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010157734A (ja) * | 2008-12-31 | 2010-07-15 | Samsung Electronics Co Ltd | 半導体記憶素子及びその形成方法 |
JP2010161199A (ja) * | 2009-01-08 | 2010-07-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010187000A (ja) * | 2009-02-10 | 2010-08-26 | Samsung Electronics Co Ltd | 垂直nandチャンネルとこれを含む不揮発性メモリー装置、及び垂直nandメモリー装置 |
JP2010199235A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20100136785A (ko) * | 2009-06-19 | 2010-12-29 | 삼성전자주식회사 | 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법 |
JP2011014675A (ja) * | 2009-07-01 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011054802A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
US8084805B2 (en) | 2008-09-30 | 2011-12-27 | Samsung Electronics Co., Ltd. | Three-dimensional microelectronic devices including repeating layer patterns of different thicknesses |
US8334551B2 (en) | 2008-09-26 | 2012-12-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
JPWO2011055433A1 (ja) * | 2009-11-04 | 2013-03-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9917099B2 (en) | 2016-03-09 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor device having vertical channel between stacked electrode layers and insulating layers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079496A (ja) * | 1996-08-13 | 1998-03-24 | Samsung Electron Co Ltd | 不揮発性メモリ装置 |
JPH11224940A (ja) * | 1997-12-05 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2003078044A (ja) * | 2001-06-23 | 2003-03-14 | Fujio Masuoka | 半導体記憶装置及びその製造方法 |
JP2003078042A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 不揮発性半導体記憶装置、その製造方法及びその動作方法 |
-
2007
- 2007-01-11 JP JP2007002992A patent/JP4908238B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1079496A (ja) * | 1996-08-13 | 1998-03-24 | Samsung Electron Co Ltd | 不揮発性メモリ装置 |
JPH11224940A (ja) * | 1997-12-05 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
JP2003078044A (ja) * | 2001-06-23 | 2003-03-14 | Fujio Masuoka | 半導体記憶装置及びその製造方法 |
JP2003078042A (ja) * | 2001-08-31 | 2003-03-14 | Sharp Corp | 不揮発性半導体記憶装置、その製造方法及びその動作方法 |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056533A (ja) * | 2008-07-28 | 2010-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010040122A (ja) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | 不揮発性半導体記憶装置の駆動方法 |
JP2010062239A (ja) * | 2008-09-02 | 2010-03-18 | Toshiba Corp | 半導体装置およびその製造方法 |
US8334551B2 (en) | 2008-09-26 | 2012-12-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
US8952438B2 (en) | 2008-09-30 | 2015-02-10 | Samsung Electronics Co., Ltd. | Three-dimensional microelectronic devices including horizontal and vertical patterns |
US8450788B2 (en) | 2008-09-30 | 2013-05-28 | Samsung Electronics Co., Ltd. | Three-dimensional microelectronic devices including horizontal and vertical patterns |
US8084805B2 (en) | 2008-09-30 | 2011-12-27 | Samsung Electronics Co., Ltd. | Three-dimensional microelectronic devices including repeating layer patterns of different thicknesses |
JP2010114360A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010118580A (ja) * | 2008-11-14 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010157734A (ja) * | 2008-12-31 | 2010-07-15 | Samsung Electronics Co Ltd | 半導体記憶素子及びその形成方法 |
JP2010161199A (ja) * | 2009-01-08 | 2010-07-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9640545B2 (en) | 2009-02-10 | 2017-05-02 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical NAND channels and methods of forming the same |
US9899401B2 (en) | 2009-02-10 | 2018-02-20 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical NAND channels and methods of forming the same |
JP2010187000A (ja) * | 2009-02-10 | 2010-08-26 | Samsung Electronics Co Ltd | 垂直nandチャンネルとこれを含む不揮発性メモリー装置、及び垂直nandメモリー装置 |
JP2010199235A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8767473B2 (en) | 2009-06-19 | 2014-07-01 | Samsung Electronics Co., Ltd. | Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby |
KR101635504B1 (ko) | 2009-06-19 | 2016-07-04 | 삼성전자주식회사 | 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법 |
JP2011003264A (ja) * | 2009-06-19 | 2011-01-06 | Samsung Electronics Co Ltd | 3次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法 |
USRE46623E1 (en) | 2009-06-19 | 2017-12-05 | Samsung Electronics Co., Ltd. | Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby |
KR20100136785A (ko) * | 2009-06-19 | 2010-12-29 | 삼성전자주식회사 | 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법 |
JP2011014675A (ja) * | 2009-07-01 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011054802A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JPWO2011055433A1 (ja) * | 2009-11-04 | 2013-03-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8698313B2 (en) | 2009-11-04 | 2014-04-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory apparatus |
US9917099B2 (en) | 2016-03-09 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor device having vertical channel between stacked electrode layers and insulating layers |
US10276590B2 (en) | 2016-03-09 | 2019-04-30 | Toshiba Memory Corporation | Method for manufacturing a semiconductor device including a vertical channel between stacked electrode layers and an insulating layer |
Also Published As
Publication number | Publication date |
---|---|
JP4908238B2 (ja) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908238B2 (ja) | 不揮発性半導体記憶装置 | |
US11903207B2 (en) | Method for writing data of a first memory cell transistor of a nonvolatile semiconductor memory device | |
US7910979B2 (en) | Nonvolatile semiconductor memory device | |
US9099527B2 (en) | Non-volatile memory device and method of manufacturing the same | |
US8278695B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP5016928B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US7982260B2 (en) | Semiconductor memory device | |
US11444098B2 (en) | Vertical non-volatile memory devices and methods of programming the same | |
JP2008103429A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR20130045622A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
JP2002368141A (ja) | 不揮発性半導体メモリ装置 | |
KR20090064372A (ko) | 비휘발성 메모리 어레이 | |
JP4498198B2 (ja) | 不揮発性半導体記憶装置 | |
JP6623247B2 (ja) | フラッシュメモリおよびその製造方法 | |
JPWO2009025368A1 (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
KR20100013936A (ko) | 플래시 메모리 소자, 이의 동작 방법 및 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |