JP2008103429A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2008103429A
JP2008103429A JP2006283117A JP2006283117A JP2008103429A JP 2008103429 A JP2008103429 A JP 2008103429A JP 2006283117 A JP2006283117 A JP 2006283117A JP 2006283117 A JP2006283117 A JP 2006283117A JP 2008103429 A JP2008103429 A JP 2008103429A
Authority
JP
Japan
Prior art keywords
film
insulating film
memory device
semiconductor memory
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006283117A
Other languages
English (en)
Other versions
JP5100080B2 (ja
Inventor
Takashi Kito
傑 鬼頭
Hirofumi Inoue
裕文 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006283117A priority Critical patent/JP5100080B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to KR1020070104665A priority patent/KR100938514B1/ko
Priority to US11/874,004 priority patent/US7952136B2/en
Priority to TW096138931A priority patent/TWI355071B/zh
Priority to CNB2007101930008A priority patent/CN100573888C/zh
Publication of JP2008103429A publication Critical patent/JP2008103429A/ja
Priority to KR1020090027142A priority patent/KR100989231B1/ko
Priority to US13/085,622 priority patent/US8318602B2/en
Application granted granted Critical
Publication of JP5100080B2 publication Critical patent/JP5100080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】ワード線電極へのコンタクトの加工工程を短縮してコスト削減を可能とする、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供する。
【解決手段】基板と、前記基板に対して垂直に形成された柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第２の絶縁膜と、前記第２の絶縁膜の周りに形成された導電体層７とを有する電気的に書き換え可能なメモリセルが直列に接続されたメモリストリングスと、前記導電体層７と駆動回路３とを接続するコンタクトとを備え、前記導電体層７の端部は前記基板に対して上方に折り曲げられ、且つ折り曲げられた前記導電体層７の各端面上に前記コンタクトが設けられていることを特徴とする不揮発性半導体記憶装置１を構成する。
【選択図】図１

Description

本発明は、電気的にデータの書き換えが可能な半導体記憶装置に関し、半導体記憶装置の中でも、特に不揮発性半導体記憶装置に関する。
小型で大容量な不揮発性半導体記憶装置の需要が急増し、高集積化、大容量化が期待できるＮＡＮＤ型フラッシュメモリが注目されているが、一般的な製造方法では、配線パターン等の微細加工のためのデザインルールの縮小化が困難になってきている。
そこで、近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が多数提案されている（特許文献１乃至３及び非特許文献１）。
メモリセルを３次元的に配置した従来の半導体記憶装置の多くは、メモリセル部分１層毎に複数のフォトエッチングプロセス（Ｐｈｏｔｏ Ｅｔｃｈｉｎｇ Ｐｒｏｃｅｓｓ、以下「ＰＥＰ」という。いわゆるフォトレジストを使ったリソグラフィ工程とエッチングなどの加工工程とを用いてパターンニングを行うプロセス。）を行う必要がある。ここで、そのデザインルールの最小線幅で行うフォトエッチングプロセスを「クリティカルＰＥＰ」とし、そのデザインルールの最小線幅より大きな線幅で行うフォトエッチングプロセスを「ラフＰＥＰ」とすると、メモリセルを３次元的に配置した従来の半導体記憶装置においては、メモリセル部分１層につきクリティカルＰＥＰ数が３以上必要である。また、メモリセルを単純に積層していくものが多く、３次元化によるコスト増大が避けられない。
また、メモリセルを３次元的に配置した場合、特にワード線電極となるポリシリコン層（又は、アモルファスシリコン層でもよい。）又は、メタル層へのビアホールを形成する加工工程について、同一の工程で全てのホールを形成することができれば、加工工程の短縮に直結しコスト抑制効果を高めることが可能となる。
特開２００３−０７８０４４号 米国特許第５,５９９,７２４号 米国特許第５,７０７,８８５号 Masuoka et al., "Novel Ultrahigh-Density Flash Memory With a Stacked-Surrounding Gate Transistor (S-SGT) Structured Cell", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 50, NO4, pp945-951, April 2003
本発明は、ワード線電極へのコンタクトの加工工程を短縮してコスト削減を可能とする、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供する。
本発明の一実施形態によれば、基板と、前記基板に対して垂直に形成された柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第２の絶縁膜と、前記第２の絶縁膜の周りに形成された導電体層とを有する電気的に書き換え可能なメモリセルが直列に接続されたメモリストリングスと、前記導電体層と駆動回路とを接続するコンタクトとを備え、前記導電体層の端部は前記基板に対して上方に折り曲げられ、且つ折り曲げられた前記導電体層の各端面上に前記コンタクトが設けられていることを特徴とする不揮発性半導体記憶装置が提供される。
また、本発明の一実施形態によれば、半導体基板上に第１の絶縁膜を形成し、前記第１の絶縁膜を所定の角度をもって開口し、前記第１の絶縁膜上に導電体膜と第２の絶縁膜とを交互に、且つ前記開口側壁にも沿って折れ曲がるように形成し、前記第２の絶縁膜、導電体膜を平坦化し、露出した前記導電体膜の端面上に駆動回路と接続するビアホールを形成することを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明によって、ワード線電極へのコンタクトの加工工程を短縮してコスト削減を可能とする、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供することができる。
以下、本発明の実施形態に係る不揮発性半導体記憶装置及びその製造方法について説明するが、本発明は、以下の実施形態に限定されるわけではない。また、各実施形態において、同様の構成については同じ符号を付し、改めて説明しない場合がある。
（第１の実施形態）
本発明の第１の実施形態に係る不揮発性半導体記憶装置１の概略構成図を図１に示す。本発明の第１の実施形態に係る不揮発性半導体記憶装置１は、メモリトランジスタ領域２、ワード線駆動回路３、ソース側選択ゲート線（ＳＧＳ）駆動回路４、ドレイン側選択ゲート線（ＳＧＤ）駆動回路５、センスアンプ６、ワード線ＷＬ７、ビット線ＢＬ８、ソース側選択ゲート線ＳＧＳ３０、ドレイン側選択ゲート線ＳＧＤ３１等を有している。図１に示すように、本発明の第１の実施形態に係る不揮発性半導体記憶装置１においては、メモリトランジスタ領域２を構成するメモリトランジスタは、半導体層を複数積層することによって一括して形成されている。また、図１に示すとおり各層のワード線ＷＬ７は、メモリトランジスタ領域２において２次元的に広がり、ビット線８に直交する方向の少なくとも一方の端部は、基板に対して上方に折り曲げられ、且つＣＭＰ処理等により平坦化され平らな端面を有する。また、前記ワード線ＷＬ７と前記ワード線駆動回路３とを接続するコンタクトは、前記それぞれのワード線ＷＬ７の露出した端面上に、同一の加工工程で一括して形成される。従って、コンタクトの加工が容易になる。
図２は、本発明の第１の実施形態に係る不揮発性半導体記憶装置１のメモリトランジスタ領域２の一部の概略構成図である。本実施形態においては、メモリトランジスタ領域２は、メモリトランジスタ（ＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ）４０、選択トランジスタＳＳＴｒｍｎ５０及びＳＤＴｒｍｎ６０からなるメモリストリングス１０をｍ×ｎ個（ｍ、ｎは自然数）有している。図２においては、ｍ＝３、ｎ＝４の例を示している。
各メモリストリングス１０のメモリトランジスタ（ＭＴｒ１ｍｎ〜ＭＴｒ４ｍｎ）４０のゲートに接続されているワード線ＷＬ１〜ＷＬ４（７）はそれぞれ同一の導電体層によって形成されており、それぞれ共通である。本発明の第１の実施形態に係る不揮発性半導体記憶装置１においては、図１及び図２に示すとおり、ワード線ＷＬ１〜ＷＬ４（７）は、それぞれ、２次元的に広がっており、平板状の平面構造を有している。また、ワード線ＷＬ１〜ＷＬ４（７）は、それぞれ、メモリストリングス１０に概略垂直な平面構造を有している。なお、ソース側選択トランジスタＳＳＴｒｍｎ５０を駆動するソース側選択ゲート線ＳＧＳ３０は、動作上、常に各層毎に共通電位とすることが可能である。よって、本実施形態においては、ソース側選択ゲート線ＳＧＳ３０には、平板状の構造を採用しているが、これに限定されるわけではなく、それぞれが分離絶縁された配線構造を有していてもよい。また、ドレイン側選択ゲート線ＳＧＤ３１も平板状の構造でもよいし、分離絶縁された配線構造でもよい。
各メモリストリングス１０は、半導体基板のＰ−ｗｅｌｌ領域１４に形成されたｎ＋領域（図示せず）の上に柱状の半導体を有している。各メモリストリングス１０は、柱状半導体に垂直な面内にマトリクス状に配置されている。なお、この柱状の半導体は、円柱状であっても、角柱状であってもよい。また、柱状の半導体とは、同一中心線に対して左右対称な構造のみならず、中心線に対して左右対称な形状を有する柱状半導体の上に、異なる中心線を有する柱状半導体が積層されているような段々形状の構造を有する柱状の半導体を含む。
本発明の第１の実施形態に係る不揮発性半導体記憶装置１の一つのメモリストリングス１０（ここでは、ｍｎ番目のメモリストリングス）の概略構造を図３（Ａ）に、またその等価回路図を図３（Ｂ）に示す。メモリストリングス１０は、４つのメモリトランジスタＭＴｒ１ｍｎ４０〜ＭＴｒ４ｍｎ４０並びに２つの選択トランジスタＳＳＴｒｍｎ５０及びＳＤＴｒｍｎ６０を有し、それぞれ直列に接続されている。１つのメモリストリングス１０においては、半導体基板上のＰ=型領域（Ｐ−Ｗｅｌｌ領域）１４に形成されたＮ+領域１５に柱状の半導体１１が形成され、その周りに絶縁膜１２が形成され、更にその周りに複数の平板状の電極１３ａ〜１３ｆが形成されている。この電極１３ａ〜１３ｆと絶縁膜１２と柱状の半導体１１とがメモリトランジスタＭＴｒ１ｍｎ４０〜ＭＴｒ４ｍｎ４０、選択トランジスタＳＳＴｒｍｎ５０、選択トランジスタＳＤＴｒｍｎ６０を形成する。電極１３ｂ〜１３ｅはそれぞれワード線ＷＬ１〜ＷＬ４（７）に、電極１３ｆは選択ゲート線ＳＧＤｎに、電極１３ａは選択ゲート線ＳＧＳとなる。また、選択トランジスタＳＤＴｒｍｎ６０のソース／ドレインの一端にはビット線ＢＬｍ８が接続されており、選択トランジスタＳＳＴｒｍｎ５０のソース／ドレインの一端にはソース線ＳＬ（本実施形態においては、Ｎ＋領域１５）７０が接続されている。なお、本実施形態においては、一つのメモリストリングス１０にメモリトランジスタＭＴｒが４つ直列に接続されている例を示しているが、限定されるわけではなく、メモリトランジスタＭＴｒは、必要に応じて数が決定される。
上述した構造を有する、本発明の第１の実施形態に係る不揮発性半導体記憶装置の動作について、以下に説明する。
（読み出し動作）
図４は、本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３２１（４０）のデータの読み出し動作を行う場合のバイアス状態を示した図である。ここでは、本実施形態におけるメモリトランジスタＭＴｒは、所謂ＭＯＮＯＳ型縦型トランジスタであり、電荷蓄積層に電子が蓄積されていない状態のメモリトランジスタＭＴｒのしきい値Ｖｔｈ（中性しきい値）が０Ｖ付近にあるとして説明する。
メモリトランジスタＭＴｒ３２１（４０）からのデータの読み出し時には、ビット線ＢＬ２（８）にＶｂｌ（例えば０.７Ｖ）、他のビット線ＢＬ８に０Ｖ、ソース線ＳＬ７０に０Ｖ、選択ゲート線ＳＧＤ１（３１）及びＳＧＳ１（３０）にＶｄｄ（例えば３．０Ｖ）、他の選択ゲート線ＳＧＤ３１及びＳＧＳ３０にＶｏｆｆ（例えば０Ｖ）、Ｐ−ｗｅｌｌ領域１４にＶｐｗ（例えば０Ｖ。但し、Ｖｐｗは、Ｐ−ｗｅｌｌ領域１４とメモリストリングス１０が順バイアスになっていなければ如何なる電位でもよい。）を印加する。ワード線ＷＬ３（７）を０Ｖとし、他のワード線ＷＬ７をＶｒｅａｄ（例えば、４．５Ｖ）に設定し、ビット線ＢＬ２（８）の電流をセンスすることによってビット（ＭＴｒ３２１）のデータ情報を読み出すことが可能となる。
本発明の第１の実施形態に係る不揮発性半導体記憶装置１においては、ワード線ＷＬ１〜ＷＬ４（７）をそれぞれ共通電位で駆動し、且つ選択ゲート線ＳＧＳ１（３０）〜ＳＧＳ３（３０）を共通電位で駆動させても、任意のビットのしきい値のデータを読むことが可能となる。
（書き込み動作）
図５は、本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３２１（４０）のデータの書き込み動作を行う場合のバイアス状態を示した図である。
メモリトランジスタＭＴｒ３２１（４０）にデータ“０”を書き込む場合、ビット線ＢＬ２（８）に０Ｖ、他のビット線ＢＬ８にＶｄｄ、ソース線ＳＬ７０にＶｄｄ、選択ゲート線ＳＧＤ１（３１）にＶｄｄ、他の選択ゲート線ＳＧＤ３１にＶｏｆｆ、選択ゲート線ＳＧＳ１（３０）〜ＳＧＳ３（３０）にＶｏｆｆ、Ｐ−Ｗｅｌｌ領域１４にＶｐｗ（例えば０Ｖ）を印加し、ワード線ＷＬ３（７）をＶｐｒｏｇ（例えば１８Ｖ）、他のワード線ＷＬ７をＶｐａｓｓ（例えば１０Ｖ）とする。これにより電荷蓄積層に電子が注入され、メモリトランジスタＭＴｒ３２１（４０）のしきい値が正の方向にシフトする。
メモリトランジスタＭＴｒ３２１（４０）にデータ“１”を書き込む場合、即ち、電荷蓄積層に電子を注入しない場合は、ビット線ＢＬ２（８）にＶｄｄを印加することにより、選択トランジスタＳＤＴｒ２１（６０）がｏｆｆ状態になり、メモリトランジスタＭＴｒ３２１（４０）の電荷蓄積層には電子の注入が起こらない。
各ビット線ＢＬ８の電位を適切に０ＶかＶｄｄに設定することで、ページ書き込みを行うことが可能となる。
（消去動作）
データの消去は、複数のメモリストリングスからなるブロック単位で行う。図６は、本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、選択したブロックのメモリトランジスタＭＴｒのデータの消去動作を行う場合の選択ブロックのバイアス状態を示した図である。図７は、本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、消去動作時における非選択ブロックのバイアス状態を示した図である。
図６において、選択ブロック（消去したいブロック）において、Ｐ−ｗｅｌｌ領域１４にＶｅｒａｓｅ（例えば２０Ｖ）を印加し、ソース線ＳＬ７０をフローティングに、そしてＰ−ｗｅｌｌ領域１４にＶｅｒａｓｅを印加するタイミングと若干時間をずらして（例えば４μsec程度ずらして）、選択ゲート線ＳＧＳ３０及びＳＧＤ３１の電位を上昇（例えば１５Ｖ)させる。これにより、メモリトランジスタＭＴｒのチャネル形成領域（ボディ部）にはＶｅｒａｓｅに近い電位が伝達するため、ワード線ＷＬ１〜ＷＬ４（７）を例えば０Ｖに設定すると、メモリトランジスタＭＴｒの電荷蓄積層の電子がＰ−ｗｅｌｌに引き抜きが行われ、データの消去を行うことができる。
一方図７に示すように、非選択ブロックにおいては、ワード線ＷＬ１〜ＷＬ４（７）をフローティングとすることによりワード線ＷＬ１〜ＷＬ４（７）の電位がカップリングによって上昇し、メモリトランジスタＭＴｒ１〜ＭＴｒ４の電荷蓄積層と間に電位差が生じないため、電荷蓄積層から電子の引き抜き（消去）が行われない。
ここで、本発明の第１の実施形態に係る不揮発性半導体記憶装置１の「読み出し動作」、「書き込み動作」及び「消去動作」における電位の関係を纏めたものを表１に示す。
（製造方法）
本発明の第１の実施形態に係る不揮発性半導体記憶装置は、詳細な製造方法は以下に説明するが、概略下部セレクトゲート（ＳＧＳ）層を形成した後、メモリセル層及び上部セレクトゲート（ＳＧＤ）層を一括して堆積し、前記２層のチャネル部を形成するためのホールをフォトエッチング工程で一括して形成して、ホールにアモルファスシリコン (ａ−Ｓｉ)やポリシリコン（Ｐｏｌｙ−Ｓｉ）等を堆積してチャネルを形成し、更にワード線とワード線駆動回路を接続するためのビアホールを形成する工程を経る。ここで、メモリセル層を３次元的に積層する不揮発性半導体記憶装置においては、メモリセル領域は、２次元の平板構造部分を有するワード線電極となるアモルファスシリコン膜（又は、ポリシリコン膜でもよい。）に複数のメモリセルが形成されたメモリセル層が、３次元的（即ち、立体的。）に複数積層されて形成されるため、ワード線電極となる各アモルファスシリコン膜へのワード線駆動回路等の接続については、ビアホールを立体的に形成することとなる。しかし、上述したように複数のメモリセル層が３次元的に積層されているため、それぞれのメモリセル層にビアホールを形成する場合、従来技術においては、次のような問題が生じる。即ち、第１に前記ビアホールが形成されるそれぞれのメモリセル層の端部が、垂直方向で重ならないように加工する必要が生じる点である。更に、前記加工を施す場合、前記それぞれのビアホールは、異なる高さ（深さ）まで加工する必要生じる場合もある。また第２に、積層するメモリセル層の数によっては、それぞれのビアホールを同一の加工工程で形成することが困難となり、それぞれのビアホールを個別の加工工程で形成する必要が生じる点である。この場合、加工工程の増加に伴い製造コストの上昇を招く問題も生じる。
そこで、本発明の第１の実施形態に係る不揮発性半導体記憶装置は、ワード線電極となるメモリセル層の複数のアモルファスシリコン膜及び絶縁膜となる複数の酸化珪素膜と上部セレクトゲート層を形成するアモルファスシリコン膜及び酸化珪素膜は、メモリトランジスタ領域において２次元的に広がるが、前記それぞれの膜のビット線に直交する方向の端部は、基板に対して上方に折り曲げられ、且つ、ＣＭＰ処理等により平坦化加工されて平らな端面を有するように形成されることを特徴とする。従って、第１に、ビアホールが形成されるそれぞれのメモリセル層の端部が、垂直方向で重ならない。また、第２に、それぞれのビアホールは、概略同じ高さ（深さ）まで加工すればよいため、それぞれのメモリセル層及び上部セレクトゲート層に対するビアホールを同一の加工工程で形成でき、加工工程の短縮化と製造コストの抑制が可能となる。
本発明の第１の実施形態に係る不揮発性半導体記憶装置１の鳥瞰図を図８に示す。本発明の第１の実施形態に係る不揮発性半導体記憶装置１は、半導体基板上にメモリトランジスタが積層された構造を有している。図１及び図８に示すように、各ワード線ＷＬ１〜ＷＬ４（７）は、それぞれメモリセルが形成される領域（メモリトランジスタ領域２）において２次元的に広がる。そして、前記ワード線ＷＬ１〜ＷＬ４（７）のビット線に直交する方向の端部は、基板に対して上方に折り曲げられ、且つ、平らな端面を有する。言い換えれば、ワード線電極となるアモルファスシリコン膜（又は、ポリシリコン膜でもよい。）及び層間絶縁膜が、それぞれ凹型に交互に積層され、各層の概略垂直部分の端部が、平らな端面となるように形成されている。このため同一フォトエッチングプロセスによりワード線駆動回路３と各ワード線ＷＬ１〜ＷＬ４（７）とを接続するためのビアホールを加工することができる。また、前記フォトエッチングプロセスによって同時に形成されたビアホールを用いて、ビット線ＢＬ８はセンスアンプ６に、選択ゲート線ＳＧＤ３１は選択ゲート線ＳＧＤ駆動回路５に接続されている。
また、上述したように、各ワード線ＷＬ１〜ＷＬ４（７）は、メモリセルが２次元的（即ち、平面的。）に複数が形成される層（メモリセル層）毎に、共通の導電体層によって形成されるため、ワード線駆動回路３の数を大幅に減少させることができ、チップ面積の縮小化を実現できる。
図９乃至図１８を用いて本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造プロセスについて説明する。図９乃至図１８においては、左側にワード線駆動回路やセンスアンプ回路等の周辺回路が形成される周辺回路領域を示し、右側にメモリトランジスタ領域を示す。また、メモリトランジスタ領域においては、図８に示す本発明の第１の実施形態に係る不揮発性半導体記憶装置１の領域Ａの部分、領域Ｂの部分、Ｘ−Ｘ’及びＹ−Ｙ’の断面に相当する部分を図示している。
まず、図９を基に下部セレクトゲート層の製造方法について説明する。半導体基板１００上に、素子分離領域ＳＴＩ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅを形成する。次に、ボロン（Ｂ）イオンを注入してＰ−ｗｅｌｌ領域１０４を形成し、更に基板１００の表面付近にボロン（Ｂ）イオンを注入してトランジスタのしきい値Ｖｔｈを調整するチャネルインプラ領域１０６ａ及び１０６ｂを形成する。次に、メモリセルトランジスタ領域にのみリン（Ｐ）イオンを注入してソース線ＳＬとなるｎ＋拡散領域１０７を形成する。次に、Ｐ（リン）等の導電型不純物を添加したポリシリコン（ｐｏｌｙ−Ｓｉ）膜をエッチングして周辺回路領域のトランジスタのゲート電極１１０ａ及び１１０ｂを形成する。次に、周辺回路領域のＮチャネル型トランジスタの領域にＰイオン又はＡｓイオンなどを注入してＮ型領域１１２ａ、１１２ｂ、１１２ｃ及び１１２ｄを形成する。次に、基板全面に堆積した窒化珪素膜を異方性エッチングしてサイドウォール１１４ａ、１１４ｂ、１１４ｃ及び１１４ｄを形成する。次に、周辺回路領域のＮチャネル型トランジスタの領域に砒素（Ａｓ）イオンを注入してソース／ドレイン領域１１６ａ、１１６ｂ、１１６ｃ及び１１６ｄを形成する。次に、周辺回路領域のＰチャネル型トランジスタの領域にＢイオンを注入してソース／ドレイン領域（図示せず）を形成する。次に、基板全面に窒化珪素膜（バリア窒化珪素膜）１１８を形成する。次に、スパッタリング法及び加熱処理により、コバルトシリサイド（ＣｏＳｉ２）１２２ａ及び１２２ｂを形成する。次に、周知のＣＶＤ法により基板全面にＢＰＳＧ膜１２４を形成する。次に、基板全面に、メモリトランジスタ領域の選択ゲート線ＳＧＳとなるＰ（リン）等の導電型不純物を添加したアモルファスシリコン膜（又は、ポリシリコン膜）１２６を堆積し、更に窒化珪素膜１２８を形成してフォトレジスト工程によりホール（以下、「トランジスタプラグホール」と言う場合がある。）を形成する。基板を加熱して、選択ゲートトランジスタＳＳＴｒのゲート絶縁膜となる熱酸化膜１３２ａ（第１のゲート絶縁膜）を形成し、ブロック窒化珪素膜（図示せず）を形成した後、周知のウエットエッチング又はドライエッチングによりホール底部の熱酸化膜の一部を除去して熱酸化膜１３２ｃを形成する。次に、ブロック窒化珪素膜を除去し、基板全面にアモルファスシリコン（ａ−Ｓｉ）膜を形成した後、アモルファスシリコン膜をＣＭＰすることによって、柱状のアモルファスシリコン層（第１の柱状半導体）１３６を形成する。次に、メモリトランジスタ領域をＰＥＰにより加工し、チタン（Ｔｉ）膜を形成して加熱処理を行いチタンシリサイド（ＴｉＳｉ）１４０ａ及び１４０ｂを形成する。コバルトシリサイド（ＣｏＳｉ２）でもよい。次に、プリメタル絶縁膜（ＰＭＤ）として酸化珪素膜１４２を形成する。次に、配線用の溝を形成してタングステン（Ｗ）膜を埋め込んでＣＭＰ処理し、タングステン(Ｗ)プラグ１４４a、１４４ｂ及び１４４ｃと、配線１４６ａ及び１４６ｂを形成する。次に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を用いて酸化珪素膜１４８を形成する（図９）。以下、ＴＥＯＳを用いて形成した酸化珪素膜を「ＴＥＯＳ膜」ということがある。以上の工程により、下部セレクトゲート層が形成される。
次に、メモリセル層及び上部セレクトゲート層の製造方法について説明する。本発明の第１の実施形態に係る不揮発性半導体記憶装置においては、上述した各層の端部を階段状になるようにテーパーエッチングする工程を省略でき、且つ、ワード線ＷＬ１〜ＷＬ４を接続するためのコンタクトを同一の加工工程において形成できることを特徴とする。従って、加工工程を大幅に短縮することができ、製造コスト上昇を抑制することが可能となる。具体的には、上述した酸化珪素膜１４８を形成した後に、熱ＣＶＤ法又はプラズマＣＶＤ法によって層間絶縁膜として酸化珪素膜１４９を堆積した後、図８の領域Ａの一部及び領域Ｂの一部にレジスト（図示せず）を形成し、メモリトランジスタ領域のうち、領域Ａの一部、メモリトランジスタが形成される領域（以下、メモリ領域という。）及び領域Ｂの一部をドライエッチングにより垂直に異方性エッチングして開口する工程を設ける（図１０）。この工程を経ることで積層されるそれぞれの膜を中央部が窪んだ凹型に堆積することができる。この様に加工することにより、以後の加工工程を短縮することができる。なお、前記酸化珪素膜１４９は、その上部に積層される複数のアモルファスシリコン膜、複数の酸化珪素膜及び窒化珪素膜全体の想定される厚さ（高さ）よりも厚く堆積する。
次に、Ｐ（リン）等の導電性不純物を添加したアモルファスシリコン膜（又は、ポリシリコン膜。）とコントロールゲート間の絶縁膜である酸化珪素膜を交互に形成することによって、アモルファスシリコン膜１５０、１５４、１５８、１６２及び１８４並びに酸化珪素膜１５２、１５６、１６０及び１６４を形成する。更に、窒化珪素膜１６８を形成する（図１１）。なお、本実施例においては、ワード線となるアモルファスシリコン膜を４層積層している例を示しているが、これに限定される訳ではなく、必要に応じて積層されるアモルファスシリコン膜及び酸化珪素膜の数を増加することができる。
このとき、積層された各アモルファスシリコン膜（１５０、１５４、１５８、１６２及び１８４）及び酸化珪素膜（１５２、１５６、１６０及び１６４）並びに窒化珪素膜１６８は、上述した加工工程によって領域Ａの一部、メモリ領域及び領域Ｂの一部が開口されているため、それぞれが開口部底部においては基板に対して水平に堆積し、且つ開口側壁にも沿って折れ曲がるように堆積し、結果として凹型に窪んで堆積されることになる（図１１）。これは、上述した図１０で示した工程により、酸化珪素膜１４９が積層される前記複数の膜の全体よりも厚く堆積されて開口されているため、開口部の深さが前記複数の膜の全体より深く形成されているためである。
次に、塗布型低誘電率層間絶縁膜ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）１６９を塗布して平坦化する（図１２）。
次に、前記ＳＯＧ１６９から、積層された最下層のアモルファスシリコン膜１５０までを、ＣＭＰ処理によって一括して平坦化する（図１３）。図１１に示した工程により、それぞれの膜は、メモリトランジスタ領域において２次元的に広がり、それぞれの膜のビット線に直交する方向の端部は、基板に対して上方に折り曲げられた形状に堆積されている。これを一括して平坦化するため、平坦化されたそれぞれの膜は、同一平面上にある平らな端面を有することとなる。
次に、層間絶縁膜（ＢＰＳＧ）（図示せず）を形成し、ＣＭＰ処理して平坦化する。次に、メモリトランジスタ及び上部選択ゲートトランジスタＳＤＴｒの柱状の半導体（ボディ部）を形成するためのメモリプラグホールを形成する。次に、第１の酸化珪素膜（第１の絶縁膜）、窒化珪素膜、第２の酸化珪素膜（第２の絶縁膜）を順に堆積し、所謂ＯＮＯ膜１７２を形成する。前記窒化珪素膜は、メモリトランジスタの電荷蓄積層となる。次に、フォトレジストを形成しエッチバックして、周辺回路領域及びメモリプラグホール内壁のアモルファスシリコン膜１８４及び酸化珪素膜１６４の部分のＯＮＯ膜１７２を除去する。次に、フォトレジストを除去し、加熱処理して上部選択ゲートトランジスタＳＤＴｒのゲート絶縁膜となる熱酸化膜（第２のゲート絶縁膜）１７６を形成する。異方性エッチングによりメモリプラグホール内にスペーサ窒化珪素膜を形成し、ホール底部のＯＮＯ膜１７２とスペーサ窒化珪素膜をエッチバックして下部セレクトゲートのチャネル部１３６と導通できるようにする。次に、スペーサ窒化珪素膜を除去した後、アモルファスシリコン膜を堆積し、ＣＭＰ処理することにより、メモリセルのチャネル部及び上部選択ゲートトランジスタＳＤＴｒのチャネル部となる柱状のアモルファスシリコン層１８０（第２の柱状半導体）を形成する。次に、ＰＥＰ及びＲＩＥにより上部選択ゲートトランジスタＳＤＴｒの層（窒化珪素膜１６８及びアモルファスシリコン膜１８４）を分離し、層間絶縁膜（ＢＰＳＧ）１８２を堆積してＣＭＰ処理によって平坦化する。上部選択ゲートトランジスタＳＤＴｒの層のコンタクトは、図１４のＹ−Ｙ’方向のＹ方向に隣接するＡ領域の端部において取ることとなる。次に、プリメタル絶縁膜（ＰＭＤ）として酸化珪素膜１８７を形成し、ＣＭＰ処理し、平坦化する（図１４）。
次に、周辺回路の配線用ビアホール４００ａをＰＥＰ及びＲＩＥによって形成する（図１５）。
次に、メモリトランジスタ領域のビアホール４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ及び４００ｇを、上述の工程により平坦化され露出したアモルファスシリコン膜（１５０、１５４、１５８及び１６２）の前記端面上にＰＥＰ及びＲＩＥによって一括して形成する（図１６）。
次に、上述したフォトエッチング工程によって形成したビアホール４００ａ、４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ及び４００ｇにタングステン膜を形成し、ＣＭＰ処理して平坦化することによって、タングステンプラグ１８８ａ、１８８ｂ、１８８ｃ、１８８ｄ、１８８ｅ、１８８ｆ及び１８８ｇを形成する（図１７）。
本発明の第１の実施形態に係る不揮発性半導体記憶装置においては、上述したように、ワード線電極となるアモルファスシリコン膜（１５０、１５４、１５８及び１６２）及び層間絶縁膜（１５２、１５６及び１６０）が交互に凹型に積層され、それぞれの膜のビット線に直交する方向の凹型の端部が、平坦化加工される。即ち、それぞれの膜は２次元的に広がり、前記それぞれの膜のビット線に直交する方向の端部は、基板に対して上方に折り曲げられ、且つ平らな端面を有することとなる。しかも、それぞれの膜の前記端面は同一平面を形成することとなる。従って、それぞれの膜の前記端面上に形成されるビアホール４００ｄ、４００ｅ、４００ｆ及び４００ｇは概略同一の深さとなるため、前記４つのホールを同一のＰＥＰ及びＲＩＥによって形成することができる。また、ドレイン側選択ゲート線ＳＧＤ３１となるアモルファスシリコン膜１８４とドレイン側選択ゲート線（ＳＧＤ）駆動回路５とを接続するためのビアホール４００ｂ、及びメモリセルのチャネル部及び上部選択ゲートトランジスタＳＤＴｒのチャネル部となる柱状のアモルファスシリコン層１８０（第２の柱状半導体）とビット線ＢＬとを接続するためのビアホール４００ｃについても、前記ビアホール４００ｄ、４００ｅ、４００ｆ及び４００ｇと概略同一の深さとなるため、ビアホール４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ及び４００ｇを同一のＰＥＰ及びＲＩＥによって形成することができる。
一方、周辺回路の配線用ビアホール４００ａは、他のビアホール（４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ及び４００ｇ）と深さが異なるため、加工が容易ではなく、別工程で加工することが必要となる場合もある。従って、本発明の第１の実施形態に係る不揮発性半導体記憶装置においては、図１５で示したように、他のビアホールを形成する前に、別個のＰＥＰ及びＲＩＥによって形成する。
次に、アルミニウム（Ａｌ）膜を形成し、フォトエッチング工程を経て、電極１９０ａ、１９０ｂ、１９０ｃ、１９０ｄ、１９０ｅ、１９０ｆ及び１９０ｇを形成する。次に、層間絶縁膜（ＢＰＳＧ）１９２を形成し、ＣＭＰ処理し、平坦化する。次に、ＰＥＰによりビアホールを形成した後タングステン膜で埋めてＣＭＰ処理しタングステンプラグ１９４ａ及び１９４ｂを形成する。そして、アルミニウム膜を形成し、ＰＥＰを経てアルミニウム電極１９６ａ及び１９６ｂを形成する（図１８）。
以上の工程により、本発明の第１の実施形態に係る不揮発性半導体記憶装置１を製造することができる。
なお、凹型に堆積したそれぞれの膜をＣＭＰ処理により一括して平坦化する（図１３）ことに支障が生じる場合には、前記ＳＯＧ１６９から最下層のアモルファスシリコン膜１５０までを、順次周知のドライエッチングによって異方性エッチングしてそれぞれの膜を平坦化してもよい。具体的には、以下の工程を経る。まず、前記ＳＯＧ１６９をエッチングして除去する。最上位に積層された窒化珪素膜１６８の凹型の窪み部分に、塗布した前記ＳＯＧ１６９が残留する（図１９）。次に、窒化珪素膜１６８を反応性イオンエッチング（ＲＩＥ）によりエッチバックして平坦化する（図２０）。次に、同様にＲＩＥによりエッチバックしてアモルファスシリコン膜１８４を平坦化する（図２１）。次に、酸化珪素膜１６４をＲＩＥによりエッチバックして平坦化する（図２２）。同様に、アモルファスシリコン膜（１６２、１５８、１５４及び１５０）と酸化珪素膜（１６０、１５６及び１５２）を、ＲＩＥにより順次エッチバックして平坦化することで、積層されるアモルファスシリコン膜、酸化珪素膜及び窒化珪素膜がそれぞれ平らな端面を有するように加工される（図２３）。但し、ＲＩＥにより異方性エッチングするため、各層の前記端面は若干の段差ができ完全に同一の平面とはならないが、概略同一の平面となるため、ワード線駆動回路３と各ワード線ＷＬ１〜ＷＬ４（７）とを接続するためのビアホールの形成を、同一のリソグラフィ及びＲＩＥによって行うことが可能となる。
本発明の第１の実施形態に係る不揮発性半導体記憶装置は、メモリセル層及び上部セレクトゲート層を一括して形成し、しかも、積層されるアモルファスシリコン膜、酸化珪素膜及び窒化珪素膜を凹型に形成して平坦化している。従って、それぞれの膜の端部の平坦化された端面は概略同一の平面となり、それぞれのアモルファスシリコン膜にワード線ＷＬ等を接続するためのビアホールを同一の加工工程で形成することを容易にしているため、製造工程を大幅に短縮することができる。
具体的には、メモリトランジスタの積層数に応じた積層膜及び上部選択ゲート層の積層膜をあらかじめ堆積しておき、ホールパターンを同時に形成することにより、直列に接続された複数の縦型メモリトランジスタを１ＰＥＰで形成することができる。また、直列に接続された複数の縦型トランジスタを動作させるためにはその上下に選択ゲートを接続する必要があるが、上述したように上部選択ゲートはメモリトランジスタと一括して形成し、下部選択ゲートの形成についても、１又は２のＰＥＰと同時に行うことが可能である。
また、本発明の第１の実施形態に係る不揮発性半導体記憶装置及びその製造方法によれば、ワード線を各層毎に共通の導電体層によって形成することにより、ワード線駆動回路の数を減少させることができ、チップ面積の縮小化を実現することができる。
さらに、直列に接続された複数の縦型トランジスタのソース側の選択ゲート線ＳＧＳ及び各メモリトランジスタのワード線ＷＬは、動作上、常に各層毎に共通電位とすることが可能である。よって、選択ゲート線ＳＧＳ及びワード線ＷＬには、いずれも平板状構造を採用することができる。このことにより、ワード線は、ラフＰＥＰによって形成することが可能で、製造プロセスが簡略化され、コスト低減を実現することができる。
なお、本発明の第１の実施形態に係る不揮発性半導体記憶装置においては、メモリセル及び上部選択ゲートトランジスタＳＤＴｒのチャネルを形成するためのアモルファスシリコン膜及び層間絶縁膜である酸化珪素膜並びに窒化珪素膜は、上述したように凹型に形成されるように堆積される。従って、それぞれの膜のビット線に直交する方向の両端部は、基板に対して上方に折り曲げられた形状となる。しかし、チップ面積の縮小化を考慮した場合、必ずしもそれぞれの膜のビット線に直行する方向の両端部を基板に対して上方に折り曲げられた形状とする必要はない。ワード線ＷＬと接続するためのビアホールが形成される図８に示した領域Ｂに位置する一方の端部のみ基板に対して上方に折り曲げられた形状にすればよく、図８に示した領域Ａを縮小することが可能となり、チップ面積の縮小化を図ることができる。
従って、本発明の第１の実施形態に係る不揮発性半導体記憶装置の別の実施例においては、図１９に示すように、積層されるアモルファスシリコン膜、酸化珪素膜及び窒化珪素膜は、それぞれメモリトランジスタ領域において２次元的（即ち、平面的。）に広がり、前記それぞれの膜のビット線に直交する方向の両端部のうちワード線ＷＬと接続するためのビアホールが形成される領域Ｂに位置する端部のみ、基板に対して上方に折り曲げられた形状を有すればよい。言い換えれば、前記それぞれの積層される膜は、ワード線ＷＬと接続するためのビアホールが形成される領域Ｂ方向に、Ｌ字型に積層されて形成されてもよい。
上述した、積層されるアモルファスシリコン膜等のそれぞれの膜をＬ字型に形成する製造方法を、以下に示す。下部セレクトゲート層を形成し、タングステンプラグ及び配線を形成し、ＴＥＯＳ膜を形成するまでの工程（図９）は、上述した工程と同じであるので説明を省略する。
ＴＥＯＳ膜を形成し、次に、層間絶縁膜として、熱ＣＶＤ法又はプラズマＣＶＤ法によって、周辺回路領域及びメモリトランジスタ領域全面に酸化珪素膜１４９を堆積する。次に、周辺回路領域の一部及びメモリトランジスタ領域のワード線ＷＬと接続するためのビアホールが形成される領域（図１０に示した領域Ｂ）にレジストを形成し、ドライエッチングによって異方性エッチングして開口部を形成する（図２４）。この工程により、酸化珪素膜１４９が周辺回路領域の一部及び前記領域Ｂに残り、一方、周辺回路領域のメモリトランジスタ領域側の一部、メモリ領域及びソース側選択ゲート線（ＳＧＳ）とドレイン側選択ゲート線（ＳＧＤ）が接続される領域（図１０に示した領域Ａ）は、酸化珪素膜１４９がエッチングによって除去されて、開口される。言い換えれば、前記周辺回路領域の一部及び前記領域Ｂが高く、前記周辺回路領域の他の一部及び前記メモリ領域並びに前記領域Ａが窪んだ凹型が形成される。
次に、基板全面にＰ（リン）等の導電性不純物を添加したアモルファスシリコン膜（１５０、１５４、１５８、１６２及び１８４）とコントロールゲート間の絶縁膜である酸化珪素膜（１５２、１５６、１６０及び１６４）を交互に堆積し、更に窒化珪素膜１６８を堆積する（図２５）。前記アモルファスシリコン膜及び酸化珪素膜は、４層積層に限定されるわけではなく、必要に応じて積層される。この積層によって、前記周辺回路領域のメモリトランジスタ領域側の一部及び領域Ｂにおいて、それぞれのアモルファスシリコン膜（１５０、１５４、１５８、１６２及び１８４）、酸化珪素膜（１５２、１５６、１６０及び１６４）及び窒化珪素膜１６８の端部は、基板に対して概略垂直方向に延伸されるように凹型に堆積される。
次に、塗布型低誘電率層間絶縁膜ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）１６９を塗布して平坦化する（図２６）。
次に、前記ＳＯＧ１６９から、積層された最下層のアモルファスシリコン膜１５０までを、ＣＭＰ処理によって一括して平坦化する工程は、上述した本発明の第１の実施形態の工程（図１３）と同様である。
次に、周辺回路領域及び領域Ａに残った酸化珪素膜（１６０、１５６、１５２及び１４９）、アモルファスシリコン膜（１６２、１５８、１５４及び１５０）、窒化珪素膜１６８及びＳＯＧ１６９を、ＲＩＥによりエッチング除去する。この処理により、周辺回路領域及び領域Ａには下部セレクトゲート層とＴＥＯＳ膜１４８が残る。一方、メモリトランジスタ領域においては、メモリ領域において、積層された前記それぞれの膜が平板状に残り、且つ領域Ｂにおいては、前記それぞれの膜が基板に対して上方に折り曲げられた形状として残り、結果的にＬ字型の形状となる（図２７）。以下の工程は、本発明の第１の実施形態と同様であるので説明を省略する。
上述した工程によって製造される本発明の第１の実施形態に係る不揮発性半導体記憶装置は、メモリセル層及び上部セレクトゲート層が、同一の加工工程で一括して形成される。また、積層されるそれぞれの膜のビット線に直交する方向の端部のうち、ワード線駆動回路等を接続するためのビアホールが形成される領域Ｂ側の端部が、基板に対して上方に折り曲げられた形状に形成されＣＭＰ処理等によって平坦化される。従って、前記ビアホールを同一の加工工程で形成することが容易である。以上の結果本実施例においては、周辺回路領域に積層されたアモルファスシリコン膜と酸化珪素膜及び窒化珪素膜をＣＭＰ処理して除去する工程（図２７）が一つ増えるが、凹型の一方が領域Ａから周辺回路領域に架けて形成され、後の工程で周辺回路領域の部分がエッチングによって除去されるため、領域Ａを必要最低限に縮小することが可能になり、積層されるアモルファスシリコン膜等それぞれの膜の数が増加するほどチップサイズの縮小化に有効である。
（第２の実施形態）
上述した本発明の第１の実施形態に係る不揮発性半導体記憶装置においては、積層されるアモルファスシリコン膜、酸化珪素膜及び窒化珪素膜は、ビット線に直交する方向の端部が、基板に対して上方に折り曲げられて形成され、ＣＭＰ処理等によって平坦化される。従って、上述したように、前記それぞれの膜の端部の端面上にワード線駆動回路を接続するためのビアホールを同一の加工工程で形成することが容易である。
ここで、前記それぞれの膜の端部が基板に対して垂直に折り曲げられて形成された場合、端面を有するようにＣＭＰ処理等によって平坦化されると、前記端面のビット線に直交する方向の幅は、堆積されたそれぞれの膜の厚さとなる。従って、かかる狭い範囲にドライエッチングによってビアホールを形成する場合、ビアホールの径は前記アモルファスシリコン膜の厚さ（高さ）以下に制限される。また、ピッチは前記酸化珪素膜の厚さ（高さ）以上にすることはできない。そこで、ビアホール径を大きく取る必要がある場合やピッチを広げてビアホールを形成する場合には、前記アモルファスシリコン膜又は酸化珪素膜の堆積する厚さ（高さ）を大きくすることが考えられるが、デバイス特性から決まるものであり膜厚は容易に変更できない。
本発明の第２の実施形態に係る不揮発性半導体記憶装置においては、チップ全体の縮小化を図りながら、且つ、平坦化されたそれぞれのアモルファスシリコン膜の端面のビット線に直行する方向の幅が、堆積した厚さ（高さ）以上の幅を有するように形成することで、目的のアモルファスシリコン膜に正確にビアホールを形成することが可能となる。
本発明の第２の実施形態に係る不揮発性半導体記憶装置１について、図を基に説明する。図２８は、本発明の第２の実施形態に係る不揮発性半導体記憶装置１の鳥瞰図である。また、図２９は、図２８に示す不揮発性半導体記憶装置１の概略斜視図である。また、図３０は、図２９に示す部分Ｃの拡大断面模式図である。図２８及び図２９に示すように、各ワード線ＷＬ１〜ＷＬ４（７）は、本発明の第１の実施形態と同様に、それぞれメモリ領域において２次元的に広がる。前記各ワード線ＷＬ１〜ＷＬ４（７）のビット線に直交する方向の端部は、基板に対して上方に折り曲げられ、且つ、平らな端面を有するように平坦化加工される。特徴的には、第１の実施形態と異なり、上方に折り曲げられる角度αが基板に対して垂直よりも小さい角度とされ、即ち、基板に対して斜め上方に折り曲げられ、結果的に各ワード線ＷＬ１〜ＷＬ４（７）が、凹型よりも開口部が開いた形状に形成される点である。即ち、ワード線電極となるポリシリコン膜（又は、アモルファスシリコン膜でもよい。）及び層間絶縁膜が交互に積層され、各層のビット線に直交する方向の端部が基板に対して斜め上方に折り曲げられて平板状の底部に対して凹型よりも開口部が開いた形状となるように形成され、且つ前記端部がＣＭＰ処理により平らな端面を有するように平坦化されている。このためワード線駆動回路３と各ワード線ＷＬ１〜ＷＬ４（７）とを接続するためのビアホールを、同一フォトエッチングプロセスにより加工することができる。なお、以下の説明においては、上述した所定の角度αが、基板に対して４５度である場合を例に説明するが、これに限定されるわけではなく、任意に垂直よりも小さい角度に設定される。
上述したように、積層されるアモルファスシリコン膜、酸化珪素膜及び窒化珪素膜は、平板状の底部に対して凹型よりも開口部が開いた形状となるように形成されている。従って、図２９に示すように、基板に対して斜め上方に折り曲げられたビット線に直交する方向の端部を平坦化した場合、平坦化された端面のビット線に直交する方向の幅は、それぞれの膜の厚さ（高さ）よりも大きくなる。基板に対して斜め上方に延伸された端部上面を、平らになるように平坦化するため、前記端部の断面形状は平行四辺形を構成することとなり、一辺に相当する前記端面のビット線に直交する方向の幅は、前記平行四辺形の高さである膜の厚さより大きくなるからである。具体的には、図３０に示すように、それぞれの膜が基板対して例えば４５度の角度をもって上方に折り曲げられた場合、それぞれの膜の厚み（高さ）をｈとしたとき、平坦化された端面のビット線に直交する方向の幅は√２ｈとなる。
前記端面のビット線に直交する方向の幅は、上方に折り曲げる際の基板に対する角度αに応じて定まる。前記角度αを垂直に近い角度、例えば８５度とした場合には、前記端面のビット線に直交する方向の幅は、膜の厚さとほとんど同じである。また、前記角度αを水平に近い角度、例えば５度とした場合には、前記端面のビット線に直交する方向の幅は非常に大きくなるが、ワード線ＷＬ等を接続するためのビアホールが形成される領域Ｂを大きく確保する必要が生じ、チップサイズの縮小化に反することとなる。従って、上方に折り曲げる際の基板に対する角度αは、要求されるビアホールの径及びピッチと積層されるそれぞれの膜の厚さ（高さ）及び前記領域Ｂの大きさに応じて決定されることになる。一般的には、基板に対して８０度よりも小さい角度であり、例えば４５度とされる。この場合、前記端面のビット線に直交する方向の幅は、図３０で示したように、高さである膜の厚さｈの√2倍（約１．４１倍）となる。従って、ビアホールの径を大きく取ることが可能となる。また、ピッチも余裕を持ったピッチとできる。
図３１乃至図３５は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造プロセスを示す図である。図３１乃至図３５において、左側にワード線駆動回路やセンスアンプ回路等の周辺回路が形成される周辺回路領域を示し、右側にメモリトランジスタ領域を示す。また、メモリトランジスタ領域においては、図２９に示す本発明の第２の実施形態に係る不揮発性半導体記憶装置１の領域Ａの部分、領域Ｂの部分、Ｘ−Ｘ’及びＹ−Ｙ’の断面に相当する部分を図示している。
半導体基板１上に素子分離領域ＳＴＩ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅを形成する工程から、周知のＣＶＤ法により基板全面にＴＥＯＳ膜１４８を形成する工程（図９）までは本発明の第１の実施形態と同様であるので、説明を省略する。
ＴＥＯＳ膜１４８を形成した後に、熱ＣＶＤ法又はプラズマＣＶＤ法によって層間絶縁膜として酸化珪素膜１４９を堆積する。次に、堆積するそれぞれの膜全体の高さ（厚み）を考慮し、メモリ領域において前記それぞれの膜が概略水平に堆積されるように、開口部を開けるレジスト（図示せず）をメモリ領域以外の部分に形成する。ドライエッチングにより異方性エッチングして、酸化珪素膜１４９を除去して開口する（図３１）。ここで、本発明の第２の実施形態に係る不揮発性半導体記憶装置１においては、本発明の第１の実施形態と異なり、堆積した酸化珪素膜１４９をテーパーエッチングすることを特徴とする。即ち、前記酸化珪素膜１４９を異方性エッチングする際、基板に対して垂直にエッチングするのではなく、基板に対して所定の角度をもって異方性エッチングする。前記所定の角度は、要求されるビアホールの径及びピッチと、積層されるそれぞれの膜の厚み（高さ）及び前記領域Ｂの大きさに応じて決定されるが、例えば８０度よりも小さい角度に設定される。以下基板に対して４５度の角度をもつように設定された例を示す。この工程により、残った酸化珪素膜１４９とＴＥＯＳ膜１４８が堆積された基板上面が凹型よりも開口部が開いた形状（言い換えれば、テーパー状。）に形成される。
次に、Ｐ（リン）等の導電性不純物を添加したアモルファスシリコン膜（又は、ポリシリコン膜。）とコントロールゲート間の絶縁膜である酸化珪素膜を交互に堆積することによって、アモルファスシリコン膜１５０、１５４、１５８、１６２及び１８４並びに酸化珪素膜１５２、１５６、１６０及び１６４を形成する。更に、窒化珪素膜１６８を形成する（図３２）。
このとき、上述した加工工程によってメモリ領域が凹型よりも開口部が開いた形状に開口されているため、それぞれの膜は、開口部底部においては基板に対して水平に堆積し、且つ開口側壁にも沿って折れ曲がるように堆積する。従って、積層されるそれぞれの膜は、凹型よりも開口部が開いた形状に堆積されることになる（図３２）。言い換えれば、それぞれの膜は、基板に対して斜め上方に折り曲げられた形状となる。
次に、塗布型低誘電率層間絶縁膜ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）１６９を塗布して平坦化する（図３３）。
次に、前記ＳＯＧ１６９から、積層された最下層のアモルファスシリコン膜１５０までを、ＣＭＰ処理によって一括して平坦化する（図３４）。
以下、メモリプラグホールを形成する(図１４)工程から、メモリセル及び上部選択ゲートトランジスタＳＤＴｒのチャネル部となる柱状のアモルファスシリコン層１８０（第２の柱状半導体）を形成した後、周辺回路の配線用ビアホール４００ａをＰＥＰ及びＲＩＥによって形成する（図１５）工程までは、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法と同様であるので、説明を省略する。
次に、メモリトランジスタ領域のビアホール４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ及び４００ｇをＰＥＰ及びＲＩＥによって一括して形成する（図３５）。前記ビアホール４００ｄ乃至４００ｇが接続されるアモルファスシリコン膜（１６２、１５８、１５４及び１５０）は、開口部が基板に対して４５度の角度で開いた形状に堆積された後、基板に対して水平となるようにＣＭＰ処理によって平坦化されている。従って、上述したように平坦化されたビット線に直交する方向の端部の端面は、ビット線に直交する方向の幅が、堆積された前記それぞれの膜の厚さ（高さ）よりも大きくなっている。この結果、かかる大きく形成された幅を有する端面上にビアホールを形成するため、本発明の第１の実施形態の製造方法に比して、余裕を持ってビアホールを形成することができる。また、ビアホールの径自体を大きく形成することができる。更に、アモルファスシリコン膜の間に形成される酸化珪素膜（１６４、１６０、１５６及び１５２）の端面の幅も同様の理由により大きく形成されるため、各ビアホールのピッチを、本発明の第１の実施形態の製造方法に比して大きく取ることができる。
以下、タングステンプラグ１８８ａ乃至１８８ｇを形成（図１７）する工程から、最終的にタングステンプラグ１９４ａ及び１９４ｂ並びにアルミニウム電極１９６ａ及び１９６ｂを形成する（図１８）工程までは、本発明の第１の実施形態に係る製造方法と同様であるので、説明及び図示を省略する。以上の工程によって、本発明の第２の実施形態に係る不揮発性半導体記憶装置を製造することができる。
なお、本発明の第２の実施形態に係る不揮発性半導体記憶装置も、ワード線電極となる導電体層のビット線に直交する方向の端部は、ワード線駆動回路と接続するためのビアホールが形成される領域Ｂに位置する端部のみ、基板に対して上方に折り曲げられて形成されればよく、こうすることによって、図２８に示した領域Ａを縮小することが可能となり、チップ面積の縮小化を図ることができる。この点は、本発明の第１の実施形態と同様であり、製造方法についても全く同様であるので、説明を省略する。
本発明の第２の実施形態に係る不揮発性半導体記憶装置は、ワード線電極となるそれぞれの導電体層に対するビアホールを、余裕を持って形成することができる。また、ビアホール径を大きく形成することもできる。更にビアホールのピッチを大きく取ることもできる。
また、本発明の第２の実施形態に係る不揮発性半導体記憶装置は、メモリセル層及び上部セレクトゲート層を一括して形成し、しかも、それぞれの層のビット線に直交する方向の端部を、所定の角度をもって基板に対して上方に折り曲げて形成して平坦化することで、それぞれのアモルファスシリコン膜にワード線ＷＬ等を接続するためのビアホールを同一の加工工程で形成することを容易にしているため、製造工程を大幅の短縮することができる。
更に、本発明の第２の実施形態に係る不揮発性半導体記憶装置は、ワード線を各層毎に共通の導電体層によって形成することにより、ワード線ドライバの数を減少させることができ、チップ面積の縮小化を実現することができる。
また更に、選択ゲート線ＳＧＳ及びワード線ＷＬには、動作上、常に各層毎に共通電位とすることが可能であり、いずれも所定の領域において平板状構造を採用することができる。このことにより、ワード線は、ラフＰＥＰによって形成することが可能で、製造プロセスが簡略化され、コスト低減を実現することができる。
本発明の第１の実施形態に係る不揮発性半導体記憶装置１の概略構成図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１のメモリトランジスタ領域２の一部の概略構成図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の一つのメモリストリングス１０の概略構造を示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３のデータの読み出し動作を行う場合のバイアス状態を示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、点線で示したメモリトランジスタＭＴｒ３のデータの書き込み動作を行う場合のバイアス状態を示した図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、選択したブロックのメモリトランジスタＭＴｒのデータの消去動作を行う場合の選択ブロックのバイアス状態を示した図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１において、選択したブロックのメモリトランジスタＭＴｒのデータの消去動作を行う場合の非選択ブロックのバイアス状態を示した図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の鳥瞰図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第１の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の鳥瞰図である。 図２８に示す不揮発性半導体記憶装置１の概略斜視図である。 図２９に示す部分Ｃの拡大断面模式図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。 本発明の第２の実施形態に係る不揮発性半導体記憶装置１の製造プロセスを示す図である。
符号の説明
１：不揮発性半導体記憶装置
７：ワード線ＷＬ
１０：メモリストリングス
１２６：ポリシリコン膜
１２８：窒化珪素膜
１３２ａ、１３２ｃ：熱酸化膜
１３６：柱状のアモルファスシリコン層（第１の柱状半導体）
１４９：酸化珪素膜
１５０、１５４、１５８、１６２：アモルファスシリコン膜
１５２、１５６、１６０、１６４：酸化珪素膜
１６８：窒化珪素膜
１６９：塗布型低誘電率層間絶縁膜ＳＯＧ
１７２：ＯＮＯ膜
１８０：柱状のアモルファスシリコン層（第２の柱状半導体）
１８４：アモルファスシリコン膜
１８７：酸化珪素膜
１８８ａ、１８８ｂ、１８８ｃ、１８８ｄ、１８８ｅ、１８８ｆ、１８８ｇ：タングステンプラグ
４００ａ、４００ｂ、４００ｃ、４００ｄ、４００ｅ、４００ｆ、４００ｇ：ビアホール

Claims (5)

  1. 基板と、
    前記基板に対して垂直に形成された柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第２の絶縁膜と、前記第２の絶縁膜の周りに形成された導電体層とを有する電気的に書き換え可能なメモリセルが直列に接続されたメモリストリングスと、
    前記導電体層と駆動回路とを接続するコンタクトとを備え、
    前記導電体層の端部は前記基板に対して上方に折り曲げられ、且つ折り曲げられた前記導電体層の各端面上に前記コンタクトが設けられていることを特徴とする不揮発性半導体記憶装置。
  2. 前記導電体層の前記端面の幅は、前記導電体層の厚さ以上であることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記導電体層の端面は、同一平面上にあることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  4. 前記導電体層の端部は、前記基板に対して斜めに折り曲げられていることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  5. 半導体基板上に第１の絶縁膜を形成し、
    前記第１の絶縁膜を所定の角度をもって開口し、
    前記第１の絶縁膜上に導電体膜と第２の絶縁膜とを交互に、且つ前記開口側壁にも沿って折れ曲がるように形成し、
    前記第２の絶縁膜、導電体膜を平坦化し、
    露出した前記導電体膜の端面上に駆動回路と接続するビアホールを形成することを特徴とする不揮発性半導体記憶装置の製造方法。

JP2006283117A 2006-10-17 2006-10-17 不揮発性半導体記憶装置及びその製造方法 Active JP5100080B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006283117A JP5100080B2 (ja) 2006-10-17 2006-10-17 不揮発性半導体記憶装置及びその製造方法
US11/874,004 US7952136B2 (en) 2006-10-17 2007-10-17 Nonvolatile semiconductor storage apparatus and method for manufacturing the same
TW096138931A TWI355071B (en) 2006-10-17 2007-10-17 Nonvolatile semiconductor storage apparatus and me
CNB2007101930008A CN100573888C (zh) 2006-10-17 2007-10-17 非易失性半导体存储装置及其制造方法
KR1020070104665A KR100938514B1 (ko) 2006-10-17 2007-10-17 불휘발성 반도체 기억 장치 및 그 제조 방법
KR1020090027142A KR100989231B1 (ko) 2006-10-17 2009-03-30 불휘발성 반도체 기억 장치 및 그 제조 방법
US13/085,622 US8318602B2 (en) 2006-10-17 2011-04-13 Nonvolatile semiconductor storage apparatus and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283117A JP5100080B2 (ja) 2006-10-17 2006-10-17 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008103429A true JP2008103429A (ja) 2008-05-01
JP5100080B2 JP5100080B2 (ja) 2012-12-19

Family

ID=39329085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283117A Active JP5100080B2 (ja) 2006-10-17 2006-10-17 不揮発性半導体記憶装置及びその製造方法

Country Status (5)

Country Link
US (2) US7952136B2 (ja)
JP (1) JP5100080B2 (ja)
KR (2) KR100938514B1 (ja)
CN (1) CN100573888C (ja)
TW (1) TWI355071B (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192857A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010034109A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
JP2010098235A (ja) * 2008-10-20 2010-04-30 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
KR20110095104A (ko) * 2010-02-17 2011-08-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP2011165308A (ja) * 2010-02-09 2011-08-25 Samsung Electronics Co Ltd 不揮発性メモリ装置およびその動作方法と、それを含むメモリシステム
JP2011170953A (ja) * 2010-02-17 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
JP2011527515A (ja) * 2008-07-10 2011-10-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ マイクロ電子３ｄｎａｎｄフラッシュメモリデバイスの構造および製造プロセス
US8110834B2 (en) 2009-01-05 2012-02-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices including select gate patterns having different work function from cell gate patterns
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
US8492831B2 (en) 2009-07-22 2013-07-23 Samsung Electronics Co., Ltd. Vertical non-volatile memory device and method of fabricating the same
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8884356B2 (en) 2012-09-05 2014-11-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US8929145B2 (en) 2010-02-18 2015-01-06 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method thereof and memory system including the same
US8964476B2 (en) 2010-02-17 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
JP2015056642A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体記憶装置
WO2015189916A1 (ja) * 2014-06-10 2015-12-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置及びその製造方法
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101736455B1 (ko) 2016-09-06 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9666283B2 (en) 2011-02-09 2017-05-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and driving methods thereof
KR101762828B1 (ko) * 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
KR101772567B1 (ko) * 2010-03-04 2017-08-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
US9798659B2 (en) 2010-08-20 2017-10-24 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
WO2023095324A1 (ja) * 2021-11-29 2023-06-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置と、その製造方法

Families Citing this family (237)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4909735B2 (ja) * 2006-06-27 2012-04-04 株式会社東芝 不揮発性半導体メモリ
JP4445514B2 (ja) 2007-04-11 2010-04-07 株式会社東芝 半導体記憶装置
JP2009004510A (ja) 2007-06-20 2009-01-08 Toshiba Corp 不揮発性半導体記憶装置
JP4455615B2 (ja) * 2007-06-20 2010-04-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2009016400A (ja) 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
CN101911287B (zh) * 2007-12-27 2013-05-15 株式会社东芝 半导体存储器件及其制造方法
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5259242B2 (ja) 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
KR20080091416A (ko) * 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법
JP5279403B2 (ja) * 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5086959B2 (ja) * 2008-09-26 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
KR101503876B1 (ko) * 2009-03-06 2015-03-20 삼성전자주식회사 비휘발성 메모리 소자
JP2010118530A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
JP4719910B2 (ja) * 2008-11-26 2011-07-06 国立大学法人東北大学 半導体装置の製造方法
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
JP5364394B2 (ja) * 2009-02-16 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
KR101539699B1 (ko) 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
KR101548674B1 (ko) * 2009-08-26 2015-09-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101045073B1 (ko) * 2009-08-07 2011-06-29 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
JP2011100921A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
KR101559958B1 (ko) 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR20110104317A (ko) * 2010-03-16 2011-09-22 삼성전자주식회사 수직 채널 구조의 비휘발성 메모리 소자
CN102315173A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 三维多值非挥发存储器的制备方法
KR101778287B1 (ko) * 2010-08-30 2017-09-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US8559231B2 (en) 2011-03-08 2013-10-15 Micron Technology, Inc. Sense operation in a stacked memory array device
JP2012204430A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012204684A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
JP5351201B2 (ja) * 2011-03-25 2013-11-27 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
KR20120126399A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101182942B1 (ko) 2011-05-24 2012-09-13 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
KR101807250B1 (ko) 2011-07-11 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR101808822B1 (ko) * 2011-08-04 2017-12-14 삼성전자주식회사 반도체 소자 및 그 제조방법
CN102915955B (zh) * 2011-08-04 2016-09-07 三星电子株式会社 半导体器件及其制造方法
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
KR101990904B1 (ko) 2012-07-17 2019-06-19 삼성전자주식회사 수직형 반도체 소자
KR101970941B1 (ko) 2012-08-20 2019-08-13 삼성전자 주식회사 3차원 비휘발성 메모리 장치 및 그 제조 방법
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
KR102024723B1 (ko) 2013-01-02 2019-09-24 삼성전자주식회사 3차원 반도체 장치
CN103943572B (zh) * 2013-01-23 2017-07-28 旺宏电子股份有限公司 集成电路装置及其制造方法
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8981567B2 (en) 2013-03-13 2015-03-17 Macronix International Co., Ltd. 3-D IC device with enhanced contact area
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
KR102037840B1 (ko) 2013-04-11 2019-10-29 삼성전자주식회사 반도체 장치의 연결구조 및 제조 방법
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
JP2014229740A (ja) 2013-05-22 2014-12-08 株式会社東芝 半導体記憶装置及びその製造方法
KR20140148070A (ko) * 2013-06-21 2014-12-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 제조 방법
US9620205B2 (en) 2013-07-10 2017-04-11 Intermolecular, Inc. All around electrode for novel 3D RRAM applications
KR102083483B1 (ko) * 2013-08-12 2020-03-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
KR102150969B1 (ko) * 2013-12-05 2020-10-26 삼성전자주식회사 반도체 장치 및 그 제조방법
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
KR102245649B1 (ko) 2014-03-31 2021-04-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016035991A (ja) 2014-08-04 2016-03-17 株式会社東芝 半導体記憶装置及びその製造方法
KR102270099B1 (ko) 2014-12-08 2021-06-29 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
CN104752364B (zh) * 2015-03-23 2017-08-25 武汉新芯集成电路制造有限公司 3d闪存的制造方法
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
KR101616091B1 (ko) * 2015-04-20 2016-04-28 삼성전자주식회사 모놀리식 3차원 nand 스트링
US9570392B2 (en) * 2015-04-30 2017-02-14 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
KR102342548B1 (ko) * 2015-05-22 2021-12-24 삼성전자주식회사 메모리 장치
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US20170148812A1 (en) * 2015-11-19 2017-05-25 Fu-Chang Hsu Methods and apparatus for a 3d array inside a substrate trench
US9741734B2 (en) * 2015-12-15 2017-08-22 Intel Corporation Memory devices and systems having reduced bit line to drain select gate shorting and associated methods
US10050048B2 (en) 2016-02-19 2018-08-14 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing semiconductor memory device
US9922991B2 (en) * 2016-03-16 2018-03-20 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
JP6524006B2 (ja) 2016-03-18 2019-06-05 東芝メモリ株式会社 半導体記憶装置
KR20170121785A (ko) * 2016-04-25 2017-11-03 삼성전자주식회사 3차원 반도체 장치
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
KR20170130009A (ko) 2016-05-17 2017-11-28 삼성전자주식회사 3차원 반도체 장치
CN105914202B (zh) * 2016-06-13 2018-11-13 上海珏芯光电科技有限公司 显示驱动背板、显示器以及制造方法
US9905573B1 (en) * 2016-08-30 2018-02-27 Sandisk Technologies Llc Three-dimensional memory device with angled word lines and method of making thereof
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
KR102705752B1 (ko) 2017-02-03 2024-09-13 삼성전자주식회사 3차원 반도체 메모리 소자
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
US10192877B2 (en) * 2017-03-07 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with level-shifted staircase structures and method of making thereof
KR20190013347A (ko) * 2017-08-01 2019-02-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN109473441B (zh) * 2017-08-31 2021-08-31 长江存储科技有限责任公司 一种3d nand存储器存储单元结构
JP6875236B2 (ja) * 2017-09-14 2021-05-19 キオクシア株式会社 半導体記憶装置
JP2019054162A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 記憶装置の製造方法および記憶装置
US10629606B2 (en) 2017-11-07 2020-04-21 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
CN109754837A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 具有三维存储单元阵列的非易失存储器件的地址调度方法
US10217746B1 (en) 2017-11-30 2019-02-26 Sandisk Technologies Llc Three-dimensional memory device having L-shaped word lines and a support structure and methods of making the same
US10211215B1 (en) * 2017-11-30 2019-02-19 Sandisk Technologies Llc Three-dimensional memory device containing word lines having vertical protrusion regions and methods of making the same
US10181442B1 (en) * 2017-11-30 2019-01-15 Sandisk Technologies Llc Three-dimensional memory device having L-shaped word lines and methods of making the same
US10546870B2 (en) 2018-01-18 2020-01-28 Sandisk Technologies Llc Three-dimensional memory device containing offset column stairs and method of making the same
US10804284B2 (en) 2018-04-11 2020-10-13 Sandisk Technologies Llc Three-dimensional memory device containing bidirectional taper staircases and methods of making the same
KR102635182B1 (ko) 2018-07-12 2024-02-08 삼성전자주식회사 반도체 메모리 장치
JP2020155579A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
JP2021044295A (ja) 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP2021150409A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置
WO2023007538A1 (ja) * 2021-07-26 2023-02-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
CN112768458A (zh) * 2021-01-29 2021-05-07 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
JP2022144164A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 半導体装置、テンプレート、およびテンプレートの製造方法
US20230146831A1 (en) * 2021-11-08 2023-05-11 Applied Materials, Inc. L-type wordline connection structure for three-dimensional memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338602A (ja) * 1993-05-28 1994-12-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005044972A (ja) * 2003-07-28 2005-02-17 Toshiba Corp 半導体記憶装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229012B2 (ja) 1992-05-21 2001-11-12 株式会社東芝 半導体装置の製造方法
KR0165398B1 (ko) 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US6380581B1 (en) 1999-02-26 2002-04-30 Micron Technology, Inc. DRAM technology compatible non volatile memory cells with capacitors connected to the gates of the transistors
JP4226205B2 (ja) 2000-08-11 2009-02-18 富士雄 舛岡 半導体記憶装置の製造方法
EP1248298B1 (en) 2001-03-26 2009-02-25 Halo Lsi Design and Device Technology Inc. Stitch and select implementation in twin monos array
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
JP3566944B2 (ja) 2001-06-23 2004-09-15 富士雄 舛岡 半導体記憶装置及びその製造方法
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
JP2005093808A (ja) 2003-09-18 2005-04-07 Fujio Masuoka メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法
JP2005311300A (ja) 2004-03-26 2005-11-04 Toshiba Corp 半導体記憶装置及びその製造方法
KR100674952B1 (ko) 2005-02-05 2007-01-26 삼성전자주식회사 3차원 플래쉬 메모리 소자 및 그 제조방법
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2008192857A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338602A (ja) * 1993-05-28 1994-12-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005044972A (ja) * 2003-07-28 2005-02-17 Toshiba Corp 半導体記憶装置及びその製造方法

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192857A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US9053976B2 (en) 2008-07-10 2015-06-09 Commissariat à l'énergie atomique et aux énergies alternatives Structure and production process of a microelectronic 3D memory device of flash NAND type
JP2011527515A (ja) * 2008-07-10 2011-10-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ マイクロ電子３ｄｎａｎｄフラッシュメモリデバイスの構造および製造プロセス
JP2010034109A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
JP2010098235A (ja) * 2008-10-20 2010-04-30 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8110834B2 (en) 2009-01-05 2012-02-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices including select gate patterns having different work function from cell gate patterns
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
US8787082B2 (en) 2009-04-01 2014-07-22 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
US9711188B2 (en) 2009-07-22 2017-07-18 Samsung Electronics Co., Ltd. Vertical non-volatile memory device including plural word line stacks
US9966115B2 (en) 2009-07-22 2018-05-08 Samsung Electronics Co., Ltd. Vertical non-volatile memory device and method of fabricating the same
US8492831B2 (en) 2009-07-22 2013-07-23 Samsung Electronics Co., Ltd. Vertical non-volatile memory device and method of fabricating the same
JP2011165308A (ja) * 2010-02-09 2011-08-25 Samsung Electronics Co Ltd 不揮発性メモリ装置およびその動作方法と、それを含むメモリシステム
US9378833B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US10217516B2 (en) 2010-02-09 2019-02-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8917558B2 (en) 2010-02-09 2014-12-23 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9330769B2 (en) 2010-02-09 2016-05-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923053B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof, and memory system including the same
US8964476B2 (en) 2010-02-17 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9147492B2 (en) 2010-02-17 2015-09-29 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US11715537B2 (en) 2010-02-17 2023-08-01 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9747995B2 (en) 2010-02-17 2017-08-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
JP2011170953A (ja) * 2010-02-17 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US10650903B2 (en) 2010-02-17 2020-05-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9330770B2 (en) 2010-02-17 2016-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
US11062784B2 (en) 2010-02-17 2021-07-13 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
US9390803B2 (en) 2010-02-17 2016-07-12 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
KR101692520B1 (ko) 2010-02-17 2017-01-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US10199116B2 (en) 2010-02-17 2019-02-05 Samsung Electronics Co., Ltd. Non-volatile memory devices, operating methods thereof and memory systems including the same
KR20110095104A (ko) * 2010-02-17 2011-08-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8929145B2 (en) 2010-02-18 2015-01-06 Samsung Electronics Co., Ltd. Nonvolatile memory device, programming method thereof and memory system including the same
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
KR101772567B1 (ko) * 2010-03-04 2017-08-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US10909032B2 (en) 2010-08-20 2021-02-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
KR101807539B1 (ko) * 2010-08-20 2017-12-12 삼성전자주식회사 3차원 비휘발성 메모리 장치의 메모리 셀 어레이의 어드레스 스케쥴링 방법
US11681616B2 (en) 2010-08-20 2023-06-20 Samsung Electronics Co, Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US9798659B2 (en) 2010-08-20 2017-10-24 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
US9947416B2 (en) 2010-08-26 2018-04-17 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US9881685B2 (en) 2010-08-26 2018-01-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
US9666283B2 (en) 2011-02-09 2017-05-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and driving methods thereof
KR101762828B1 (ko) * 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US8884356B2 (en) 2012-09-05 2014-11-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
JP2015056642A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体記憶装置
US9741438B2 (en) 2013-09-16 2017-08-22 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
US9589973B2 (en) 2014-06-10 2017-03-07 Unisantis Electronics Singapore Pte. Ltd. Pillar-shaped semiconductor memory device and method for producing the same
JP5889486B1 (ja) * 2014-06-10 2016-03-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体メモリ装置及びその製造方法
WO2015189916A1 (ja) * 2014-06-10 2015-12-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置及びその製造方法
KR101736455B1 (ko) 2016-09-06 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
WO2023095324A1 (ja) * 2021-11-29 2023-06-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ装置と、その製造方法

Also Published As

Publication number Publication date
US7952136B2 (en) 2011-05-31
CN101165909A (zh) 2008-04-23
CN100573888C (zh) 2009-12-23
TWI355071B (en) 2011-12-21
US8318602B2 (en) 2012-11-27
US20080099819A1 (en) 2008-05-01
TW200828577A (en) 2008-07-01
KR100938514B1 (ko) 2010-01-25
JP5100080B2 (ja) 2012-12-19
KR20090038412A (ko) 2009-04-20
KR100989231B1 (ko) 2010-10-20
KR20080034816A (ko) 2008-04-22
US20110189853A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5100080B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP4768557B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US11903207B2 (en) Method for writing data of a first memory cell transistor of a nonvolatile semiconductor memory device
US8363481B2 (en) Non-volatile semiconductor memory device and method of making the same
JP5016928B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US9508836B2 (en) 3-dimensional non-volatile memory device and method of manufacturing the same
US7910432B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
JP5091526B2 (ja) 半導体記憶装置及びその製造方法
JP4455615B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US8314455B2 (en) Non-volatile semiconductor storage device
US6853029B2 (en) Non-volatile semiconductor memory device with multi-layer gate structure
JP4908238B2 (ja) 不揮発性半導体記憶装置
JP2008263029A (ja) 半導体記憶装置
US7071511B2 (en) Nonvolatile semiconductor memory device having adjacent selection transistors connected together
JP2015015347A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5100080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350