CN104752364B - 3d闪存的制造方法 - Google Patents
3d闪存的制造方法 Download PDFInfo
- Publication number
- CN104752364B CN104752364B CN201510127429.1A CN201510127429A CN104752364B CN 104752364 B CN104752364 B CN 104752364B CN 201510127429 A CN201510127429 A CN 201510127429A CN 104752364 B CN104752364 B CN 104752364B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- manufacture method
- flash memories
- wordline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000012856 packing Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 230000000717 retained effect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
本发明提出了一种3D闪存的制造方法，通过沉积若干层第一介质层、第二介质层和第三介质薄膜组，以及对第三介质层的刻蚀等工艺形成自对准的字线的通孔连线，无需通过形成阶梯状的通孔连线引出字线，减少了光罩使用的层数，降低了生产成本，此外通过对第三介质层沉积与刻蚀能够调整其厚度，从而调整字线与字线之间CD的大小，控制字线与字线之间的RC延迟与噪声。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D闪存的制造方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NAND闪存。
现有技术3D NAND闪存垂直沟道需要采用如图1所示的阶梯(Stair Case)将字线(Wordline，WL)连接出。其中，现有技术中的3D NAND闪存包括基底10、介质层20、字线连线21、阶梯状的通孔连线22，其中，阶梯状的通孔连线22的深度不同。在制备32层、48层以及64层的3D NAND闪存时，分别需要大约10、15甚至20层的光罩，才能形成深度不同的通孔，以便形成通孔连线22，这导致制造成本较高。此外，由于有些通孔的深度较深，而深孔刻蚀(用于连接Wordline)也是极大的挑战。
发明内容
本发明的目的在于提供一种3D闪存的制造方法，无需采用多层阶梯状，减少所需的光罩，降低生产成本，降低深孔刻蚀的难度。
为了实现上述目的，本发明提出了一种3D闪存的制造方法，包括步骤：
步骤一：提供基底，所述基底上设有存储单元；
步骤二：依次形成第一介质层、第二介质层和第三介质层，所述第一介质层、第二介质层和第三介质层覆盖所述基底的上表面以及存储单元的侧壁和表面；
步骤三：刻蚀所述第三介质层，暴露出部分第二介质层，仅保留位于所述存储单元的侧壁上的第三介质层；
步骤四：重复步骤二依次形成第一介质层、第二介质层和第三介质层，所述第一介质层、第二介质层和第三介质层覆盖步骤三中暴露出的第二介质层上；
步骤五：依次重复步骤三和步骤四，直至形成若干层第一介质层、第二介质层和第三介质层；
步骤六：对所述若干层第一介质层、第二介质层和第三介质层进行化学机械平坦化；
步骤七：形成沟道及通孔连线。
进一步的，在所述的3D闪存的制造方法中，所述第一介质层材质为氧化硅。
进一步的，在所述的3D闪存的制造方法中，所述第二介质层材质为氮化硅。
进一步的，在所述的3D闪存的制造方法中，所述第三介质层材质为氧化硅。
进一步的，在所述的3D闪存的制造方法中，字线之间的间距由所述第三介质层的厚度控制。
进一步的，在所述的3D闪存的制造方法中，刻蚀所述第三介质层采用的工艺为干法刻蚀。
进一步的，在所述的3D闪存的制造方法中，形成所述沟道的步骤包括：
采用刻蚀依次刻蚀若干层第一介质层、第二介质层和第三介质层，以形成沟槽；
在所述沟槽内填充材料，形成沟道。
进一步的，在所述的3D闪存的制造方法中，形成所述通孔连线的步骤包括：
刻蚀去除所述第二介质层，形成通孔；
在所述通孔中填充金属，形成通孔连线。
进一步的，在所述的3D闪存的制造方法中，采用干法刻蚀去除所述第二介质层。
进一步的，在所述的3D闪存的制造方法中，所述通孔连线的材质为铜、铝或钨。
进一步的，在所述的3D闪存的制造方法中，在形成所述通孔连线后，还形成金属层，所述金属层与所述通孔连线相连。
与现有技术相比，本发明的有益效果主要体现在：通过沉积若干层第一介质层、第二介质层和第三介质薄膜组，以及对第三介质层的刻蚀等工艺形成自对准的字线的通孔连线，无需通过形成阶梯状的通孔连线引出字线，减少了光罩使用的层数，降低了生产成本，此外通过对第三介质层沉积与刻蚀能够调整其厚度，从而调整字线与字线之间CD的大小，控制字线与字线之间的RC延迟与噪声。
附图说明
图1为现有技术中3D闪存采用阶梯状方式引出字线的结构示意图；
图2为本发明实施例中3D闪存的制造方法的流程图；
图3至图9为本发明实施例中3D闪存制备过程的剖面示意图。
具体实施方式
下面将结合示意图对本发明的3D闪存的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种3D闪存的制造方法，包括步骤：
步骤一：提供基底，所述基底上设有存储单元；
步骤二：依次形成第一介质层、第二介质层和第三介质层，所述第一介质层、第二介质层和第三介质层覆盖所述基底的上表面以及存储单元的侧壁和表面；
步骤三：刻蚀所述第三介质层，暴露出部分第二介质层，仅保留位于所述存储单元的侧壁上的第三介质层；
步骤四：重复步骤二依次形成第一介质层、第二介质层和第三介质层，所述第一介质层、第二介质层和第三介质层覆盖步骤三中暴露出的第二介质层上；
步骤五：依次重复步骤三和步骤四，直至形成若干层第一介质层、第二介质层和第三介质层；
步骤六：对所述若干层第一介质层、第二介质层和第三介质层进行化学机械平坦化；
步骤七：形成沟道及通孔连线。
具体的，请参考图3，在步骤一中，在基底100上形成有存储单元200，用于存储数据；
在步骤二中，采用化学气相沉积的方式依次形成第一介质层310、第二介质层320和第三介质层330，所述第一介质层310、第二介质层320和第三介质层330覆盖所述基底100的上以及存储单元200的侧壁和表面；其中，所述第一介质层310和第三介质层330的材质均为氧化硅，第二介质层320的材质为氮化硅，也就是传统的三层薄膜组合，即，氧化硅-氮化硅-氧化硅(ONO)薄膜组合。其中，第三介质层330的厚度能够控制字线之间的间距，厚度厚时，字线之间的距离则较大，厚度薄时，字线之间的距离较小。由于沉积的厚度可控，从而可以准确的控制字线之间的距离，调整字线与字线之间CD的大小，控制字线与字线之间的RC(电阻-电容)延迟与噪声。
请参考图4，在步骤三中，刻蚀所述第三介质层330，暴露出部分第二介质层320，仅保留位于所述存储单元200的侧壁上的第三介质层330；其中，刻蚀所述第三介质层330采用的工艺为干法刻蚀；位于存储单元200的侧壁上的第三介质层330的厚度W即是上述调节字线与字线之间CD大小的厚度。
请参考图5至图7，在步骤四中，重复步骤二依次形成第一介质层310、第二介质层320和第三介质层330，所述第一介质层310、第二介质层320和第三介质层330覆盖步骤三中暴露出的第二介质层320上,；在步骤五中，依次重复步骤三和步骤四，直至形成若干层第一介质层310、第二介质层320和第三介质层330，如图7所示。
请参考图8，在步骤六中，对所述若干层第一介质层310、第二介质层320和第三介质层330进行化学机械平坦化，暴露出所有的第二介质层320。
请参考图9，在步骤七中，形成沟道400和通孔连线510；
其中，形成所述沟道400的步骤包括：
采用刻蚀依次刻蚀若干层第一介质层310、第二介质层320和第三介质层330，以形成沟槽；
在所述沟槽内填充材料，形成沟道，其中，本领域技术人员理应知晓如何在沟槽中所填充的材质以及形成沟道，在此不作赘述。
形成所述通孔连线510的步骤包括：
刻蚀去除所述第二介质层320，形成通孔，由于第二介质层320仅作牺牲层的作用，因此，在此需要先去除第二介质层320，以方便在其原有的位置上形成通孔连线；
在所述通孔中填充金属，形成通孔连线510。
在本实施例中，采用干法刻蚀去除所述第二介质层320，所述通孔连线510的材质为铜、铝或钨。在形成所述通孔连线510后，还形成金属层520，所述金属层520与所述通孔连线510相连，所述金属层520的材质可以与通孔连线510的材质一致。
综上，在本发明实施例提供的3D闪存的制造方法中，通过沉积若干层第一介质层、第二介质层和第三介质薄膜组，以及对第三介质层的刻蚀等工艺形成自对准的字线的通孔连线，无需通过形成阶梯状的通孔连线引出字线，减少了光罩使用的层数，降低了生产成本，此外通过对第三介质层沉积与刻蚀能够调整其厚度，从而调整字线与字线之间CD的大小，控制字线与字线之间的RC延迟与噪声。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (11)
1.一种3D闪存的制造方法，其特征在于，包括步骤：
步骤一：提供基底，所述基底上设有存储单元；
步骤二：依次形成第一介质层、第二介质层和第三介质层，所述第一介质层、第二介质层和第三介质层覆盖所述基底的上表面以及存储单元的侧壁和表面；
步骤三：刻蚀所述第三介质层，暴露出部分第二介质层，仅保留位于所述存储单元的侧壁上的第三介质层；
步骤四：重复步骤二依次形成第一介质层、第二介质层和第三介质层，所述第一介质层、第二介质层和第三介质层覆盖步骤三中暴露出的第二介质层上；
步骤五：依次重复步骤三和步骤四，直至形成若干层第一介质层、第二介质层和第三介质层；
步骤六：对所述若干层第一介质层、第二介质层和第三介质层进行化学机械平坦化；
步骤七：形成沟道及通孔连线。
2.如权利要求1所述的3D闪存的制造方法，其特征在于，所述第一介质层材质为氧化硅。
3.如权利要求1所述的3D闪存的制造方法，其特征在于，所述第二介质层材质为氮化硅。
4.如权利要求1所述的3D闪存的制造方法，其特征在于，所述第三介质层材质为氧化硅。
5.如权利要求4所述的3D闪存的制造方法，其特征在于，字线之间的间距由所述第三介质层的厚度控制。
6.如权利要求1所述的3D闪存的制造方法，其特征在于，刻蚀所述第三介质层采用的工艺为干法刻蚀。
7.如权利要求1所述的3D闪存的制造方法，其特征在于，形成所述沟道的步骤包括：
采用刻蚀依次刻蚀若干层第一介质层、第二介质层和第三介质层，以形成沟槽；
在所述沟槽内填充材料，形成沟道。
8.如权利要求1所述的3D闪存的制造方法，其特征在于，形成所述通孔连线的步骤包括：
刻蚀去除所述第二介质层，形成通孔；
在所述通孔中填充金属，形成通孔连线。
9.如权利要求8所述的3D闪存的制造方法，其特征在于，采用干法刻蚀去除所述第二介质层。
10.如权利要求9所述的3D闪存的制造方法，其特征在于，所述通孔连线的材质为铜、铝或钨。
11.如权利要求1所述的3D闪存的制造方法，其特征在于，在形成所述通孔连线后，还形成金属层，所述金属层与所述通孔连线相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510127429.1A CN104752364B (zh) | 2015-03-23 | 2015-03-23 | 3d闪存的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510127429.1A CN104752364B (zh) | 2015-03-23 | 2015-03-23 | 3d闪存的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752364A CN104752364A (zh) | 2015-07-01 |
| CN104752364B true CN104752364B (zh) | 2017-08-25 |
Family
ID=53591838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510127429.1A Active CN104752364B (zh) | 2015-03-23 | 2015-03-23 | 3d闪存的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752364B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731845B (zh) * | 2017-08-31 | 2020-09-11 | 长江存储科技有限责任公司 | 一种利用离子注入增大阶梯区域接触窗口的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101165909A (zh) * | 2006-10-17 | 2008-04-23 | 株式会社东芝 | 非易失性半导体存储装置及其制造方法 |
| CN101981689A (zh) * | 2008-03-26 | 2011-02-23 | 株式会社东芝 | 半导体存储器及其制造方法 |
| CN102637629A (zh) * | 2011-02-14 | 2012-08-15 | 旺宏电子股份有限公司 | 用于具叠层接触层的ic装置的减少数量的掩模组合及方法 |
| CN102915955A (zh) * | 2011-08-04 | 2013-02-06 | 三星电子株式会社 | 半导体器件及其制造方法 |
-
2015
- 2015-03-23 CN CN201510127429.1A patent/CN104752364B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101165909A (zh) * | 2006-10-17 | 2008-04-23 | 株式会社东芝 | 非易失性半导体存储装置及其制造方法 |
| CN101981689A (zh) * | 2008-03-26 | 2011-02-23 | 株式会社东芝 | 半导体存储器及其制造方法 |
| CN102637629A (zh) * | 2011-02-14 | 2012-08-15 | 旺宏电子股份有限公司 | 用于具叠层接触层的ic装置的减少数量的掩模组合及方法 |
| CN102915955A (zh) * | 2011-08-04 | 2013-02-06 | 三星电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752364A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108831887A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN108417577B (zh) | 3d nand闪存结构的形成方法 | |
| US20180175057A1 (en) | Non-volatile storage device and method of manufacturing the same | |
| US20170194154A1 (en) | Nand flash memory and fabrication method thereof | |
| CN107731849A (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN105575909B (zh) | 三维nand闪存及其制造方法 | |
| CN106129010B (zh) | 一种形成3d nand闪存的方法 | |
| CN108461503B (zh) | 三维存储器的制造方法及形成晶体硅层的方法 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| TW201826376A (zh) | 在積體電路中形成ａｎａ區域之方法 | |
| CN108155192B (zh) | 半导体器件及其形成方法 | |
| CN109256384B (zh) | 一种通孔结构及其制备方法、三维存储器 | |
| CN107731844A (zh) | 3d存储器的蚀刻方法 | |
| CN111490015A (zh) | 半导体结构的形成方法 | |
| US10790290B2 (en) | 3D NAND with integral drain-end select gate (SGD) | |
| KR101710274B1 (ko) | 반도체 장치의 제조 방법, 및 패턴 생성 프로그램을 저장한 컴퓨터 판독 가능한 불휘발성 기억 매체 | |
| CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| CN104752364B (zh) | 3d闪存的制造方法 | |
| CN107658305A (zh) | 一种半导体刻蚀方法及其形成结构 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN105448925B (zh) | 半导体结构及其制造方法 | |
| CN104779154B (zh) | 3d闪存沟道的制造方法 | |
| CN104167392B (zh) | 三维nand存储器的制造方法 | |
| CN107658308A (zh) | 一种顶层选择栅切线的光刻‑刻蚀工艺方法 | |
| CN102938446A (zh) | 一种磁阻存储器环状存储结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240320 Address after: No. 88, Weilai Third Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430000 Patentee after: YANGTZE MEMORY TECHNOLOGIES Co.,Ltd. Country or region after: Zhong Guo Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: Zhong Guo |
|
| TR01 | Transfer of patent right |