CN112768458A - 一种3d nand存储器件及其制造方法 - Google Patents

一种3d nand存储器件及其制造方法 Download PDF

Info

Publication number
CN112768458A
CN112768458A CN202110130390.4A CN202110130390A CN112768458A CN 112768458 A CN112768458 A CN 112768458A CN 202110130390 A CN202110130390 A CN 202110130390A CN 112768458 A CN112768458 A CN 112768458A
Authority
CN
China
Prior art keywords
layer
dielectric layer
substrate
layer structure
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110130390.4A
Other languages
English (en)
Inventor
陈广甸
范光龙
陈金星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110130390.4A priority Critical patent/CN112768458A/zh
Publication of CN112768458A publication Critical patent/CN112768458A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供一种3D NAND存储器件及其制造方法，3D NAND存储器件的制造方法中，可以提供衬底，衬底包括相邻的核心存储区和台阶区，衬底的台阶区形成有介质层结构，在衬底上以及介质层结构的朝向核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层，衬底上的堆叠层在堆叠方向上的厚度小于或等于介质层结构的厚度，介质层结构的侧壁上的堆叠层的堆叠方向垂直于该侧壁，将牺牲层替换为栅极层，介质层结构的侧壁上的栅极层用于连接引出结构，这样，介质层结构的侧壁上的栅极层的接触部可以设置在同一水平面，这样不会因此刻蚀深度的不同而导致不同的刻蚀质量，避免穿透栅极层导致的错误连接的问题，提高器件栅极引出可靠性，提高器件性能。

Description

一种3D NAND存储器件及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
背景技术
在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的栅极层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。
具体的，台阶结构上可以形成有介质层，对介质层进行刻蚀可以得到贯穿至台阶结构的台阶接触孔，台阶接触孔可以暴露台阶结构中的栅极层，这样在台阶接触孔中填充导电材料后，可以形成台阶接触孔中的引出线，从而实现台阶处栅线的引出。然而，实际操作中，在对介质层进行刻蚀得到台阶接触孔的过程中，可能会对栅极层造成损伤，在栅极层较薄时，可能穿透栅极层甚至导致不同的栅极层之间错误连接，影响器件性能。如何实现可靠的栅极引出，是本领域一个重要的问题。
发明内容
有鉴于此，本申请的目的在于提供一种3D NAND存储器件及其制造方法，实现栅线的可靠引出，提高了器件性能。
本申请实施例提供了一种3D NAND存储器件的制造方法，包括：
提供衬底，所述衬底包括相邻的核心存储区和台阶区；所述衬底的所述台阶区形成有介质层结构；
在所述衬底上以及所述介质层结构的朝向所述核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层；所述衬底上的所述堆叠层在堆叠方向上的厚度小于或等于所述介质层结构的厚度；所述介质层结构的侧壁上的堆叠层的堆叠方向垂直于所述侧壁；
将所述牺牲层替换为栅极层，所述介质层结构的侧壁上的栅极层用于连接引出结构。
可选的，在所述衬底上以及所述介质层结构的朝向所述核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层，包括：
依次沉积绝缘层和牺牲层，形成分别位于衬底上、所述介质层结构的侧壁上、所述介质层结构的上表面的、由绝缘层和牺牲层交替层叠的堆叠层；
沉积介质材料；
利用平坦化工艺，去除所述介质层结构的上表面的堆叠层。
可选的，所述方法还包括：
在平坦化后的介质材料、所述介质层结构的侧壁上的堆叠层、所述介质层结构构成的上表面形成保护层；
在将所述牺牲层替换为栅极层后，所述方法还包括：
在所述保护层中形成贯穿所述保护层并与所述介质层结构的侧壁上的栅极层连接的导体塞。
可选的，在将所述牺牲层替换为栅极层后，所述方法还包括：
在所述衬底上的所述堆叠层和所述介质层结构上形成覆盖层；
在所述覆盖层中形成贯穿所述覆盖层并与所述介质层结构的侧壁上的栅极层连接的引出结构。
可选的，所述绝缘层和所述介质层结构的材料为氧化硅，所述牺牲层的材料为氮化硅，所述栅极层的材料为钨。
可选的，所述介质层结构通过在所述衬底上形成介质层，并对介质层进行刻蚀得到。
本申请实施例还提供了一种3D NAND存储器件，包括：
衬底，所述衬底包括相邻的核心存储区和台阶区；所述衬底的所述台阶区形成有介质层结构；
所述衬底上以及所述介质层结构朝向所述核心存储区的侧壁形成有绝缘层和栅极层交替层叠的堆叠层；所述介质层结构的侧壁上的堆叠层的堆叠方向垂直于所述侧壁；所述衬底上的所述堆叠层在堆叠方向上的厚度小于或等于所述介质层结构的厚度，所述介质层结构的侧壁上的栅极层用于连接引出结构。
可选的，所述存储器件还包括：
所述衬底上的所述堆叠层上的介质材料，所述介质材料与所述介质层结构上表面齐平；
覆盖所述介质材料、所述介质层结构的侧壁上的堆叠层、所述介质层结构的保护层；所述保护层中形成有贯穿所述保护层并与所述介质层结构的侧壁上的栅极层连接的导体塞。
可选的，所述存储器件还包括：
所述衬底上的所述堆叠层和所述介质层结构上的覆盖层；所述覆盖层中形成有贯穿所述覆盖层并与所述介质层结构的侧壁上的栅极层连接的引出结构。
可选的，所述绝缘层和所述介质层结构的材料为氧化硅，所述栅极层的材料为钨。
本申请实施例提供了一种3D NAND存储器件及其制造方法，3D NAND存储器件的制造方法中，可以提供衬底，衬底包括相邻的核心存储区和台阶区，衬底的台阶区形成有介质层结构，在衬底上以及介质层结构的朝向核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层，衬底上的堆叠层在堆叠方向上的厚度小于或等于介质层结构的厚度，介质层结构的侧壁上的堆叠层的堆叠方向垂直于该侧壁，将牺牲层替换为栅极层，介质层结构的侧壁上的栅极层用于连接引出结构，这样，介质层结构的侧壁上的栅极层的接触部可以设置在同一水平面，这样对其上的介质层进行刻蚀时不会因此刻蚀深度的不同而导致不同的刻蚀质量，避免穿透栅极层导致的错误连接的问题，提高器件栅极引出可靠性，提高器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了现有技术中一种3D NAND存储器件的结构示意图；
图2示出了本申请实施例一种3D NAND存储器件的制造方法的流程图；
图3-图10示出了本申请实施例提供的3D NAND存储器件的制造过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的栅极层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。
具体的，台阶结构上可以形成有介质层，对介质层进行刻蚀可以得到贯穿至台阶结构的台阶接触孔，台阶接触孔可以暴露台阶结构中的栅极层，这样在台阶接触孔中填充导电材料后，可以形成台阶接触孔中的引出线，从而实现台阶处栅线的引出。然而，实际操作中，在对介质层进行刻蚀得到台阶接触孔的过程中，可能会对栅极层造成损伤，在栅极层较薄时，可能穿透栅极层甚至导致不同的栅极层之间错误连接，影响器件性能。如何实现可靠的栅极引出，是本领域一个重要的问题。
发明人经过研究发现，在对介质层进行刻蚀得到台阶接触孔的过程中，容易对栅极层造成损伤的原因在于，栅极层构成台阶结构，各个栅极层上的介质层厚度不一致，因此同时对各个台阶接触孔进行刻蚀时，处于上层的栅极层会先暴露出来，更容易损伤栅极层，甚至被贯穿以及损伤其下的介质层，导致栅极和栅极之间的缺陷(WL-WL leakage)。
参考图1所示，为现有技术中一种3D NAND存储器的结构示意图，在衬底100上，栅极层102和绝缘层101构成台阶结构，上层栅极层102在台阶接触孔的刻蚀过程中被贯穿，其下的介质层也被刻蚀去除，形成的台阶接触孔的侧壁存在一层栅极层，底部存在另一层栅极层，这样在台阶接触孔中形成台阶接触塞104后，台阶接触塞同时连接两层栅极层102，参考图虚线框内的部分，导致连接错误。
基于以上技术问题，本申请实施例提供了一种3D NAND存储器件及其制造方法，3DNAND存储器件的制造方法中，可以提供衬底，衬底包括相邻的核心存储区和台阶区，衬底的台阶区形成有介质层结构，在衬底上以及介质层结构的朝向核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层，衬底上的堆叠层在堆叠方向上的厚度小于或等于介质层结构的厚度，介质层结构的侧壁上的堆叠层的堆叠方向垂直于该侧壁，将牺牲层替换为栅极层，介质层结构的侧壁上的栅极层用于连接引出结构，这样，介质层结构的侧壁上的栅极层的接触部可以设置在同一水平面，这样对其上的介质层进行刻蚀时不会因此刻蚀深度的不同而导致不同的刻蚀质量，避免穿透栅极层导致的错误连接的问题，提高器件栅极引出可靠性，提高器件性能。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图2所示，为本申请实施例提供的一种3D NAND存储器件的制造方法，该方法可以包括：
S01，提供衬底100，衬底100包括相邻的核心存储区1101和台阶区1102，衬底100的台阶区1102形成有介质层结构111，参考图3和图4所示。
本申请实施例中，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，衬底100为体硅衬底。
在衬底100上，可以包括台阶区1102和核心存储区1101，核心存储区1101用于形成存储单元，而台阶区1102用于向外引出栅极层123，台阶区1102可以位于核心存储区1101外围，现有技术中，台阶区1102用于形成台阶结构，从而实现栅极层123的引出，本申请实施例中，台阶区1102不再形成台阶结构，而是形成新的结构取代台阶结构，但是形成新的结构的位置在原来的台阶区1102。
在台阶区1102可以形成有介质层结构111，介质层结构111可以覆盖台阶区1102的部分衬底100，介质层结构111和核心存储区1101之间具有一定的间隙。具体的，可以在衬底100上形成介质层110，参考图3所示，对介质层110进行刻蚀得到介质层结构111，参考图4所示，介质层110的形成方式可以为沉积工艺，介质层结构111的材料可以为氧化硅层。
S02，在衬底100上以及介质层结构111的朝向核心存储区1101的侧壁上，依次交替层叠绝缘层121和牺牲层122形成堆叠层，参考图5-图8所示。
在衬底100上以及介质层结构111的朝向核心存储区1101的侧壁上，可以形成堆叠层。堆叠层可以包括交替层叠的绝缘层121和牺牲层122，具体的，在垂直于衬底100方向的沟道孔的通孔刻蚀时，牺牲层122和绝缘层121具有几乎1:1的干法刻蚀选择比；在将牺牲层122替代为栅极层123时，牺牲层122和绝缘层121具有很高的湿法刻蚀选择比，例如可以为30:1甚至更高，堆叠层110的层数可以根据具体的需要来确定。在本实施例中，牺牲层122例如可以为氮化硅(Si3N4)，绝缘层121例如可以为氧化硅(SiO2)。
核心存储区1101的堆叠层用于形成存储单元，堆叠层的层数可以根据实际情况而定，堆叠层的层数越多，可以形成的存储单元的数量也越多。
堆叠层可以通过在衬底100上以及介质层结构111的朝向核心存储区1101的侧壁上依次交替层叠绝缘层121和牺牲层122得到，其中在衬底100上以及介质层结构111的侧壁上的同一层绝缘层121同时生成且连续，同一层牺牲层122同时生成且连续，衬底100上的绝缘层121和牺牲层122沿衬底100表面延伸，沿垂直衬底表面的方向堆叠，在介质层结构111侧壁的绝缘层121和牺牲层122沿介质层结构111的侧壁延伸，即介质层结构111侧壁的堆叠层沿介质层结构111的侧壁延伸，其堆叠方向垂直于该侧壁。
具体的，可以依次沉积绝缘层121和牺牲层122，形成分别位于衬底100上、介质层结构111的侧壁上、介质层结构111的上表面的堆叠层，参考图5所示，堆叠层由绝缘层和牺牲层交替层叠而成；而后可以沉积介质材料130，参考图6所示；利用平坦化工艺去除介质层结构111的上表面的堆叠层，从而保留位于衬底100上，以及介质层结构111的侧壁上的堆叠层，且衬底100上的堆叠层和介质层结构111的朝向核心存储区1101的侧壁上的堆叠层连续，参考图7所示。其中，介质材料130可以为氧化硅。
此外，本申请实施例中，堆叠层的厚度小于或等于介质层结构111的厚度，堆叠层的厚度指沿堆叠层堆叠方向的厚度，衬底上的堆叠层的厚度为垂直衬底表面的方向的尺寸，介质层结构111侧壁上的堆叠层的厚度为垂直介质层结构111侧壁的方向的尺寸，衬底上的堆叠层的厚度大约等于介质层结构111的侧壁上的堆叠层的厚度，这样在去除介质层结构111的上表面的堆叠层时，可以不损伤衬底100上的堆叠层，从而保证堆叠层的结构完整性。
在去除介质层结构111的上表面的堆叠层后，可以在平坦化后的介质材料130、介质层结构111的侧壁上的堆叠层、介质层结构111构成的上表面形成保护层140，以在后续操作中保护其下的堆叠层，参考图8所示。后续操作例如对堆叠层进行刻蚀得到沟道孔以及形成沟道孔中的存储层等。
S03，将牺牲层122替换为栅极层123，参考图9和图10所示。
堆叠层中的牺牲层122可以被替换为栅极层123，从而将原来的包括牺牲层122和绝缘层121的堆叠层变为包括栅极层123和绝缘层121的堆叠层，在核心存储区1101，栅极层123在纵向上堆叠，以实现存储单元在纵向上的堆叠。然而纵向排列的栅极层123的可靠性引出难度较大。将牺牲层122替换为栅极层123可以具体为，通过贯穿堆叠层的沟槽去除牺牲层122得到栅极间隙，在栅极间隙中形成栅极层123。其中，栅极层123的材料可以为钨(W)。
本申请实施例中，由于介质层结构111的侧壁上也形成有堆叠层，且堆叠层与衬底100上的横向延伸的堆叠层连续，因此在将核心存储区1101的牺牲层122替换为栅极层123的同时，可以将介质层结构111的侧壁上的牺牲层122也替换为栅极层123，参考图9所示，这样位于介质层结构111的侧壁上的栅极层123可以连接核心存储区1101的横向延伸的栅极层123，这样原来横向延伸纵向堆叠的栅极层123，可以引申为沿介质层结构111的侧壁延伸，沿衬底100表面堆叠的栅极层123，可以利用介质层结构111侧壁的栅极层123连接引出结构，实现栅极层123的引出，介质层结构111的侧壁的栅极层123的顶端作为连接端，可以位于同一水平面内，这样无需进行不同厚度的介质层的刻蚀，避免了栅极接触孔的刻蚀过程中对栅极层123的损伤。
在将牺牲层122替换为栅极层123后，可以在保护层140中形成贯穿保护层并与介质层结构111的侧壁上的栅极层123连接的导体塞141。具体的，可以对保护层140进行刻蚀得到第一通孔，在第一通孔中填充导体材料形成导体塞141。导体塞141可以具有横向尺寸较大的上部和横向尺寸较小的下部，参考图10所示。
在将牺牲层122替换为栅极层123后，可以在衬底上的堆叠层和介质层结构111上形成覆盖层150，在覆盖层150中形成贯穿覆盖层并与介质层结构111的侧壁上的栅极层123连接的引出结构151，参考图10所示。具体的，可以对覆盖层150进行刻蚀得到第二通孔，在第二通孔中填充导体材料作为引出结构151。在覆盖层150下形成有保护层140时，引出结构151可以通过保护层140中的导体塞141与介质层结构111的侧壁上的栅极层123连接。
本申请实施例提供了一种3D NAND存储器件的制造方法，可以提供衬底，衬底包括相邻的核心存储区和台阶区，衬底的台阶区形成有介质层结构，在衬底上以及介质层结构的朝向核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层，衬底上的堆叠层在堆叠方向上的厚度小于或等于介质层结构的厚度，介质层结构的侧壁上的堆叠层的堆叠方向垂直于该侧壁，将牺牲层替换为栅极层，介质层结构的侧壁上的栅极层用于连接引出结构，这样，介质层结构的侧壁上的栅极层的接触部可以设置在同一水平面，这样对其上的介质层进行刻蚀时不会因此刻蚀深度的不同而导致不同的刻蚀质量，避免穿透栅极层导致的错误连接的问题，提高器件栅极引出可靠性，提高器件性能。
基于以上实施例提供的3D NAND存储器件的制造方法，本申请实施例还提供了一种3D NAND存储器件，参考图10所示，该3D NAND存储器件可以包括衬底100，衬底100包括相邻的核心存储区1101和台阶区1102，衬底100的台阶区1102形成有介质层结构111，衬底100上以及介质层结构111朝向核心存储区的侧壁形成有绝缘层121和栅极层123交替层叠的堆叠层，介质层结构111的侧壁上的堆叠层的堆叠方向垂直与该侧壁。
在本实施例中，衬底100为体硅衬底。在衬底100上，可以包括台阶区1102和核心存储区1101，核心存储区1101用于形成存储单元，而台阶区1102用于向外引出栅极层123，台阶区1102可以位于核心存储区1101外围。
在台阶区1102可以形成有介质层结构111，介质层结构111可以覆盖台阶区1102的部分衬底100，介质层结构111和核心存储区1101之间具有一定的间隙。介质层结构的材料为氧化硅。
在衬底100上以及介质层结构111的朝向核心存储区1101的侧壁上，可以形成堆叠层。在本实施例中，绝缘层121例如可以为氧化硅(SiO2)，栅极层123的材料可以为钨(W)。衬底上的堆叠层的厚度小于或等于介质层结构的厚度，介质层结构的侧壁上的栅极层用于连接引出结构。
衬底上的堆叠层上还形成有介质材料130，介质材料与介质层结构上表面齐平，介质材料130、介质层结构111的侧壁上的堆叠层、介质层结构111构成的上表面上还形成有保护层140，保护层140中形成有贯穿保护层并与介质层结构111的侧壁上的栅极层123连接的导体塞141。
衬底上的堆叠层和介质层结构111上可以形成有覆盖层150，覆盖层150中形成有贯穿覆盖层并与介质层结构111的侧壁上的栅极层连接的引出结构151。
在覆盖层150下形成有保护层140时，引出结构151可以通过保护层140中的导体塞141与介质层结构111的侧壁上的栅极层123连接。
本申请实施例提供了一种半导体器件，包括衬底，衬底包括相邻的核心存储区和台阶区，衬底的台阶区形成有介质层结构，衬底上以及介质层结构朝向核心存储区的侧壁形成有绝缘层和栅极层交替层叠的堆叠层，介质层结构的侧壁上的堆叠层的堆叠方向垂直于所述侧壁，衬底上的堆叠层在堆叠方向上的厚度小于或等于介质层结构的厚度，介质层结构的侧壁上的栅极层用于连接引出结构。这样，介质层结构的侧壁上的栅极层的接触部可以设置在同一水平面，这样对其上的介质层进行刻蚀时不会因此刻蚀深度的不同而导致不同的刻蚀质量，避免穿透栅极层导致的错误连接的问题，提高器件栅极引出可靠性，提高器件性能。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底包括相邻的核心存储区和台阶区；所述衬底的所述台阶区形成有介质层结构；
在所述衬底上以及所述介质层结构的朝向所述核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层；所述衬底上的所述堆叠层在堆叠方向上的厚度小于或等于所述介质层结构的厚度；所述介质层结构的侧壁上的堆叠层的堆叠方向垂直于所述侧壁；
将所述牺牲层替换为栅极层，所述介质层结构的侧壁上的栅极层用于连接引出结构。
2.根据权利要求1所述的方法，其特征在于，在所述衬底上以及所述介质层结构的朝向所述核心存储区的侧壁上，依次交替层叠绝缘层和牺牲层形成堆叠层，包括：
依次沉积绝缘层和牺牲层，形成分别位于衬底上、所述介质层结构的侧壁上、所述介质层结构的上表面的、由绝缘层和牺牲层交替层叠的堆叠层；
沉积介质材料；
利用平坦化工艺，去除所述介质层结构的上表面的堆叠层。
3.根据权利要求2所述的方法，其特征在于，还包括：
在平坦化后的介质材料、所述介质层结构的侧壁上的堆叠层、所述介质层结构构成的上表面形成保护层；
在将所述牺牲层替换为栅极层后，还包括：
在所述保护层中形成贯穿所述保护层并与所述介质层结构的侧壁上的栅极层连接的导体塞。
4.根据权利要求1-3任意一项所述的方法，其特征在于，在将所述牺牲层替换为栅极层后，还包括：
在所述衬底上的所述堆叠层和所述介质层结构上形成覆盖层；
在所述覆盖层中形成贯穿所述覆盖层并与所述介质层结构的侧壁上的栅极层连接的引出结构。
5.根据权利要求1-3任意一项所述的方法，其特征在于，所述绝缘层和所述介质层结构的材料为氧化硅，所述牺牲层的材料为氮化硅，所述栅极层的材料为钨。
6.根据权利要求1-3任意一项所述的方法，其特征在于，所述介质层结构通过在所述衬底上形成介质层，并对介质层进行刻蚀得到。
7.一种3D NAND存储器件，其特征在于，包括：
衬底，所述衬底包括相邻的核心存储区和台阶区；所述衬底的所述台阶区形成有介质层结构；
所述衬底上以及所述介质层结构朝向所述核心存储区的侧壁形成有绝缘层和栅极层交替层叠的堆叠层；所述介质层结构的侧壁上的堆叠层的堆叠方向垂直于所述侧壁；所述衬底上的所述堆叠层在堆叠方向上的厚度小于或等于所述介质层结构的厚度，所述介质层结构的侧壁上的栅极层用于连接引出结构。
8.根据权利要求7所述的存储器件，其特征在于，还包括：
所述衬底上的所述堆叠层上的介质材料，所述介质材料与所述介质层结构上表面齐平；
覆盖所述介质材料、所述介质层结构的侧壁上的堆叠层、所述介质层结构的保护层；所述保护层中形成有贯穿所述保护层并与所述介质层结构的侧壁上的栅极层连接的导体塞。
9.根据权利要求7或8所述的存储器件，其特征在于，还包括：
所述衬底上的所述堆叠层和所述介质层结构上的覆盖层；所述覆盖层中形成有贯穿所述覆盖层并与所述介质层结构的侧壁上的栅极层连接的引出结构。
10.根据权利要求7或8所述的存储器件，其特征在于，所述绝缘层和所述介质层结构的材料为氧化硅，所述栅极层的材料为钨。
CN202110130390.4A 2021-01-29 2021-01-29 一种3d nand存储器件及其制造方法 Pending CN112768458A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110130390.4A CN112768458A (zh) 2021-01-29 2021-01-29 一种3d nand存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110130390.4A CN112768458A (zh) 2021-01-29 2021-01-29 一种3d nand存储器件及其制造方法

Publications (1)

Publication Number Publication Date
CN112768458A true CN112768458A (zh) 2021-05-07

Family

ID=75703995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110130390.4A Pending CN112768458A (zh) 2021-01-29 2021-01-29 一种3d nand存储器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112768458A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165909A (zh) * 2006-10-17 2008-04-23 株式会社东芝 非易失性半导体存储装置及其制造方法
KR20100109745A (ko) * 2009-04-01 2010-10-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
CN107546228A (zh) * 2016-06-29 2018-01-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US20180061850A1 (en) * 2016-08-30 2018-03-01 Sandisk Technologies Llc Three-dimensional memory device with angled word lines and method of making thereof
CN112018129A (zh) * 2020-09-04 2020-12-01 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165909A (zh) * 2006-10-17 2008-04-23 株式会社东芝 非易失性半导体存储装置及其制造方法
KR20100109745A (ko) * 2009-04-01 2010-10-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
CN107546228A (zh) * 2016-06-29 2018-01-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US20180061850A1 (en) * 2016-08-30 2018-03-01 Sandisk Technologies Llc Three-dimensional memory device with angled word lines and method of making thereof
CN112018129A (zh) * 2020-09-04 2020-12-01 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Similar Documents

Publication Publication Date Title
CN110211966B (zh) 一种3d nand存储器件及其制造方法
CN109755252B (zh) 一种存储器件及其制造方法
CN110600422B (zh) 3d nand闪存及制备方法
CN110289265B (zh) 3d nand存储器的形成方法
KR20150004120A (ko) 반도체 메모리 소자 및 그 제조방법
CN113394229B (zh) 3d nand存储器及其形成方法
CN111952319A (zh) 一种3d nand存储器件及其制造方法
CN109872997B (zh) 一种3d nand存储器件及其制造方法
CN112018129A (zh) 一种3d nand存储器件及其制造方法
US11411024B2 (en) Vertical type semiconductor devices and methods of manufacturing the same
CN111463219A (zh) 一种3d nand存储器件及其制造方法
CN112909005B (zh) 一种三维存储器及其制备方法
CN111430361A (zh) 一种3d nand存储器件的制造方法
CN112002695B (zh) 一种3d nand存储器件的制造方法
CN109273359B (zh) 一种刻蚀方法
CN114388519A (zh) 三维存储器及其制备方法
CN112530966B (zh) 三维存储器及其制造方法
CN112768458A (zh) 一种3d nand存储器件及其制造方法
CN111916460A (zh) 一种3d nand存储器件及其制造方法
CN114038860A (zh) 一种3d nand存储器件及其制造方法
CN111477632B (zh) 一种3d nand存储器件的制造方法
CN112670294B (zh) 半导体器件及其制作方法
CN114038861A (zh) 一种3d nand存储器件及其制造方法
CN114093811A (zh) 一种3d nand存储器件及其制造方法
CN114597214A (zh) 三维闪存器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination