KR100682932B1 - 비휘발성 메모리 소자 및 그 제조방법 - Google Patents
비휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100682932B1 KR100682932B1 KR1020050012915A KR20050012915A KR100682932B1 KR 100682932 B1 KR100682932 B1 KR 100682932B1 KR 1020050012915 A KR1020050012915 A KR 1020050012915A KR 20050012915 A KR20050012915 A KR 20050012915A KR 100682932 B1 KR100682932 B1 KR 100682932B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- memory device
- floating gate
- nonvolatile memory
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 32
- 230000005641 tunneling Effects 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 28
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 20
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 6
- 229910052759 nickel Inorganic materials 0.000 claims 2
- 229910000314 transition metal oxide Inorganic materials 0.000 abstract description 29
- 230000008569 process Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 239000005543 nano-size silicon particle Substances 0.000 description 6
- 229910052723 transition metal Inorganic materials 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- -1 for example Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Abstract
비휘발성 메모리 소자 및 그 제조방법이 개시된다. 본 발명에 따르면, 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판, 상기 채널영역 위에 형성된 터널링 산화막, 상기 터널링 산화막 위에 전이금속 산화물로 형성된 플로우팅 게이트, 상기 플로우팅 게이트 위에 형성된 블로킹 산화막 및 상기 블로킹 산화막 위에 형성된 게이트전극을 포함하는 비휘발성 메모리 소자 및 그 제조방법이 제공된다.
Description
도 1은 종래 기술에 의한 소노스 메모리 소자의 개략적 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다.
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조방법을 보여주는 공정흐름도이다.
도 4는 본 발명에 따른 비휘발성 메모리 소자의 C-V(Capacitance-Voltage) 특성을 보여주는 그래프이다.
도 5는 본 발명에 따른 비휘발성 메모리 소자의 I-V(Current-Voltage) 특성을 보여주는 그래프이다.
< 도면의 주요부분에 대한 부호의 설명 >
30:반도체 기판 32:소오스 영역
34:드레인 영역 36:채널영역
41:터널링 산화막 44:TMO 플로우팅 게이트
46:블로킹 산화막 48:게이트전극
본 발명은 비휘발성 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자, 예컨대 DRAM의 경우, 단위 메모리 셀은 한 개의 트랜지스터와 한 개의 커패시터를 포함한다. 따라서 반도체 메모리 소자의 집적도를 높이기 위해서는 트랜지스터의 부피나 커패시터의 부피 혹은 양자의 부피를 모두 줄일 필요가 있다.
반도체 메모리 소자의 집적도가 큰 이슈가 되지 않았던 초기의 반도체 메모리 소자의 경우, 사진 및 식각공정이 충분한 공정 마진을 갖고 실시될 수 있었다. 이 때문에 메모리 소자를 구성하는 요소들의 부피를 줄이는 방법을 사용하여 반도체 메모리 소자의 집적도를 어느 정도 높일 수 있었다.
그러나, 보다 높은 집적도를 갖는 반도체 메모리 소자에 대한 수요가 증가하면서 기존의 방법과 다른 새로운 방법이 필요하게 되었다.
반도체 메모리 소자의 집적도는 디자인 룰(design rule)과 밀접한 관계가 있다. 따라서 반도체 메모리 소자의 집적도를 높이기 위해서는 디자인 룰이 보다 엄격해져야 하는데, 이 경우에 사진 및 식각 공정의 공정 마진은 매우 낮아질 수 있다. 이것은 상기 사진 및 식각공정이 기존보다 훨씬 정밀하게 수행되어야 함을 의미한다.
사진 및 식각 공정의 공정 마진이 낮아질 경우, 수율(yield)도 함께 낮아질 수 있기 때문에, 수율 저하를 방지하면서 반도체 메모리 장치의 집적도를 높일 수 있는 새로운 방법이 요구되고 있다.
이러한 요구에 따라, 트랜지스터 위쪽에 전하를 저장할 수 있는, 기존에 알려진 커패시터와 데이터 저장 작용이 다른 데이터 저장 매체를 구비하여 기존의 반도체 메모리 소자와 전혀 다른 구조를 갖는 반도체 메모리 소자들이 소개되고 있다.
소노스(SONOS) 메모리 소자도 새로이 등장한 반도체 메모리 소자 중의 하나인데, 도 1은 종래 기술에 의한 소노스 메모리 소자(이하, 종래의 메모리 소자)의 단면을 보여준다.
도 1을 참조하면, p형 반도체 기판(10)(이하, 반도체 기판이라 함)에 n형 도전성 불순물이 주입된 소오스 영역(12)과 드레인 영역(14)이 형성되어 있다. 그리고 소오스 및 드레인 영역들(12, 14)사이에 채널영역(16)이 설정되어 있다. 또한, 반도체 기판(10)의 채널영역(16) 상에는 게이트 적층물(18)이 형성되어 있다. 게이트 적층물(18)은 터널링 산화막(18a), 질화막(Si3N4)(18b), 블록킹 산화막(18c) 및 게이트 전극(18d)으로 구성된다. 여기에서, 질화막(18b)은 소정 밀도의 트랩사이트(trap site)를 갖고 있다. 따라서 게이트 전극(18d)에 소정의 전압이 인가되면서 터널링 산화막(18a)을 통과한 전자들은 질화막(18b)의 상기 트랩사이트에 트랩(trap)된다. 블로킹 산화막(18b)은 상기 전자들이 트랩되는 과정에서 전자들이 게이트 전극(18d)으로 이동되는 것을 차단한다.
상술한 종래의 메모리 소자는 질화막(18b)의 상기 트랩 사이트에 전자가 트랩되었을 때와 트랩되지 않았을 때 문턱 전압(threshold voltage)이 달라지는 특성을 이용하여 이진정보를 저장하고 읽을 수 있다.
여기에서, 트랩사이트의 밀도가 증가되면 더 많은 양의 전자들이 트랩될 수 있으며, 문턱전압의 변동폭이 커질 수 있다. 즉, 트랩사이트의 밀도는 상기 메모리 소자의 메모리 특성에 상당한 영향을 줄 수 있다. 이러한 트랩사이트의 밀도를 증가시키기 위해, 종래 나노스케일의 입자, 예를 들어 Si-나노입자를 박막표면에 뿌리거나 증착시키는 기술들이 개발되었으나, 이와 같은 방법들에 의해 단위면적당 트랩사이트의 밀도를 증가시키는 데에는 한계가 있다. 특히, 입자크기 및 입자분포의 불균일성으로 많은 문제점을 가지기 때문에 이러한 방법들이 실제 플래시 메모리에 적용되기에는 많은 기술상의 문제점들을 가지고 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자 및 그 제조방법을 제공함에 있다.
본 발명에 따른 비휘발성 메모리 소자는,
소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판;
상기 채널영역 위에 형성된 터널링 산화막;
상기 터널링 산화막 위에 니켈산화물로 형성된 플로우팅 게이트;
상기 플로우팅 게이트 위에 형성된 블로킹 산화막; 및
상기 블로킹 산화막 위에 형성된 게이트전극;을 포함한다.
또한, 본 발명에 따른 비휘발성 메모리 소자의 제조방법은,
소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판을 준비하는 단계;
상기 채널영역 위에 터널링 산화막을 형성하는 단계;
상기 터널링 산화막 위에 니켈산화물로 플로우팅 게이트를 형성하는 단계;
상기 플로우팅 게이트 위에 블로킹 산화막을 형성하는 단계; 및
상기 상기 블로킹 산화막 위에 게이트전극을 형성하는 단계;를 포함한다.
상기와 같은 구성을 가지는 본 발명에 따르면, 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자를 얻을 수 있다. 따라서, 메모리 소자의 신호처리속도가 빨라질 수 있고, 또한 단위셀에 멀티비트(multibit)의 데이터 저장이 가능하여 메모리 소자가 고용량화 될 수 있다.
이하, 본 발명에 따른 비휘발성 메모리 소자 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 2는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다.
도 2를 참조하면, 본 발명에 따른 비휘발성 메모리 소자는 소오스(32)와 드레인(34) 및 채널영역(36)이 마련된 반도체 기판(30)과 상기 채널영역(36) 위에 순 차적으로 적층된 터널링 산화막(41), 전이금속 산화물(TMO;transition metal oxide)로 형성된 플로우팅 게이트(44), 블로킹 산화막(46) 및 게이트전극(48)을 포함한다. 여기에서, 상기 터널링 산화막(41)과 블로킹 산화막(46) 및 게이트전극(48)은 비휘발성 메모리 소자에서 일반적으로 그 기능 및 재질이 널리 공지되어 있으며, 따라서 이들에 대한 상세한 설명은 생략하기로 한다. 예를 들어 상기 터널링 산화막(41)은 SiO2 물질이다. 또한, 상기 터널링 산화막(41)은 실리콘 산화물 보다 높은 유전상수(Dielectric constant; high-k)를 가지는 물질, 예를 들어, Al2O3, ZrO2 등으로 형성될 수 있다.
상기 반도체 기판(30)에 도전성 불순물이 주입된 소오스 영역(32)과 드레인 영역(34)이 마련되며, 상기 소오스와 드레인 영역(32, 34) 사이에 채널영역(36)이 마련된다.
본 발명에서, 상기 플로우팅 게이트(44)는 전이금속 산화물(TMO;transition metal oxide), 바람직하게는 니켈산화물(NiO)로 형성되는 것을 특징으로 한다. 여기에서, 상기 전이금속 산화물은 주기율표상의 전이금속 원소들로 이루어지는 그룹에서 선택된 어느 한 원소와 산소와의 화합물이다. 이러한 전이금속 산화물의 일례로서 니오븀 산화물(Nb2O5), 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO2) 또는 지르코늄 산화물(ZrO2) 등이 있다. 이러한 전이금속 산화물은 소정 밀도의 트랩사이트(trap site)를 가지며, 상기 전이금속 산화물로 형성된 플로우팅 게이트(44)는 종래 Si-질화물(Si Nitride) 또는 Si-나노크리스탈(Si-nanocrystal)로 형성된 플로우팅 게이트보다 더 많은 전자들을 트랩할 수 있다. 따라서, 비휘발성 메모리 소자의 메모리 효과(memory effect)가 향상될 수 있다. 특히, 메탈-리치(metal-rich) 전이금속 산화물, 즉 전이금속의 함량이 산소에 비해 상대적으로 더 많은 전이금속 산화물로 형성된 플로우팅(44) 게이트의 경우, 전자들의 트랩효율이 더 우수하며, 비휘발성 메모리소자의 메모리특성은 더욱 크게 향상된다. 상기 플로우팅 게이트(44)는 박막(thin film) 형태로 형성되는 것이 바람직하다. 박막형태로 제조되는 경우에 있어서, Si-나노입자로 플로우팅 게이트를 형성할 경우 수반되는 나노입자의 크기(size) 및 분산(distribution) 등의 제어공정이 불필요 하며, 연속적인 플로우팅 게이트(continous floating gate)의 제조공정이 실현될 수 있다.
상기 블로킹 산화막(46)은 전자들이 트랩되는 과정에서 트랩된 전자들이 게이트전극(48)으로 이동되는 것을 차단하며, 이러한 블로킹 산화막(46)은 통상 SiO2 물질로 형성되나, 이에 한정되는 것은 아니며 다른 산화물로 형성될 수도 있다. 예를 들어, 상기 블로킹 산화막(46)은 실리콘 산화물 보다 높은 유전상수(Dielectric constant; high-k)를 가지는 물질, 예를 들어, Al2O3, ZrO2 등으로 형성될 수 있다.
상기와 같은 구조를 가지는 비휘발성 메모리 소자에서, 상기 게이트전극(48)에 소정의 전압이 인가되면, 터널링 산화막(41)으로 유입된 전자들은 전이금속 산화물(TMO)로 형성된 플로우팅 게이트(44)에 트랩(trap)된다. 상기 블로킹 산화막(46)은 상기 전자들이 트랩되는 과정에서, 트랩된 전자들이 게이트전극(48)으로 이 동되는 것을 차단한다. 따라서, 본 발명에 따른 비휘발성 메모리 소자는 플로우팅 게이트(44)에 전자가 트랩되었을 때와 트랩되지 않았을 때 문턱전압(threshold voltage)이 달라지는 특성을 이용하여 이진정보를 저장하고 읽을 수 있다.
종래 트랩사이트의 밀도를 증가시키기 위해, 종래 플로우팅 게이트로 Si-나노입자를 박막표면에 뿌리거나 증착시키는 기술들이 개발되었으나, 이와 같은 방법들에 의해 단위면적당 트랩사이트의 밀도를 증가시키는 데에는 한계가 있었다. 그러나, 상기와 같은 본 발명에 따르면, 플로우팅 게이트(44)의 형성물질을 전이금속 산화물, 바람직하게는 상기 전이금속 산화물 중 니켈산화물로 대체함으로써, 트랩사이트의 밀도가 종래보다 증가된 비휘발성 메모리 소자를 얻을 수 있다. 따라서, 상기와 같은 구조를 가지는 비휘발성 메모리 소자에서 메모리 소자의 신호처리속도가 빨라질 수 있고, 단위셀에 멀티비트(multibit)의 데이터 저장이 가능하여 메모리 소자가 고용량화 될 수 있다. 또한, 비휘발성 메모리소자의 메모리 효과(memory effect)가 향상되며, 메모리 소자의 부피를 줄일 수 있어 고집적도의 메모리 소자의 구현에 적합하다.
도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조방법을 보여주는 공정흐름도이다. 본 발명의 제조방법에 있어서, 각각의 박막형성은 공지된 박막증착법, 예를 들어 PVD(physical vapor deposition) 방법에 의해 형성될 수 있다.
도 3a 및 도 3b를 참조하면, 먼저 소오스(32) 및 드레인 영역(34)과 채널영역(36)이 마련된 반도체 기판(30)을 준비한다. 예를 들어 상기 반도체 기판(30)에 도전성 불순물이 주입된 소오스 영역(32)과 드레인 영역(34)이 형성되며, 소오스 및 드레인 영역들(32, 34)사이에 채널영역(36)이 형성된다. 그 다음에, 상기 채널영역(36) 위에 터널링 산화막(41)을 형성한다. 이러한 터널링 산화막(41)은 통상 SiO2 물질로 형성되나, 이에 한정되는 것은 아니며 다른 산화물로 형성될 수도 있다. 예를 들어, 상기 터널링 산화막(41)은 실리콘 산화물 보다 높은 유전상수(Dielectric constant; high-k)를 가지는 물질, 예를 들어, Al2O3, ZrO2 등으로 형성될 수 있다.
도 3c를 참조하면, 상기 터널링 산화막(41) 위에 전이금속 산화물(TMO), 바람직하게는 니켈산화물로 플로우팅 게이트(44)를 형성한다. 예를 들어, 상기 터널링 산화막(41) 위에 전이금속 산화물, 바람직하게는 니켈산화물을 PVD(Physical Vapor Deposition) 방법으로 증착시켜 플로우팅 게이트(44)를 형성할 수 있다. 구체적으로, 산소(O2) 분위기를 유지하는 진공챔버 내에 전이금속 소스재료를 공급하여 전이금속 산화물(TMO)을 형성시켜, 이를 상기 터널링 산화막(41) 위에 증착시킨다. 여기에서, 상기 전이금속 산화물은 주기율표상의 전이금속 원소들로 이루어지는 그룹에서 선택된 어느 한 원소와 산소와의 화합물이다. 이러한 전이금속 산화물의 일례로서 니오븀 산화물(Nb2O5), 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO2) 또는 지르코늄 산화물(ZrO2) 등이 있다.
바람직하게, 상기 플로우팅 게이트(44)는 메탈-리치(metal-rich) 전이금속 산화물, 즉 전이금속의 함량이 산소에 비해 상대적으로 더 많은 전이금속 산화물로 형성되는 것이 바람직하다. 상기 PVD 방법에 의해 전이금속 산화물의 증착시에 상기 진공챔버 내의 온도와 가스분위기 및 압력 등의 공정변수를 제어함으로써, 상기 전이금속 산화물 중의 산소(O2)함량이 제어될 수 있으며, 이러한 방법으로 메탈-리치(metal-rich) 전이금속 산화물이 증착될 수 있다. 메탈-리치(metal-rich) 전이금속 산화물로 형성된 플로우팅(44) 게이트의 경우, 전자들의 트랩효율이 더 우수하며, 비휘발성 메모리소자의 메모리특성은 더욱 크게 향상된다.
상기 플로우팅 게이트(44)는 박막(thin film) 형태로 형성되는 것이 바람직하다. 박막형태로 제조되는 경우에 있어서, Si-나노입자로 플로우팅 게이트를 형성할 경우 수반되는 나노입자의 크기(size) 및 분산(distribution) 등의 제어공정이 불필요 하며, 연속적인 플로우팅 게이트(continous floating gate)의 제조공정이 실현될 수 있다.
도 3d를 참조하면, 상기 플로우팅 게이트(44) 위에 블로킹 산화막(46)을 형성한다. 상기 블로킹 산화막(46)은 전자들이 트랩되는 과정에서 트랩된 전자들이 게이트전극(48)으로 이동되는 것을 차단하며, 이러한 블로킹 산화막(46)은 통상 SiO2 물질로 형성되나, 이에 한정되는 것은 아니며 다른 산화물로 형성될 수도 있다. 예를 들어, 상기 블로킹 산화막(46)은 실리콘 산화물 보다 높은 유전상수(Dielectric constant; high-k)를 가지는 물질, 예를 들어, Al2O3, ZrO2 등으로 형성될 수 있다.
도 3e를 참조하면, 상기 블로킹 산화막(46) 위에 게이트전극(48)을 형성한다. 상기 게이트전극(48)은 일반적으로 공지된 바와 같이 도전성 물질, 예를 들어 알루미늄(Al)으로 형성된다. 따라서, 상기와 같은 공정과정을 통하여 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자를 얻을 수 있다.
도 4는 본 발명에 따른 비휘발성 메모리 소자의 C-V(Capacitance-Voltage) 특성을 보여주는 그래프이다. 여기에서, 종래의 Si-나노입자로 형성된 플로우팅 게이트를 구비하는 비휘발성 메모리 소자의 C-V 특성이 함께 도시되어 비교되었으며, 본 발명에 따른 비휘발성 메모리소자에 있어서 메모리 효과가 종래보다 향상된 것을 알 수 있다.
도 5는 본 발명에 따른 비휘발성 메모리 소자의 I-V(Current-Voltage) 특성을 보여주는 그래프이다. 여기에서, 종래의 Si-나노입자로 형성된 플로우팅 게이트를 구비하는 비휘발성 메모리 소자의 I-V 특성이 함께 도시되어 비교되었으며, 본 발명에 따른 비휘발성 메모리소자에 있어서 I-V 특성이 종래보다 향상된 것을 알 수 있다.
상기와 같은 본 발명에 따르면, 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자를 얻을 수 있다. 이와 같이 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자는 전자들이 트랩되는 경우에 큰 변동폭의 문턱전압(threshold voltage)특성을 가진다. 따라서, 메모리 소자의 신호처리속도가 빨라질 수 있고, 또한 단위셀에 멀티비트(multibit)의 데이터 저장이 가능하여 메모리 소자가 고용량화 될 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설 명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
Claims (10)
- 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판;상기 채널영역 위에 형성된 터널링 산화막;상기 터널링 산화막 위에 니켈산화물(NiO)로 형성된 플로우팅 게이트;상기 플로우팅 게이트 위에 형성된 블로킹 산화막; 및상기 블로킹 산화막 위에 형성된 게이트전극;을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 니켈산화물은 니켈-리치(Ni-rich) 산화물인 것을 특징으로 하는 비휘발성 메모리 소자.
- 삭제
- 제 1 또는 제2항에 있어서,상기 플로우팅 게이트는 박막(thin film) 형태인 것을 특징으로 하는 비휘발성 메모리 소자.
- 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판을 준비하는 단계;상기 채널영역 위에 터널링 산화막을 형성하는 단계;상기 터널링 산화막 위에 니켈산화물로 플로우팅 게이트를 형성하는 단계;상기 플로우팅 게이트 위에 블로킹 산화막을 형성하는 단계; 및상기 블로킹 산화막 위에 게이트전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 5 항에 있어서,상기 니켈산화물은 니켈-리치(Ni-rich) 산화물인 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 삭제
- 제 5 항 또는 제 6 항에 있어서,상기 플로우팅 게이트는 박막(thin film) 형태인 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 5 항 또는 제 6 항에 있어서,상기 니켈산화물로 플로우팅 게이트를 형성하는 단계:는 상기 터널링 산화막 위에 니켈산화물을 PVD(Physical Vapor Deposition) 방법으로 증착시켜 플로우팅 게이트를 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 9 항에 있어서,상기 니켈산화물의 증착시에 상기 니켈산화물 중의 산소(O2) 함량을 제어하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050012915A KR100682932B1 (ko) | 2005-02-16 | 2005-02-16 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2006034494A JP2006229223A (ja) | 2005-02-16 | 2006-02-10 | 不揮発性メモリ素子及びその製造方法 |
| US11/354,011 US7635628B2 (en) | 2005-02-16 | 2006-02-15 | Nonvolatile memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050012915A KR100682932B1 (ko) | 2005-02-16 | 2005-02-16 | 비휘발성 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060091650A KR20060091650A (ko) | 2006-08-21 |
| KR100682932B1 true KR100682932B1 (ko) | 2007-02-15 |
Family
ID=36931803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050012915A KR100682932B1 (ko) | 2005-02-16 | 2005-02-16 | 비휘발성 메모리 소자 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7635628B2 (ko) |
| JP (1) | JP2006229223A (ko) |
| KR (1) | KR100682932B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282699B2 (ja) | 2006-09-01 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
| US7678607B2 (en) * | 2007-02-05 | 2010-03-16 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7704789B2 (en) * | 2007-02-05 | 2010-04-27 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US7972897B2 (en) | 2007-02-05 | 2011-07-05 | Intermolecular, Inc. | Methods for forming resistive switching memory elements |
| US8097878B2 (en) * | 2007-03-05 | 2012-01-17 | Intermolecular, Inc. | Nonvolatile memory elements with metal-deficient resistive-switching metal oxides |
| US7629198B2 (en) * | 2007-03-05 | 2009-12-08 | Intermolecular, Inc. | Methods for forming nonvolatile memory elements with resistive-switching metal oxides |
| WO2008140979A1 (en) * | 2007-05-09 | 2008-11-20 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
| US7863087B1 (en) | 2007-05-09 | 2011-01-04 | Intermolecular, Inc | Methods for forming resistive-switching metal oxides for nonvolatile memory elements |
| US8101937B2 (en) | 2007-07-25 | 2012-01-24 | Intermolecular, Inc. | Multistate nonvolatile memory elements |
| WO2009015298A2 (en) * | 2007-07-25 | 2009-01-29 | Intermolecular, Inc. | Nonvolatile memory elements |
| JP5488458B2 (ja) * | 2008-04-07 | 2014-05-14 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
| US8258564B2 (en) * | 2008-04-17 | 2012-09-04 | Qimonda Ag | Integrated circuit with floating-gate electrodes including a transition metal and corresponding manufacturing method |
| US8679962B2 (en) * | 2008-08-21 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
| WO2011043448A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US9673340B1 (en) * | 2016-05-13 | 2017-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure |
| KR20200134818A (ko) | 2019-05-23 | 2020-12-02 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5852306A (en) * | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
| EP1120836A1 (en) | 2000-01-28 | 2001-08-01 | STMicroelectronics S.r.l. | Memory cell structure integrated on semiconductor |
| US6320784B1 (en) | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
| KR100360496B1 (ko) | 2000-04-15 | 2002-11-13 | 삼성전자 주식회사 | 이중 양자점 응용 단일 전자 다치 메모리 및 그 구동방법 |
| US6723606B2 (en) * | 2000-06-29 | 2004-04-20 | California Institute Of Technology | Aerosol process for fabricating discontinuous floating gate microelectronic devices |
| US6754108B2 (en) * | 2001-08-30 | 2004-06-22 | Micron Technology, Inc. | DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| US6784480B2 (en) * | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
| KR100577014B1 (ko) | 2002-12-28 | 2006-05-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR20040064965A (ko) | 2003-01-13 | 2004-07-21 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 |
| US7045851B2 (en) * | 2003-06-20 | 2006-05-16 | International Business Machines Corporation | Nonvolatile memory device using semiconductor nanocrystals and method of forming same |
| JP4485932B2 (ja) * | 2003-12-31 | 2010-06-23 | 東部エレクトロニクス株式会社 | フラッシュメモリ素子そしてこれを用いたプログラミング及び消去方法 |
| US20050167734A1 (en) * | 2004-01-20 | 2005-08-04 | The Regents Of The University Of California | Flash memory devices using large electron affinity material for charge trapping |
| US7221018B2 (en) * | 2004-02-10 | 2007-05-22 | Micron Technology, Inc. | NROM flash memory with a high-permittivity gate dielectric |
| US7355238B2 (en) * | 2004-12-06 | 2008-04-08 | Asahi Glass Company, Limited | Nonvolatile semiconductor memory device having nanoparticles for charge retention |
-
2005
- 2005-02-16 KR KR1020050012915A patent/KR100682932B1/ko active IP Right Grant
-
2006
- 2006-02-10 JP JP2006034494A patent/JP2006229223A/ja active Pending
- 2006-02-15 US US11/354,011 patent/US7635628B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060193175A1 (en) | 2006-08-31 |
| JP2006229223A (ja) | 2006-08-31 |
| US7635628B2 (en) | 2009-12-22 |
| KR20060091650A (ko) | 2006-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100682932B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100647318B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100668330B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US7402492B2 (en) | Method of manufacturing a memory device having improved erasing characteristics | |
| US8228743B2 (en) | Memory cells containing charge-trapping zones | |
| US11765903B2 (en) | Charge trap structure with barrier to blocking region | |
| KR100688575B1 (ko) | 비휘발성 반도체 메모리 소자 | |
| JP5038580B2 (ja) | 非揮発性ｓｏｎｓｎｏｓメモリ | |
| KR100731236B1 (ko) | 비휘발성 반도체 메모리 소자 및 그의 제조 방법 | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US20080087944A1 (en) | Charge trap memory device | |
| EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
| US20050205923A1 (en) | Non-volatile memory device having an asymmetrical gate dielectric layer and method of manufacturing the same | |
| JP2005328029A (ja) | 不揮発性半導体記憶素子およびその製造方法 | |
| US20100109074A1 (en) | Gate structure, semiconductor memory device having the gate structure and methods of fabricating the same | |
| KR100652135B1 (ko) | 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법 | |
| US20070190721A1 (en) | Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same | |
| JP2009512211A (ja) | 改良されたデータ保持能力を有する不揮発性メモリデバイス | |
| KR102629339B1 (ko) | 강유전체 성능 향상을 위한 산화물층을 갖는 v-nand 메모리 및 그 제조 방법 | |
| KR20100086163A (ko) | 메모리 소자 및 그 제조 방법 | |
| KR20070079252A (ko) | Ｍｌｃ 비휘발성 메모리 소자 및 그 제조방법 | |
| CN115274831A (zh) | 基于超薄ito薄膜的sonos存储器及其制备方法 | |
| KR100716588B1 (ko) | 금 나노 입자를 이용한 나노 부유 게이트형 비휘발성메모리 소자의 제조방법 | |
| CN116390491A (zh) | 基于氧化物二维电子气的非易失性存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200131 Year of fee payment: 14 |