CN115274831A - 基于超薄ito薄膜的sonos存储器及其制备方法 - Google Patents
基于超薄ito薄膜的sonos存储器及其制备方法 Download PDFInfo
- Publication number
- CN115274831A CN115274831A CN202210920080.7A CN202210920080A CN115274831A CN 115274831 A CN115274831 A CN 115274831A CN 202210920080 A CN202210920080 A CN 202210920080A CN 115274831 A CN115274831 A CN 115274831A
- Authority
- CN
- China
- Prior art keywords
- layer
- ito film
- sonos memory
- ultrathin
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 230000005641 tunneling Effects 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 14
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- FIWXUAGPOBLSIJ-UHFFFAOYSA-N [Hf].[Zr].[O] Chemical compound [Hf].[Zr].[O] FIWXUAGPOBLSIJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000003053 immunization Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种基于超薄ITO薄膜的SONOS存储器及其制备方法。该基于超薄ITO薄膜的SONOS存储器包括：衬底，其为具有SiO2层的Si片，所述SiO2层中形成有凹槽，作为栅极区域；栅极，形成在所述栅极区域；阻挡层/电荷俘获层叠层结构，覆盖所述栅极；隧穿层，形成在所述电荷俘获层上；超薄ITO薄膜，形成在所述隧穿层上，作为沟道；源极和漏极，形成在所述ITO薄膜两侧。
Description
技术领域
本发明涉及半导体技术领域，具体涉及基于超薄ITO薄膜的SONOS存储器及其制备方法。
背景技术
现有的SONOS存储器主要是使用硅作为沟道，在存储时由硅提供电子。当CMOS技术节点不断向前发展到5nm以下，硅器件的缩放受到了固有的限制，会导致迁移率的降低和严重的短沟道效应等二阶效应。
掺锡氧化铟(ITO)一直以来因为其电子浓度大，导电性好，多被应用为透明电极。但是当ITO的厚度变为超薄(10nm以下)时，ITO呈现出半导体特性，不同厚度的超薄ITO中的电子浓度是不一样的，ITO越薄电子浓度越小，所以不同厚度的超薄ITO可以实现增强和耗尽两种模式。因为ITO其电子浓度大，当沟道长度减小时，由栅极电压控制的体电荷密度不会下降到使得漏端空间电荷区延伸到沟道，所以对短沟道效应免疫。ITO中的陷阱密度也较大，可以实现大的存储窗口。
发明内容
本发明公开一种基于超薄ITO薄膜的SONOS存储器，包括：衬底，其为具有SiO2层的Si片，所述SiO2层中形成有凹槽，作为栅极区域；栅极，形成在所述栅极区域；阻挡层/电荷俘获层叠层结构，覆盖所述栅极；隧穿层，形成在所述电荷俘获层上；超薄ITO薄膜，形成在所述隧穿层上，作为沟道；源极和漏极，形成在所述ITO薄膜两侧。
本发明的基于超薄ITO薄膜的SONOS存储器中，优选为，所述超薄ITO薄膜的厚度为0.7nm～10nm。
本发明的基于超薄ITO薄膜的SONOS存储器中，优选为，所述阻挡层为Al2O3，HfO2，ZrO2，Ta2O5。
本发明的基于超薄ITO薄膜的SONOS存储器中，优选为，所述阻挡层的厚度为6nm～20nm，所述电荷俘获层的厚度为4nm～10nm。
本发明的基于超薄ITO薄膜的SONOS存储器中，优选为，所述隧穿层的厚度为3nm～10nm。
本发明还公开一种基于超薄ITO薄膜的SONOS存储器制备方法，包括以下步骤：准备衬底，其为具有SiO2层的Si片；在所述SiO2层中形成凹槽，作为栅极区域；在所述栅极区域形成栅极；在上述结构上形成阻挡层/电荷俘获层叠层结构，覆盖所述栅极；在所述电荷俘获层上形成隧穿层；在所述隧穿层上形成超薄ITO薄膜，作为沟道；在所述超薄ITO薄膜两侧形成源极和漏极。
本发明的基于超薄ITO薄膜的SONOS存储器制备方法中，优选为，所述超薄ITO薄膜的厚度为0.7nm～10nm。
本发明的基于超薄ITO薄膜的SONOS存储器制备方法中，优选为，所述阻挡层为Al2O3，HfO2，ZrO2，Ta2O5。
本发明的基于超薄ITO薄膜的SONOS存储器制备方法中，优选为，所述阻挡层的厚度为6nm～20nm，所述电荷俘获层的厚度为4nm～10nm。
本发明的基于超薄ITO薄膜的SONOS存储器制备方法中，优选为，所述隧穿层的厚度为3nm～10nm。
附图说明
图1是基于超薄ITO薄膜的SONOS存储器制备方法的流程图。
图2～图7是基于超薄ITO薄膜的SONOS存储器制备方法各阶段的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是基于超薄ITO薄膜的SONOS存储器制备方法的流程图。如图1所示，基于超薄ITO薄膜的SONOS存储器制备方法包括以下步骤：
步骤S1，准备具有SiO2层101(厚度为100nm以上)的Si衬底100，用酒精和去离子水清洗表面，而后用氮气吹干。
步骤S2，在SiO2层101上依次旋涂50nm厚的聚乙烯醇(PVA)和50nm厚的聚甲基丙烯酸甲酯(PMMA)，掩膜版曝光显影。用CCl4气体刻蚀栅极图形，形成40nm深的凹槽作为栅极区域，再用揭开-剥离(lift-off)的方法物理气相淀积厚度为70nm的金属如Pt，形成栅极102，如图2所示。栅极还可以是Ag、Ni等金属。
步骤S3，采用原子层沉积方法(ALD)生长厚度为6nm～20nm的Al2O3薄膜作为阻挡层103，使其覆盖栅极102。优选地，反应温度为200℃，沉积速率为0.1nm/周期，如图3所示。阻挡层还可以采用HfO2，ZrO2，Ta2O5等高k介质材料。Al2O3阻挡层的作用是阻止电荷向栅极泄露，如果Al2O3薄膜太薄，不能很好的起到阻挡层的作用，存储性能会降低，如果Al2O3薄膜太厚，将会分走栅极的大部分压降，使得栅极控制能力降低，存储器性能下降，因此，本申请将阻挡层厚度设定在6nm～20nm之间。
步骤S4，利用化学气相沉积方法在阻挡层103上淀积厚度为4nm～10nm的Si3N4薄膜作为电荷俘获层104，如图4所示。电荷俘获层还可以采用，例如高k介质材料Al2O3、HfO2等，或者一些氧化物半导体材料例如铪锆氧、ZnO等，只需要具备较高的俘获密度和较深的陷阱能级即可。但需要注意的是电荷俘获层与隧穿层和阻挡层为不同介质。
步骤S5，采用原子层沉积方法在电荷俘获层104上生长厚度为3nm～10nm的Al2O3薄膜作为隧穿层105，如图5所示。反应温度为200℃，生长速率为0.1nm/周期。当在栅极施加电压后，电子隧穿通过隧穿层，如果隧穿层太厚，会导致电子隧穿效率降低，能被电荷捕获层的陷阱捕获的电子也会减少，器件的阈值电压的偏移量会降低，导致存储窗口减小，存储器性能降低。如果隧穿层太薄，导致器件的总体耐压性能降低，存储器的保留性能和耐久性能也会有所降低，所以本申请中将隧穿层Al2O3的适宜厚度选定为3nm～10nm。隧穿层还可以是HfO2，ZrO2，Ta2O5等。本实施例中电荷俘获层和隧穿层各为一层，但是本发明不限定于此，还可以是多重的叠层结构，即多层电荷俘获层和隧穿层的交替叠加。
步骤S6，采用物理气相沉积方法在隧穿层105上淀积超薄ITO薄膜106作为沟道，如图6所示。优选地，生长温度不超过300℃，以与后道工艺兼容。ITO薄膜不宜过厚，否则电子浓度会太大，不能用作沟道。ITO越薄，其禁带宽度越大，半导体特性越明显。经过反复优化测试，将ITO薄膜的厚度设定在0.7nm～10nm之间。
步骤S7，在超薄ITO薄膜106上利用揭开-剥离的方法物理气相淀积厚度为70nm的金属Pt作为源极107和漏极108，如图7所示。源极和漏极还可以是Ag、Ni等金属。
如图7所示，基于超薄ITO薄膜的SONOS存储器，包括：衬底，其为具有SiO2层101的Si片100，SiO2层101中形成有凹槽，作为栅极区域；栅极102，形成在所述栅极区域；阻挡层103/电荷俘获层104叠层结构，覆盖栅极102；隧穿层105，形成在电荷俘获层104上；超薄ITO薄膜106，形成在隧穿层105上，作为沟道；源极107和漏极108，形成在超薄ITO薄膜106两侧。
通过在栅极施加正向电压，使得电子隧穿通过Al2O3隧穿层，到达Si3N4电荷俘获层，电子被Si3N4层中的陷阱捕获，导致器件的阈值电压正向位移，实现写入操作。当在栅极施加反向电压，在Si3N4电荷俘获层中的电子回到超薄ITO薄膜中，使得阈值电压反向移动，实现了擦除操作。本申请的基于超薄ITO薄膜的SONOS存储器，由沟道超薄ITO薄膜提供电子，相较于传统SONOS型存储器，能够有效降低隧穿势垒，优化器件性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于超薄ITO薄膜的SONOS存储器，其特征在于，
包括：
衬底，其为具有SiO2层的Si片，所述SiO2层中形成有凹槽，作为栅极区域；
栅极，形成在所述栅极区域；
阻挡层/电荷俘获层叠层结构，覆盖所述栅极；
隧穿层，形成在所述电荷俘获层上；
超薄ITO薄膜，形成在所述隧穿层上，作为沟道；
源极和漏极，形成在所述超薄ITO薄膜两侧。
2.根据权利要求1所述的基于超薄ITO薄膜的SONOS存储器，其特征在于，
所述超薄ITO薄膜的厚度为0.7nm～10nm。
3.根据权利要求1所述的基于超薄ITO薄膜的SONOS存储器，其特征在于，
所述阻挡层为Al2O3，HfO2，ZrO2，Ta2O5。
4.根据权利要求1所述的基于超薄ITO薄膜的SONOS存储器，其特征在于，
所述阻挡层的厚度为6nm～20nm，所述电荷俘获层的厚度为4nm～10nm。
5.根据权利要求1所述的基于超薄ITO薄膜的SONOS存储器，其特征在于，
所述隧穿层的厚度为3nm～10nm。
6.一种基于超薄ITO薄膜的SONOS存储器制备方法，其特征在于，
包括以下步骤：
准备具有SiO2层的Si片作为衬底；
在所述SiO2层中形成凹槽，作为栅极区域；
在所述栅极区域形成栅极；
在上述结构上形成阻挡层/电荷俘获层叠层结构，覆盖所述栅极；
在所述电荷俘获层上形成隧穿层；
在所述隧穿层上形成超薄ITO薄膜，作为沟道；
在所述超薄ITO薄膜两侧形成源极和漏极。
7.根据权利要求6所述的基于超薄ITO薄膜的SONOS存储器制备方法，其特征在于，
所述超薄ITO薄膜的厚度为0.7nm～10nm。
8.根据权利要求6所述的基于超薄ITO薄膜的SONOS存储器制备方法，其特征在于，
所述阻挡层为Al2O3，HfO2，ZrO2，Ta2O5。
9.根据权利要求6所述的基于超薄ITO薄膜的SONOS存储器制备方法，其特征在于，
所述阻挡层的厚度为6nm～20nm，所述电荷俘获层的厚度为4nm～10nm。
10.根据权利要求6所述的基于超薄ITO薄膜的SONOS存储器制备方法，其特征在于，
所述隧穿层的厚度为3nm～10nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210920080.7A CN115274831A (zh) | 2022-08-01 | 2022-08-01 | 基于超薄ito薄膜的sonos存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210920080.7A CN115274831A (zh) | 2022-08-01 | 2022-08-01 | 基于超薄ito薄膜的sonos存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115274831A true CN115274831A (zh) | 2022-11-01 |
Family
ID=83746605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210920080.7A Pending CN115274831A (zh) | 2022-08-01 | 2022-08-01 | 基于超薄ito薄膜的sonos存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274831A (zh) |
-
2022
- 2022-08-01 CN CN202210920080.7A patent/CN115274831A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688575B1 (ko) | 비휘발성 반도체 메모리 소자 | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100682932B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US20090189215A1 (en) | Nonvolatile flash memory device and method for producing the same | |
| KR100812933B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
| EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
| KR101033221B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| CN1832201A (zh) | 具有多个捕获膜的非易失性存储器件 | |
| US20050205923A1 (en) | Non-volatile memory device having an asymmetrical gate dielectric layer and method of manufacturing the same | |
| US20050167734A1 (en) | Flash memory devices using large electron affinity material for charge trapping | |
| KR100745400B1 (ko) | 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법 | |
| US20080185633A1 (en) | Charge trap memory device with blocking insulating layer having higher-dielectric constant and larger energy band-gap and method of manufacturing the same | |
| CN111627920A (zh) | 一种铁电存储单元 | |
| Tsai et al. | Charge-trapping-type flash memory device with stacked high-$ k $ charge-trapping layer | |
| US20060027854A1 (en) | Non-volatile memory device and method of fabricating the same | |
| KR20080028699A (ko) | 블로킹 산화막을 구비하는 플래쉬 메모리 소자의 제조 방법 | |
| KR20070082509A (ko) | 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자 | |
| US7528039B2 (en) | Method of fabricating flash memory | |
| CN115274831A (zh) | 基于超薄ito薄膜的sonos存储器及其制备方法 | |
| TWI426610B (zh) | 電荷儲存元件及其製造方法 | |
| KR101231456B1 (ko) | 플래시 메모리 소자 | |
| TWI402971B (zh) | Memory device | |
| CN109727992B (zh) | 电荷俘获型存储器和其制作方法 | |
| KR100609067B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |