CN116390491A - 基于氧化物二维电子气的非易失性存储器及其制备方法 - Google Patents
基于氧化物二维电子气的非易失性存储器及其制备方法 Download PDFInfo
- Publication number
- CN116390491A CN116390491A CN202310437241.1A CN202310437241A CN116390491A CN 116390491 A CN116390491 A CN 116390491A CN 202310437241 A CN202310437241 A CN 202310437241A CN 116390491 A CN116390491 A CN 116390491A
- Authority
- CN
- China
- Prior art keywords
- electron gas
- dimensional electron
- oxide
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种基于氧化物二维电子气的非易失性存储器及其制备方法。该基于氧化物二维电子气的非易失性存储器包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。有效提高了存储器件的存储窗口和擦写速度，同时提高了器件的保持性和耐久性。
Description
技术领域
本发明属于存储器领域，具体涉及一种基于氧化物二维电子气晶体管的非易失性存储器及其制备方法。
背景技术
随着器件尺寸的微缩化，传统的浮栅存储器遇到了物理和技术限制的瓶颈。超薄的隧穿氧化层和横向导电的多晶硅浮栅导致巨大的应力诱导漏电流，阻碍了它在未来新型非易失性存储器(NVM)的应用。
而在常用的SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)型存储器中，氮化硅电荷俘获层面临尺寸微缩的挑战，并且较薄的隧道氧化层和较厚的阻挡氧化层可能会导致器件的可靠性退化和功耗增加。
为了解决这一问题，各种高K介质如Al2O3、HfO2、ZrO2、TiO2、Ta2O5等已经被集成到栅堆栈中，以实现更好的存储性能。但使用平面硅作为沟道材料仍面临着关断电流大、迁移率低、开关比小等问题。
发明内容
为了解决上述问题，本发明公开一种基于氧化物二维电子气的非易失性存储器，包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。
本发明的基于氧化物二维电子气的非易失性存储器中，优选为，所述底层氧化物薄膜为TiO2、ZnO、In2O3、WO3或Ga2O3。
本发明的基于氧化物二维电子气的非易失性存储器中，优选为，所述底层氧化物薄膜的厚度为5～20nm。
本发明的基于氧化物二维电子气的非易失性存储器中，优选为，所述隧穿氧化层为Al2O3。
本发明的基于氧化物二维电子气的非易失性存储器中，优选为，所述隧穿氧化层的厚度为4nm。
本发明的基于氧化物二维电子气的非易失性存储器中，优选为，所述源电极和漏电极为金属Ti/Au，且金属Ti与二维电子气沟道接触。
本发明还公开一种基于氧化物二维电子气的非易失性存储器制备方法，包括以下步骤：在Si衬底上形成底层氧化物薄膜；依次沉积隧穿氧化层，电荷俘获层和阻挡氧化层，形成栅介质叠层，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气；在所述栅介质叠层上形成栅电极；光刻和刻蚀栅介质叠层，在栅电极两侧形成源/漏接触沟槽，使底层氧化物薄膜表面露出；溅射金属，在所述源/漏接触沟槽中形成源/漏电极，使其底部与底层氧化物薄膜相接触，侧壁与栅介质叠层相接触。
本发明的基于氧化物二维电子气的非易失性存储器制备方法中，优选为，采用原子层沉积方法形成底层氧化物薄膜，其中，通过改变底层氧化物薄膜的厚度、沉积温度、退火温度来调节二维电子气的载流子密度大小。
本发明的另一种基于氧化物二维电子气的非易失性存储器制备方法，包括以下步骤：在Si衬底上沉积底层氧化物薄膜；在底层氧化物薄膜两侧分别形成源/漏电极，并使其部分覆盖底层氧化物薄膜；依次沉积隧穿氧化层，电荷俘获层和阻挡氧化层，形成栅介质叠层，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气；刻蚀去除源/漏金属电极上的栅介质叠层，形成源/漏接触窗口；在所述栅介质叠层上形成栅电极。
本发明的基于氧化物二维电子气的非易失性存储器制备方法中，优选为，采用原子层沉积方法形成隧穿氧化层，通过改变隧穿氧化层的沉积温度来调节二维电子气的载流子密度大小。
附图说明
图1是第一实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法流程图。
图2～图4是第一实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法各阶段的结构示意图。
图5是第二实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法流程图。
图6～图8是第二实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法各阶段的结构示意图。
图9是擦/写操作的能带示意图：(a)VG>0下的编程操作；(b)VG>0下的编程操作。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
实施例一
图1是基于氧化物二维电子气晶体管的非易失性存储器制备方法的流程图。如图1所示，基于氧化物二维电子气晶体管的非易失性存储器制备方法包括以下步骤：
步骤S11，通过原子层沉积(ALD)在Si衬底100上依次沉积形成TiO2101/Al2O3102/Ta2O5103/Al2O3104叠层，各层厚度分别为10nm/4nm/4nm/12nm，所得结构如图2所示。其中，在TiO2101/Al2O3102异质薄膜的界面处形成2DEG。这是由于在隧穿氧化层Al2O3102沉积过程中Al前驱体TMA与TiO2101表面发生氧化还原反应，产生了氧空位，并作为施主提供电子，电子在TiO2101表面沿与界面平行的方向自由移动，形成2DEG。
本申请通过ALD技术使得2DEG与俘获型高K栅介质进行集成，以低温、高保形、厚度精确可控的方式沉积全氧化物薄膜叠层，其具有优化的厚度，可以将不同的氧化物薄膜根据其性质进行组合。干净的界面和高质量的氧化物薄膜有助于改善存储器件的保持性和耐久性，实现高可靠性的多位存储应用。
此外，可以通过改变底层氧化物薄膜TiO2的厚度(5～20nm)、沉积温度(100℃～300℃)，退火，以及隧穿氧化层Al2O3的沉积温度(200℃～300℃)等方式来调节载流子密度大小、迁移率等传输特性，得到理想的存储器件性能。作为俘获型高K栅介质叠层，Al2O3102/Ta2O5103/Al2O3104最优设计厚度为4nm/4nm/12nm，最佳沉积温度为300℃。其中第一层Al2O3既作为隧穿氧化层，也能够在底层氧化物薄膜表面生成2DEG，具有超薄的薄膜厚度；Ta2O5作为电荷俘获层；第二层Al2O3作为阻挡氧化层。
本发明不限定于此，可以选择多种底层氧化物薄膜形成2DEG，如TiO2、ZnO、In2O3、WO3、Ga2O3等，具有高度可扩展性和工艺兼容性。
步骤S12，通过紫外光刻(UVL)和干法刻蚀(RIE)，刻蚀TiO2101/Al2O3102/Ta2O5103/Al2O3104氧化物叠层，形成有源层图案化和器件隔离，刻蚀终止至Si衬底100。
步骤S13，通过紫外光刻和物理气相沉积(PVD)，溅射厚度为80nm的金属Au，在氧化物叠层上形成金属栅电极105，所得结构如图3所示。
步骤S14，通过紫外光刻和干法刻蚀，刻蚀栅介质叠层Al2O3102/Ta2O5103/Al2O3104在金属栅电极105两侧形成源/漏接触沟槽，其中刻蚀终止至TiO2101层，或者过刻几纳米。之后，通过PVD溅射金属Ti/Au(厚度为30nm/50nm)形成源漏电极106,107，其中金属Ti与2DEG沟道接触，所得结构如图4所示。
如图4所示，基于氧化物二维电子气的非易失性存储器包括Si衬底100；底层氧化物薄膜101，形成在Si衬底100上；栅介质叠层，自下而上依次包括隧穿氧化层102/电荷俘获层103/阻挡氧化层104，形成在底层氧化物薄膜101上；栅电极105，形成在栅介质叠层上；源/漏电极106,107，分别形成在栅电极105两侧，底部与底层氧化物薄膜101相接触，侧壁与栅介质叠层相接触。其中，隧穿氧化层102与底层氧化物薄膜101界面处形成有二维电子气沟道。
实施例二
图5是第二实施例的基于氧化物二维电子气的非易失性存储器制备方法流程图。如图5所示，基于氧化物二维电子气的非易失性存储器制备方法包括以下步骤：
步骤S21，通过ALD在Si衬底200上沉积的TiO2薄膜201。其中，通过改变TiO2薄膜厚度(5～20nm)、沉积温度(100℃～300℃)，或对TiO2薄膜进行不同温度(400℃～800℃)退火来改变薄膜结晶度，从而调节2DEG的载流子密度大小。
步骤S22，通过紫外光刻和干法刻蚀，刻蚀TiO2薄膜201，形成有源层图案化和器件隔离。
步骤S23，通过紫外光刻和物理气相沉积，沉积金属Ti/Au(厚度为30nm/50nm)，在TiO2薄膜201两侧形成源/漏电极202,203，并使其部分覆盖TiO2薄膜201表面，所得结构如图6所示。
步骤S24，通过ALD沉积Al2O3204/Ta2O5205/Al2O3206叠层，厚度分别为4nm/4nm/12nm。其中，通过改变隧穿氧化层Al2O3204的沉积温度(200℃～300℃)来调节2DEG的载流子密度大小。原子层沉积Al2O3的前驱体为TMA和水。Ta2O5205/Al2O3206作为栅介质叠层中的电荷俘获层/阻挡氧化层，最佳沉积温度为300℃，最佳厚度为4nm/12nm，以提供较好的栅控和电荷存储特性。
步骤S25，通过紫外光刻和干法刻蚀，刻蚀去除源/漏金属电极202,203上的栅介质叠层Al2O3204/Ta2O5205/Al2O3206，形成源/漏接触窗口，所得结构如图7所示。
步骤S26，通过紫外光刻和物理气相沉积，溅射金属Au(厚度为80nm)，在栅介质叠层上形成金属栅电极207，所得结构如图8所示。
如图8所示，基于氧化物二维电子气的非易失性存储器包括Si衬底200；底层氧化物薄膜201，形成在Si衬底200上；栅介质叠层，自下而上依次包括隧穿氧化层204/电荷俘获层205/阻挡氧化层206，形成在底层氧化物薄膜201上；栅电极207，形成在栅介质叠层上；源/漏电极202,203，分别形成在栅极两侧，底部与底层氧化物薄膜201相接触，侧壁与栅介质叠层相接触。其中，隧穿氧化层204与底层氧化物薄膜201界面处形成有二维电子气沟道。
本发明利用原子层沉积(ALD)技术形成具有界面二维电子气(2DEG)的氧化物异质薄膜以及电荷俘获型栅堆栈。由于2DEG的高迁移率、高载流子密度、超薄的沟道及薄膜厚度等优势，能够提供较强的栅控和高开关比，以较小的操作电压实现高速、有效的电荷俘获与去俘获，从而提高存储器件的存储窗口和擦写速度。如图9中的(a)和(b)所示，界面电子位于底层氧化物靠近隧穿层一侧的界面势阱中，与体电子相比更靠近隧穿层且具有更高的迁移率，这允许提供更高的编程/擦除效率和存储窗口。氧化物俘获层具有高介电常数、热稳定性、深陷阱能级和相对较小的禁带宽度，其有望提高器件的保持性和耐久性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.基于氧化物二维电子气的非易失性存储器，其特征在于，
包括：
Si衬底；
底层氧化物薄膜，形成在所述Si衬底上；
栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；
栅电极，形成在所述栅介质叠层上；
源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。
2.根据权利要求1所述的基于氧化物二维电子气的非易失性存储器，其特征在于，
所述底层氧化物薄膜为TiO2、ZnO、In2O3、WO3或Ga2O3。
3.根据权利要求1所述的基于氧化物二维电子气的非易失性存储器，其特征在于，
所述底层氧化物薄膜的厚度为5～20nm。
4.根据权利要求1所述的基于氧化物二维电子气的非易失性存储器，其特征在于，
所述隧穿氧化层为Al2O3。
5.根据权利要求4所述的基于氧化物二维电子气的非易失性存储器，其特征在于，
所述隧穿氧化层的厚度为4nm。
6.根据权利要求2所述的基于氧化物二维电子气的非易失性存储器，其特征在于，
所述源电极和漏电极为金属Ti/Au，且金属Ti与二维电子气沟道接触。
7.一种基于氧化物二维电子气的非易失性存储器制备方法，其特征在于，
包括以下步骤：
在Si衬底上形成底层氧化物薄膜；
依次沉积隧穿氧化层，电荷俘获层和阻挡氧化层，形成栅介质叠层，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气；
在所述栅介质叠层上形成栅电极；
光刻和刻蚀栅介质叠层，在栅电极两侧形成源/漏接触沟槽，使底层氧化物薄膜表面露出；
溅射金属，在所述源/漏接触沟槽中形成源/漏电极，使其底部与底层氧化物薄膜相接触，侧壁与栅介质叠层相接触。
8.根据权利要求7所述的基于氧化物二维电子气的非易失性存储器制备方法，其特征在于，
采用原子层沉积方法形成底层氧化物薄膜，其中，通过改变底层氧化物薄膜的厚度、沉积温度、退火温度来调节二维电子气的载流子密度大小。
9.一种基于氧化物二维电子气的非易失性存储器制备方法，其特征在于，
包括以下步骤：
在Si衬底上沉积底层氧化物薄膜；
在底层氧化物薄膜两侧分别形成源/漏电极，并使其部分覆盖底层氧化物薄膜；
依次沉积隧穿氧化层，电荷俘获层和阻挡氧化层，形成栅介质叠层，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气；
刻蚀去除源/漏金属电极上的栅介质叠层，形成源/漏接触窗口；
在所述栅介质叠层上形成栅电极。
10.根据权利要求9所述的基于氧化物二维电子气的非易失性存储器制备方法，其特征在于，
采用原子层沉积方法形成隧穿氧化层，通过改变隧穿氧化层的沉积温度来调节二维电子气的载流子密度大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310437241.1A CN116390491A (zh) | 2023-04-23 | 2023-04-23 | 基于氧化物二维电子气的非易失性存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310437241.1A CN116390491A (zh) | 2023-04-23 | 2023-04-23 | 基于氧化物二维电子气的非易失性存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116390491A true CN116390491A (zh) | 2023-07-04 |
Family
ID=86978820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310437241.1A Pending CN116390491A (zh) | 2023-04-23 | 2023-04-23 | 基于氧化物二维电子气的非易失性存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116390491A (zh) |
-
2023
- 2023-04-23 CN CN202310437241.1A patent/CN116390491A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4907815B2 (ja) | ２ビットｅｅｐｒｏｍデバイスにおけるｏｎｏ浮遊ゲート電極の製造方法 | |
| EP1912254B1 (en) | Vertical-channel FinFET SONOS memory and manufacturing method thereof | |
| US7579646B2 (en) | Flash memory with deep quantum well and high-K dielectric | |
| US8816422B2 (en) | Multi-trapping layer flash memory cell | |
| KR100644405B1 (ko) | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 | |
| KR101059643B1 (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| US20090134450A1 (en) | Tunneling insulating layer, flash memory device including the same, memory card and system including the flash memory device, and methods of manufacturing the same | |
| KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
| EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
| TWI615948B (zh) | 製造半導體裝置的方法 | |
| US20090127611A1 (en) | Non-volatile memory device and memory card and system including the same | |
| US20050167734A1 (en) | Flash memory devices using large electron affinity material for charge trapping | |
| US7795159B2 (en) | Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same | |
| US20070190721A1 (en) | Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same | |
| WO2008069325A1 (ja) | 半導体記憶装置および半導体装置 | |
| CN116390491A (zh) | 基于氧化物二维电子气的非易失性存储器及其制备方法 | |
| KR100858085B1 (ko) | 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| Zhu et al. | Silicon nanowire NVM cell using high-k dielectric charge storage layer | |
| JP2009512211A (ja) | 改良されたデータ保持能力を有する不揮発性メモリデバイス | |
| KR101065060B1 (ko) | 전하 트랩형 비휘발성 메모리 | |
| KR101083418B1 (ko) | 전하트랩형 비휘발성 메모리 소자 | |
| KR101052328B1 (ko) | 전하트랩형 비휘발성 메모리 소자 | |
| CN115274831A (zh) | 基于超薄ito薄膜的sonos存储器及其制备方法 | |
| CN116344345A (zh) | 铁电场效应晶体管及其制备方法和铁电存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |