CN116634764A - 双晶体管无电容结构动态存储器件及其制备方法 - Google Patents
双晶体管无电容结构动态存储器件及其制备方法 Download PDFInfo
- Publication number
- CN116634764A CN116634764A CN202310564446.6A CN202310564446A CN116634764A CN 116634764 A CN116634764 A CN 116634764A CN 202310564446 A CN202310564446 A CN 202310564446A CN 116634764 A CN116634764 A CN 116634764A
- Authority
- CN
- China
- Prior art keywords
- transistor
- metal
- gate
- memory device
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 58
- 238000000151 deposition Methods 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical group S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- SDDGNMXIOGQCCH-UHFFFAOYSA-N 3-fluoro-n,n-dimethylaniline Chemical compound CN(C)C1=CC=CC(F)=C1 SDDGNMXIOGQCCH-UHFFFAOYSA-N 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021389 graphene Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 5
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004073 vulcanization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明属于存储器技术领域，具体为一种双晶体管无电容结构动态存储器件及其制备方法。本发明存储器件由基于硅衬底的读晶体管与二维材料写晶体管在垂直方向上堆叠而成；其中，通过绝缘层与写晶体管的栅氧化层刻蚀形成上下晶体管互连通道，使写晶体管源/漏极金属与读晶体管栅极金属相连；下方的读晶体管具有与MOSFET的对称物理结构，在栅极以及侧墙的掩蔽作用下，通过与MOSFET的自对准离子注入工艺在沟道上形成掺杂和阴极/阳极掺杂区域。本发明器件具有优异的电学性能，结构紧凑，工艺与传统CMOS兼容，且解决了传统硅基器件漏电过高的问题，可应用于4F2高性能高带宽的3D存储应用领域。
Description
技术领域
本发明属于存储器技术领域，具体涉及一种双晶体管无电容结构动态存储器件及其制备方法。
背景技术
传统的单晶体管单电容器动态随机存取存储器(1T-1C DRAM)具有良好的可靠性且可以高密度集成[1-2]，远远超过常规的6T静态随机存取存储器[3]和基于晶闸管的RAM[4-8]。超大规模集成电路的发展离不开以飞速减小的沟道尺寸，因此如今有高集成度且具备高速性能的存储器变得越来越有吸引力。隋之而来的问题是1T1C DRAM中硅晶体管较大的漏电无法与平面型栅极氧化层的电容下降适配。相比之下，MOS2 fet的极低关态电流可以当作新的解决方案。与传统的1T1C存储单元相比，基于普通平面FET结构的2T0C存储单元具有更大的比特单元面积。传统DRAM位单元采用1T1C配置，其面积为6F2，而平面FET结构中的2T0C位单元大小约为20F2，即使可以单片集成，基于平面的2T0C DRAM单元仍然需要约7F2的单元大小，这与传统的1T1C-DRAM单元相比仍然更大。即使可以单片集成，基于平面的2T0C DRAM单元仍然需要约7F2的单元大小，这与传统的1T1C-DRAM单元相比仍然更大。此外，还提出了一种适用于4F2-1T1C位元单元的环栅垂直沟道氧化半导体场效应晶体管[9]，但适用于硅基的4F2-2T0C单元的器件结构尚未见报道。
发明内溶
本发明的目的在于提供一种电学性能好、存储单元面积小的双晶体管无电容结构动态存储器件及其制备方法。
本发明提供的双晶体管无电容结构动态存储器件，由基于硅衬底的读晶体管与二维材料写晶体管在垂直方向上堆叠而成；其中，通过绝缘层与写晶体管的栅氧化层刻蚀形成上下晶体管互连通道，使写晶体管源/漏极金属与读晶体管栅极金属相连；此外，双晶体管无电容结构动态存储器件下方的读晶体管具有与MOSFET的对称物理结构，在栅极以及侧墙的掩蔽作用下，通过与MOSFET的自对准离子注入工艺在沟道上形成掺杂和阴极/阳极掺杂区域。
具体地，本发明提供的双晶体管无电容结构动态存储器件，其结构如图1所示，包括读晶体管和写读晶体管两部分，中间有隔离绝缘层(11)隔开。
读晶体管部分包括：
衬底1；
衬底1上的埋氧层2；
埋氧层2上的沟道区3，以及在沟道区3左右两侧重掺杂的源极4与漏极；
在沟道区3上的读晶体管栅氧化层7；在读晶体管栅氧化层7上的读晶体管栅极金属9以及在读晶体管栅极金属9两侧的侧墙10；
在读晶体管栅氧化层7两侧的源极金属6和漏极金属8；栅极金属9两边的侧墙10将栅极金属9与两边的两侧的源极金属6、漏极金属8源漏隔离开。
读晶体管两部分包括：
在读晶体管源极金属6上依次为读晶体管上的隔离绝缘层11、写晶体管栅氧化层12、写晶体管二维材料14、写晶体管源金属接触15；
在读晶体管漏极金属8上依次为读晶体管上的隔离绝缘层11、写晶体管栅极金属13、写晶体管栅氧化层12、写晶体管二维材料14、写晶体管漏金属接触16。
其中：
所述衬底1为半导体，如体硅/SOI，锗，锗硅，氮化镓等；
所述写晶体管中的二维材料，为二硫化钼，硒化钨，石墨烯等；优选二硫化钼；
所述写晶体管和读晶体管为重度同型掺杂；
所述读晶体管栅极两边为栅极侧墙，且栅极侧墙底部为弱掺杂区域；
所述读晶体管的栅极金属与写晶体管的栅极金属平行且写晶体管栅极金属在读晶体管栅极金属一方平面上的投影能被其完全覆盖。
本发明还提供上述双晶体管无电容结构动态存储器件的制备方法，参考图2，具体步骤为：
(1)起始的弱掺杂的体硅衬底及在其之上生长的埋氧层及n型外延沟道层；
(2)光刻并淀积栅氧化层(b)和正栅极金属材料(c)；
(3)以栅极为掩模板，以自对准的方式离子注入形成源漏掺杂区域(d)；
(4)淀积栅极一层侧墙介质并进行干法各向异性刻蚀形成如(e)所示的栅极侧墙；
(5)淀积源漏金属接触并退火(f)；
(6)淀积一层绝缘层(g)隔离底部硅器件；
(7)光刻并淀积一层写晶体管栅金属(h)；
(8)淀积写晶体管栅氧化层(i)；
(9)使用CVD工进行单层MoS2生长，并转移到硅晶体管上(j)；
(10)光刻并刻蚀出至下方晶体管栅极金属的通孔(k)；
(11)光刻并淀积一层写晶体管源漏金属(l)；
(12)光刻并将MoS2刻蚀至只保留有源区。
本发明中，参考图2，在制造第一层硅晶体管后，在第一层硅晶体管器件之上制造第二层二维材料写晶体管。第二层二维材料晶体管的下源/漏金属与第一层硅晶体管的栅极相连。与相同特征尺寸的平面器件相比，其栅/源漏电容更大。垂直堆叠的2T0C位单元可实现约4F2的超小面积消耗。
本发明提供的双晶体管无电容结构动态存储器件，其对称结构和自对准工艺与普通的MOSFET高度兼容，工艺条件简单成熟且不会出现光刻套准误差。结合硅衬底，对称及垂直结构上与MOS2晶体管堆叠使得写晶体管关态电流降低与日益下降的栅极氧化层的电容适配。本发明新型器件具有优异的电学性能，占地面积小，特殊的应用功能；工艺与传统CMOS兼容，且解决了传统硅基器件漏电过高的问题，可应用于4F2高性能高带宽的3D存储应用领域，是传统1T1C DRAM的一个有吸引力的候选。
附图说明
图1为本发明的动态存储器件结构图示。
图2为本发明的动态存储器制备流程图示。
图3为本发明的动态存储器实施例结构。其中，(a)实施例2对应的器件结构，(b)实施例3对应的器件结构。
图中标号：1为si衬底，2为埋氧层，3为沟道区(3)，4为源极，5为漏极，6为源极金属，7为读晶体管栅氧化层，8为漏极金属,9为读晶体管栅极金属，10为栅极金属两边用侧墙，11为读晶体管上的隔离绝缘层，12为写晶体管栅氧化层，13为写晶体管栅极金属，14为写晶体管二维材料，15、16为写晶体管源、漏金属接触。
具体实施方式
基于同一工作原理，器件的结构可以不同，具体实施方式依据实施例不同可分为：
实施例1(对应图1的器件结构和图2的工艺流程)。
(1)如图2(a)所示,为起始的体硅衬底。其衬底掺杂一般为弱p型掺杂，掺杂浓度在1015cm-2至1019cm-2之间。在原始的硅片之上，外延一层n型掺杂的沟道层。其掺杂浓度在1015cm-2至1019cm-2之间，而厚度在10nm至1000nm之间。沟道层一般为硅、锗硅或者氮化镓等材料。
(2)光刻并淀积一层栅氧化层和一层正栅极，如图2(b)(c)所示。栅氧化层一般为二氧化硅(SiO2),也可是氮化硅，三氧化二铝或氧化铪等材料。厚度一搬为1nm至30nm之间。淀积方式是采用原子层沉积。正栅极一般为多晶硅或者金属，又或是多晶硅和金属的复合层，其厚度可为10nm至500nm。
(3)利用栅极为掩膜对正栅极进行刻蚀以形成栅极的图形，必要时也可以通过光刻辅助覆盖除离子注入以外的区域。如图2(d)所示。离子注入一般使用磷或者砷，剂量为1012cm-2至1016cm-2之间，能量为1keV至50keV之间。
(4)淀积一层栅极侧墙材料，如常用的氮化硅，二氧化硅，又或者是SiOCN和SiBCN等低介电常数介质。淀积可使用化学气相沉积，原子层淀积等工艺。之后进行刻蚀以形成如图2(e)所示的栅极侧墙。刻蚀一般使用具有垂直方向性的反应离子刻蚀，干法刻蚀一般使用氟基气体，如SF6，CHF3或者C4F8等。
(5)淀积金属并退火以在源漏形成如图2(f)所示的电极；常用金属为金，铂，铝，镍，钛或者金属硅化物，如镍硅，钛硅等，退火温度为300度至900度之间。
(6)淀积一层绝缘层材料，如氮化硅和二氧化硅等用以隔离底部硅器件。淀积可使用化学气相沉积，原子层淀积等工艺。
(7)光刻并淀积一层写晶体管栅金属(h)。一般为多晶硅或者金属，又或是多晶硅和金属的复合层，其厚度可为10nm至500nm。
(8)淀积一层栅氧化层，如图2(i)所示。栅氧化层一般为二氧化硅(SiO2),也可是氮化硅，三氧化二铝或氧化铪等材料。厚度一搬为1nm至30nm之间。淀积方式是采用原子层沉积。
(9)使用典型的CVD工进行单层MoS2生长。通常，将4英寸蓝宝石衬底置于石英管的下游。将MoO3粉末和硫粉末置于不同的温度控制区域。在不同温度下用氩气作为载气分别加热粉末后，最终在大气压下在硫化时间内在蓝宝石衬底上获得连续的1L-MoS2薄片。并转移到硅晶体管上(j)。
(10)光刻并刻蚀出至下方晶体管栅极金属的通孔(k)。刻蚀一般使用具有垂直方向性的反应离子刻蚀，干法刻蚀一般使用氟基气体，如SF6，CHF3或者C4F8等。
(11)光刻并淀积一层写晶体管源漏金属(l)，之后再光刻并将MoS2刻蚀至只保留有源区。常用金属为金，铂，铝，镍，钛或者金属硅化物，如镍硅，钛硅等。干法刻蚀一般使用氟基气体，如SF6，CHF3或者C4F8等。
实施例2(对应图3的器件结构图)。
实施例2与实施例1类似，区别在于实施例2为平面型器件，而实施例1为垂直型器件。区别在于读晶体管的栅极金属与写晶体管的栅极金属不平行且写晶体管栅极金属在读晶体管栅极金属与一方平面上的投影完全没有交集。
此结构的实现只需将写晶体管与读晶体管在垂直方向上隔开。
参考文献
1.Song KW,Kim y,Kim H,Chung HW,Kim K,Park HW,et al.a 31ns randomcycle VCat-based 4F2 DRAM with enhanced cell efficiency.Proc Symp vlsCircuits 2009:132-3
2.C.J.Radens,S.Kudelka,L.Nesbit,R.Malik,T.Dyer,C.Dubuc,T.Joseph,M.Seitz,L.Clevenger,N.Arnold,J.Mandelman,R.Divakaruni,D.Casarotto,D.Lea,V.C.Jaiprakash,J.Sim,J.Faltermeier,K.Low,J.Strane,S.Halle,Q.Ye,S.Bukofsky,U.Gruening,T.Schloesser,and G.Bronner,“An orthogonal 6Ftrench sidewallvertical device cell for 4Gb/16Gb DRAM,”in IEDM Tech.Dig.,2000,pp.349–352.
3.L.Chang,D.M.Fried,J.Hergenrother,J.W.Sleight,R.H.Dennard,R.K.Montoye,L.Sekaric,S.J.McNab,A.W.Topol,C.D.Adams,K.W.Guarini,andW.Haensch,“Stable SRAM cell design for the 32nm node and beyond,”in VLSISymp.Tech.Dig.,2005,pp.128–129.
4.M.Bawedin,S.Cristoloveanu,A.Hubert,K.-H.Park,and F.Martinez,“Floating body SOI memory:The scaling tournament,”in Semiconductoron-Insulator Materials for Nanoelectronics Applications,A.Nazarov,J.-P.Colinge,F.Balestra,J.-P.Raskin,F.Gamiz,and V.Lysenko,Eds.Heidelberg,Germany:Springer-Verlag,2011,pp.393–421.
5.H.-J.Cho,F.Nemati,R.Roy,R.Gupta,K.Yang,M.Ershov,S.Banna,M.Tarabbia,C.Sailing,D.Hayes,A.Mittal,and S.Robins,“A novel capacitor-less DRAM cellusing thin capacitively-coupled thyristor(TCCT),”in IEDM Tech.Dig.,2005,pp.311–314.
6.J.Wan,C.Le Royer,A.Zaslavsky and S.Cristoloveanu,Z2-FET field-effect transistor with a vertical subthreshold slope and with no impactionization,2013,美国专利：US8,581,310.
7.J.Wan,S.Cristoloveanu,C.Le Royer and A.Zaslavsky,Dynamic memorycell provided with a field-effect transistor having zero swing,2013,美国专利：20,130,100,729.
8.J.Wan,S.Cristoloveanu,C.Le Royer and A.Zaslavsky,A feedbacksilicon-on-insulator steep switching device with gate-controlled carrierinjection.Solid-State Electronics,2012.76:p.109-111.
9.H.Fujiwara,Y.Sato,N.Saito,T.Ueda,and K.Ikeda,"Surrounding GateVertical-Channel FET with Gate Length of 40 nm using BEOL Compatible High-Thermal-Tolerance In-Al-Zn Oxide Channel,"in 2020 IEEE Symposium on VLSITechnology,2020,pp.1-2。
Claims (8)
1.一种双晶体管无电容结构动态存储器件，其特征在于，由基于硅衬底的读晶体管与二维材料写晶体管在垂直方向上堆叠而成；其中，通过绝缘层与写晶体管的栅氧化层刻蚀形成上下晶体管互连通道，使写晶体管源/漏极金属与读晶体管栅极金属相连；此外，下方的读晶体管具有与MOSFET的对称物理结构，在栅极以及侧墙的掩蔽作用下，通过与MOSFET的自对准离子注入工艺在沟道上形成掺杂和阴极/阳极掺杂区域。
2.根据权利要求1所述的双晶体管无电容结构动态存储器件，其特征在于，包括读晶体管和写读晶体管两部分，中间有隔离绝缘层(11)隔开；其中：
读晶体管部分包括：
衬底(1)；形成在衬底(1)上的埋氧层(2)；
埋氧层(2)上的沟道区(3)，以及在沟道区(3)左右两侧重掺杂的源极(4)与漏极(5)；
在沟道区(3)上的读晶体管栅氧化层(7)；在读晶体管栅氧化层(7)上的读晶体管栅极金属(9)以及在读晶体管栅极金属(9)两侧的侧墙(10)；
在读晶体管栅氧化层(7)两侧的源极金属(6)和漏极金属(8)；栅极金属(9)两边的侧墙(10)将栅极金属(9)与两边的两侧的源极金属(6)、漏极金属(8)源漏隔离开；
读晶体管部分包括：
在读晶体管源极金属(6)上依次为读晶体管上的隔离绝缘层(11)、写晶体管栅氧化层(12)、写晶体管二维材料(14)、写晶体管源金属接触(15)；
在读晶体管漏极金属(8)上依次为读晶体管上的隔离绝缘层(11)、写晶体管栅极金属(13)、写晶体管栅氧化层(12)、写晶体管二维材料(14)、写晶体管漏金属接触(16)。
3.根据权利要求1所述的双晶体管无电容结构动态存储器件，其特征在于，所述衬底(1)为半导体，选自体硅/SOI、锗、锗硅、氮化镓。
4.根据权利要求1所述的双晶体管无电容结构动态存储器件，其特征在于，所述写晶体管中的二维材料选自二硫化钼、硒化钨、石墨烯。
5.根据权利要求1所述的双晶体管无电容结构动态存储器件，其特征在于：
所述写晶体管和读晶体管为重度同型掺杂；
所述读晶体管栅极两边为栅极侧墙，且栅极侧墙底部为弱掺杂区域。
6.根据权利要求5所述的双晶体管无电容结构动态存储器件，其特征在于：
所述衬底(1)为弱p型掺杂，掺杂浓度在1015cm-2至1019cm-2之间；
所述沟道层(3)为n型掺杂，其掺杂浓度在1015cm-2至1019cm-2之间；厚度在10nm至1000nm之间。
7.根据权利要求1-6之一所述的双晶体管无电容结构动态存储器件，其特征在于，所述读晶体管的栅极金属与写晶体管的栅极金属平行且写晶体管栅极金属在读晶体管栅极金属一方平面上的投影能被其完全覆盖。
8.一种如权利要求1-7之一所述的双晶体管无电容结构动态存储器件的制备方法，其特征在于，具体步骤为：
(1)起始的弱掺杂的体硅衬底及在其之上生长的埋氧层及n型外延沟道层；
(2)光刻并淀积栅氧化层(b)和正栅极金属材料(c)；
(3)以栅极为掩模板，以自对准的方式离子注入形成源漏掺杂区域(d)；
(4)淀积栅极一层侧墙介质并进行干法各向异性刻蚀形成如(e)所示的栅极侧墙；
(5)淀积源漏金属接触并退火(f)；
(6)淀积一层绝缘层(g)隔离底部硅器件；
(7)光刻并淀积一层写晶体管栅金属(h)；
(8)淀积写晶体管栅氧化层(i)；
(9)使用CVD工进行单层MoS2生长，并转移到硅晶体管上(j)；
(10)光刻并刻蚀出至下方晶体管栅极金属的通孔(k)；
(11)光刻并淀积一层写晶体管源漏金属(l)；
(12)光刻并将MoS2刻蚀至只保留有源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310564446.6A CN116634764A (zh) | 2023-05-18 | 2023-05-18 | 双晶体管无电容结构动态存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310564446.6A CN116634764A (zh) | 2023-05-18 | 2023-05-18 | 双晶体管无电容结构动态存储器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116634764A true CN116634764A (zh) | 2023-08-22 |
Family
ID=87591297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310564446.6A Pending CN116634764A (zh) | 2023-05-18 | 2023-05-18 | 双晶体管无电容结构动态存储器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116634764A (zh) |
-
2023
- 2023-05-18 CN CN202310564446.6A patent/CN116634764A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386229B (zh) | 集成电路元件与双极结晶体管 | |
| US7820505B2 (en) | Integrated circuit arrangement with capacitor and fabrication method | |
| CA1285333C (en) | High density vertical trench transistor and capacitor memory cell structure and fabrication therefor | |
| CN105612618B (zh) | 用于嵌入式动态随机存取存储器(eDRAM)的低泄漏非平面存取晶体管 | |
| CN102169882B (zh) | 半导体存储器器件及其制造方法 | |
| US20070117311A1 (en) | Three-dimensional single transistor semiconductor memory device and methods for making same | |
| CN114864583A (zh) | 一种无电容dram单元结构及制造方法 | |
| WO2012062125A1 (zh) | 半导体存储单元、器件及其制备方法 | |
| CN110634955B (zh) | 基于体硅的新型半导体场效应正反馈晶体管及制备方法 | |
| US20070138501A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN111540745A (zh) | 一种低功耗二维材料半浮栅存储器及其制备方法 | |
| CN110265397A (zh) | 存储器结构及其形成方法 | |
| Lee et al. | Enhanced data retention of damascene-finFET DRAM with local channel implantation and< 100> fin surface orientation engineering | |
| CN111477685B (zh) | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 | |
| US7880238B2 (en) | 2-T SRAM cell structure and method | |
| CN116634764A (zh) | 双晶体管无电容结构动态存储器件及其制备方法 | |
| US20240172418A1 (en) | Semiconductor structure and forming method therefor | |
| CN109192662A (zh) | 一种垂直硅纳米线晶体管的制造工艺方法 | |
| WO2022037181A1 (zh) | 半导体存储器的制备方法及半导体存储器 | |
| Lin et al. | Performances of a capacitorless 1T-DRAM using polycrystalline silicon thin-film transistors with trenched body | |
| CN111540741B (zh) | 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法 | |
| CN111477625B (zh) | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 | |
| Collaert et al. | Optimizing the readout bias for the capacitorless 1T bulk FinFET RAM cell | |
| CN114242792A (zh) | 一种基于体硅的柱状型半导体场效应正反馈晶体管 | |
| CN116744675A (zh) | 基于异质集成的叠层2t1c-dram存储器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |