CN108695161B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108695161B
CN108695161B CN201710223509.6A CN201710223509A CN108695161B CN 108695161 B CN108695161 B CN 108695161B CN 201710223509 A CN201710223509 A CN 201710223509A CN 108695161 B CN108695161 B CN 108695161B
Authority
CN
China
Prior art keywords
source
drain
ions
compensation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710223509.6A
Other languages
English (en)
Other versions
CN108695161A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710223509.6A priority Critical patent/CN108695161B/zh
Priority to US15/945,915 priority patent/US10446652B2/en
Publication of CN108695161A publication Critical patent/CN108695161A/zh
Application granted granted Critical
Publication of CN108695161B publication Critical patent/CN108695161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Abstract

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构；在栅极结构两侧的基底中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；对所述源漏掺杂区的顶部表面掺杂接触离子，在源漏掺杂区中的顶部区域形成接触掺杂区，所述接触离子的导电类型和所述源漏离子的导电类型相同。所述方法提高了半导体器件的电学性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的性能有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有栅极结构；在栅极结构两侧的基底中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；对所述源漏掺杂区的顶部表面掺杂接触离子，在源漏掺杂区中的顶部区域形成接触掺杂区，所述接触离子的导电类型和所述源漏离子的导电类型相同。
可选的，对所述源漏掺杂区的顶部表面掺杂接触离子的工艺为接触离子注入工艺；所述接触离子注入工艺的参数包括：注入能量为2KeV～5KeV，注入剂量为1E14atom/cm2～2E15atom/cm2，注入角度为0度～15度。
可选的，所述接触掺杂区中接触离子的浓度为所述源漏掺杂区中源漏离子浓度的40％～80％。
可选的，当所述半导体器件的类型为N型时，所述接触离子的导电类型为N型；当所述半导体器件的类型为P型时，所述接触离子的导电类型为P型。
可选的，当所述半导体器件为平面式MOS晶体管时，形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括中心区和位于中心区周围的边缘区，中心区的顶部表面与边缘区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀中心区的深度大于刻蚀边缘区的深度，使初始源漏掺杂区形成所述源漏掺杂区；当所述半导体器件为鳍式场效应晶体管时，形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括第一区和位于第一区两侧的第二区，自第二区至第一区的方向垂直于栅极结构的延伸方向，第一区的顶部表面与第一区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀第一区的深度大于刻蚀第二区的深度，使初始源漏掺杂区形成所述源漏掺杂区。
可选的，刻蚀所述初始源漏掺杂区的工艺为干法刻蚀工艺，参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体和碳氟基气体中的一种或其组合，稀释气体包括Ar、O2、N2、CO2和COS中的一种或其组合，刻蚀气体的流量为10sccm～100sccm，稀释气体的流量为0sccm～500sccm，源射频功率为100瓦～500瓦，偏置射频功率为10瓦～50瓦，腔室压强为4mtorr～100mtorr。
可选的，还包括：形成第一补偿掺杂区，第一补偿掺杂区位于源漏掺杂区下方的基底中且与源漏掺杂区邻接，第一补偿掺杂区中具有第一补偿离子，所述第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度；形成所述第一补偿掺杂区的方法包括：在对所述初始源漏掺杂区进行刻蚀之前，在所述初始源漏掺杂区下方的基底中掺杂第一补偿离子，在所述初始源漏掺杂区下方的基底中形成第一补偿掺杂区，第一补偿掺杂区与初始源漏掺杂区邻接，第一补偿掺杂区中第一补偿离子中的浓度小于初始源漏掺杂区中源漏离子的浓度。
可选的，所述第一补偿掺杂区包括第一补偿层和第二补偿层，第一补偿层位于源漏掺杂区下方的基底中，所述第二补偿层位于第一补偿层和源漏掺杂区之间的基底中，第一补偿层中的第一补偿离子具有第一浓度，第一浓度小于源漏掺杂区中源漏离子的浓度，第二补偿层中的第一补偿离子具有第二浓度，第二浓度小于源漏掺杂区中源漏离子的浓度且大于第一浓度；在所述初始源漏掺杂区下方的基底中形成第一补偿掺杂区的步骤包括：在所述初始源漏掺杂区下方的基底中掺杂第一补偿离子，在所述初始源漏掺杂区下方的基底中形成第一补偿层，第一补偿层和初始源漏掺杂区之间具有基底，第一浓度小于初始源漏掺杂区中源漏离子的浓度；在第一补偿层和初始源漏掺杂层之间的基底中掺杂第一补偿离子，在第一补偿层和初始源漏掺杂层之间的基底中形成第二补偿层，第二浓度小于初始源漏掺杂区中源漏离子的浓度且大于第一浓度。
可选的，所述第二浓度为所述源漏掺杂区中源漏离子浓度的30％～70％；所述第一浓度为第二浓度的30％～70％。
可选的，形成所述第一补偿层的工艺为第一离子注入工艺，参数包括：注入能量为10KeV～15KeV，注入剂量为1E13atom/cm2～6E14atom/cm2，注入角度为0度～15度；形成所述第二补偿层的工艺为第二离子注入工艺，参数包括：注入能量为6KeV～11KeV，注入剂量为1E15atom/cm2～5E15atom/cm2，注入角度为0度～15度。
可选的，还包括：形成第二补偿掺杂区，第二补偿掺杂区位于接触掺杂区下方的源漏掺杂区中；形成第二补偿掺杂区的方法包括：在对所述初始源漏掺杂区进行刻蚀之前，在初始源漏掺杂区部分区域中掺杂第二补偿离子，在初始源漏掺杂区部分区域中形成第二补偿掺杂区，所述第二补偿离子的导电类型和所述源漏离子的导电类型相同，第二补偿掺杂区中第二补偿离子的浓度小于接触掺杂区中接触离子的浓度。
可选的，所述第二补偿掺杂区中第二补偿离子的浓度为所述接触掺杂区中接触离子浓度的50％～70％。
可选的，形成所述第二补偿掺杂区的工艺为第三离子注入工艺，参数包括：注入能量为4KeV～6KeV，注入剂量为0.5E14atom/cm2～1.5E15atom/cm2，注入角度为0度～15度。
本发明还提供一种半导体器件，包括：基底，所述基底上具有栅极结构；分别位于栅极结构两侧基底中的源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；位于源漏掺杂区中顶部区域的接触掺杂区，接触掺杂区中具有接触离子，所述接触离子的导电类型和所述源漏离子的导电类型相同，所述源漏掺杂区呈凹陷状的顶部表面为接触掺杂区的表面。
可选的，所述接触掺杂区中接触离子的浓度为所述源漏掺杂区中源漏离子浓度的40％～80％。
可选的，还包括：位于所述源漏掺杂区下方基底中且与源漏掺杂区邻接的第一补偿掺杂区，第一补偿掺杂区中具有第一补偿离子，所述第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度。
可选的，所述第一补偿掺杂区包括第一补偿层和第二补偿层，第二补偿层位于第一补偿层和源漏掺杂区之间，第一补偿层中的第一补偿离子具有第一浓度，第一浓度小于源漏掺杂区中源漏离子的浓度，第二补偿层中的第一补偿离子具有第二浓度，第二浓度小于源漏掺杂区中源漏离子的浓度且大于第一浓度。
可选的，所述第二浓度为所述源漏掺杂区中源漏离子浓度的30％～70％；所述第一浓度为第二浓度的30％～70％。
可选的，还包括：位于所述接触掺杂区下方源漏掺杂区中的第二补偿掺杂区，第二补偿掺杂区中具有第二补偿离子，所述第二补偿离子的导电类型和所述源漏离子的导电类型相同，第二补偿掺杂区中第二补偿离子的浓度小于接触掺杂区中接触离子的浓度。
可选的，所述第二补偿掺杂区中第二补偿离子的浓度为所述接触掺杂区中接触离子浓度的50％～70％。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在源漏掺杂区中的顶部区域形成接触掺杂区，接触掺杂区中接触离子的导电类型和所述源漏离子的导电类型相同，接触掺杂区中接触离子和源漏离子的总浓度大于接触掺杂区下方源漏掺杂区中源漏离子的浓度。这样使得接触掺杂区的电阻相对于接触掺杂区下方的源漏掺杂区的电阻较小，进而用于降低源漏掺杂区和后续在源漏掺杂区上形成的导电插塞之间的接触势垒。由于源漏掺杂区的顶部表面呈凹陷状，因此使源漏掺杂区的顶部表面的面积较大。在源漏掺杂区中的顶部区域形成接触掺杂区后，源漏掺杂区呈凹陷状的顶部表面构成接触掺杂区的表面，从而使接触掺杂区的顶部表面的面积增大。所述接触掺杂区用于和导电插塞接触的面积增加，进而改善源漏掺杂区自底部区域向顶部区域方向的电流拥挤现象。
进一步，形成第一补偿掺杂区，第一补偿掺杂区位于源漏掺杂区下方的基底中且与源漏掺杂区邻接，第一补偿掺杂区中的第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度。由于在源漏掺杂区下方的基底中形成了第一补偿掺杂区，使得源漏掺杂区下方靠近源漏掺杂区的基底的电阻减小，改善了源漏掺杂区下方基底的电流拥挤现象。由于第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度，因此第一补偿掺杂区中的第一补偿离子向沟道区扩散的程度低于源漏掺杂区中的源漏离子向沟道区扩散的程度，进而与第一补偿掺杂区邻接的沟道区中导电离子的浓度小于与源漏掺杂区邻接的沟道区中导电离子的浓度，第一补偿掺杂区与沟道区形成的耗尽层的宽度小于源漏掺杂区与沟道区形成的耗尽层的宽度。降低了栅极结构两侧第一补偿掺杂区分别和沟道区的耗尽层连通在一起的几率，从而改善了短沟道效应。
进一步，形成所述第一补偿掺杂区的步骤包括：在所述初始源漏掺杂区下方的基底中形成第一补偿层后，在第一补偿层和初始源漏掺杂层之间的基底中形成第二补偿层，第一补偿层中第一补偿离子的浓度小于第二补偿层中第一补偿离子的浓度。第一补偿层中的第一补偿离子向沟道区扩散的程度小于第二补偿层中的第一补偿离子向沟道区扩散的程度，进而与第一补偿层邻接的沟道区中导电离子的浓度小于与第二补偿层邻接的沟道区中导电离子的浓度，第一补偿层与沟道区形成的耗尽层的宽度小于第二补偿层与沟道区形成的耗尽层的宽度。进一步降低了栅极结构两侧第一补偿掺杂区分别和沟道区的耗尽层连通在一起的几率，进一步改善了短沟道效应。
进一步，形成第二补偿掺杂区，第二补偿掺杂区位于接触掺杂区下方的源漏掺杂区中，使接触掺杂区下方的源漏掺杂区的电阻减小，以进一步改善源漏掺杂区自底部区域向顶部区域方向的电流拥挤现象。
本发明技术方案提供的半导体器件中，由于源漏掺杂区的顶部表面呈凹陷状，因此使得源漏掺杂区的顶部表面的面积较大。源漏掺杂区呈凹陷状的顶部表面为源漏掺杂区中接触掺杂区的表面，使得接触掺杂区的顶部表面的面积较大。所述接触掺杂区用于和导电插塞接触的面积增加，进而改善源漏掺杂区自底部区域向顶部区域方向的电流拥挤现象。
附图说明
图1至图2是一种半导体器件形成过程的结构示意图；
图3至图9是本发明一实施例中半导体器件形成过程的结构示意图；
图10至图19是本发明另一实施例中半导体器件形成过程的结构示意图。
具体实施方式
图1至图2是一种半导体器件形成过程的结构示意图。
参考图1，提供基底100，所述基底100上具有栅极结构110；在栅极结构110两侧的基底100中分别形成源漏掺杂区120。
参考图2，对所述源漏掺杂区120的顶部表面掺杂接触离子，在源漏掺杂区120中的顶部区域形成接触掺杂区130。
然而，上述半导体器件的性能较差，经研究发现，原因在于：
对所述源漏掺杂区120的顶部表面掺杂接触离子的作用包括：源漏掺杂区120中的顶部区域的源漏离子和接触离子的总浓度大于源漏掺杂区120中源漏离子的浓度。这样使得源漏掺杂区120中的顶部区域的电阻相对于源漏掺杂区120中底部区域的电阻较小，进而降低源漏掺杂区120和后续在源漏掺杂区120上形成的导电插塞之间的接触势垒。所述源漏掺杂区120的中间区域和边缘区域的顶部表面齐平。
在此基础上，随着半导体器件的特征尺寸的不断减小，相邻栅极结构110之间的距离不断减小，相应的，源漏掺杂区120在沟道长度方向上的尺寸不断减小，导致源漏掺杂区120在自底部区域向顶部区域方向传导电流的过程中，源漏掺杂区120的电阻增加，进而导致源漏掺杂区120中自底部区域向顶部区域方向的电流拥挤。
为了解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有栅极结构；在栅极结构两侧的基底中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；对所述源漏掺杂区的顶部表面掺杂接触离子，在源漏掺杂区中的顶部区域形成接触掺杂区，所述接触离子的导电类型和所述源漏离子的导电类型相同。
所述方法中，在源漏掺杂区中的顶部区域形成接触掺杂区，接触掺杂区中接触离子的导电类型和所述源漏离子的导电类型相同，接触掺杂区中接触离子和源漏离子的总浓度大于接触掺杂区下方源漏掺杂区中源漏离子的浓度。这样使得接触掺杂区的电阻相对于接触掺杂区下方的源漏掺杂区的电阻较小，进而用于降低源漏掺杂区和后续在源漏掺杂区上形成的导电插塞之间的接触势垒。由于源漏掺杂区的顶部表面呈凹陷状，因此使源漏掺杂区的顶部表面的面积较大。在源漏掺杂区中的顶部区域形成接触掺杂区后，源漏掺杂区呈凹陷状的顶部表面构成接触掺杂区的表面，从而使接触掺杂区的顶部表面的面积增大。所述接触掺杂区用于和导电插塞接触的面积增加，进而改善源漏掺杂区自底部区域向顶部区域方向的电流拥挤现象。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明一实施例中半导体器件形成过程的结构示意图。
参考图3，提供基底200，所述基底200上具有栅极结构210。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明。相应的，所述基底200包括半导体衬底201和位于半导体衬底201上的鳍部202。
所述半导体衬底201为形成半导体器件提供工艺平台。
本实施例中，所述半导体衬底201的材料为单晶硅。所述半导体衬底201还可以是多晶硅或非晶硅。所述半导体衬底201的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部202通过图形化所述半导体衬底201而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
本实施例中，所述半导体衬底201上还具有隔离结构，所述隔离结构覆盖鳍部202的部分侧壁表面。所述隔离结构的顶部表面低于所述鳍部202的顶部表面。
所述隔离结构的材料包括氧化硅。
在其它实施例中，所述半导体器件为平面式MOS晶体管，相应的，所述基底为平面式的半导体衬底。
所述栅极结构210包括：位于基底200上的栅介质层(未图示)和位于栅介质层上的栅电极层(未图示)。
所述栅介质层的材料为氧化硅或高K(K大于3.9)介质材料。
所述栅电极层的材料为多晶硅或金属。
本实施例中，所述栅极结构210横跨所述鳍部202、覆盖鳍部202的部分侧壁表面和部分顶部表面。所述栅介质层横跨所述鳍部202。所述栅介质层位于部分隔离结构上、覆盖鳍部202的部分侧壁表面和部分顶部表面。
本实施例中，所述栅极结构210的顶部表面还具有硬掩膜层。所述硬掩膜层的材料包括氮化硅。
所述硬掩膜层能够在后续进行接触离子注入工艺的过程中保护栅极结构210的顶部表面。
接着，在栅极结构210两侧的基底200中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状。
下面参考图4至图7具体介绍形成源漏掺杂区的步骤。
结合参考图4和图5，图4为在图3基础上的示意图，图5为沿图4中切割线M-M1的示意图，在栅极结构210两侧的基底200中分别形成初始源漏掺杂区220，所述初始源漏掺杂区220中具有源漏离子，所述初始源漏掺杂区220包括第一区和位于第一区两侧的第二区，自第二区至第一区的方向垂直于栅极结构210的延伸方向，第一区的顶部表面与第一区的顶部表面齐平。
图5中示出了隔离结构203。
具体的，在所述栅极结构210两侧的鳍部202中分别形成所述初始源漏掺杂区220。
本实施例中，形成所述初始源漏掺杂区220的步骤包括：在所述栅极结构210两侧的基底200中分别形成凹陷(未图示)，具体的，在所述栅极结构210两侧的鳍部202中分别形成凹陷；在所述凹陷中外延生长初始源漏掺杂区220。在其它实施例中，采用离子注入工艺在栅极结构210两侧的基底200中注入源漏离子，从而在栅极结构210两侧的基底200中分别形成初始源漏掺杂区220。
当所述半导体器件的类型为N型时，初始源漏掺杂区220的材料为掺杂有源漏离子的硅；当所述半导体器件的类型为P型时，初始源漏掺杂区220的材料为掺杂有源漏离子的锗化硅。
当所述半导体器件的类型为N型时，所述源漏离子的导电类型为N型，如P(磷)离子或As离子；当所述半导体器件的类型为P型时，所述源漏离子的导电类型为P型，如B离子或In离子。
本实施例中，在形成初始源漏掺杂区220之前，还包括：在所述栅极结构210和基底200上形成侧墙材料层，具体的，在所述栅极结构210和鳍部202的表面、以及隔离结构203上形成侧墙材料层；回刻蚀侧墙材料层，以在栅极结构210的侧壁形成栅极侧墙，在鳍部202的侧壁形成鳍部侧墙。
所述栅极侧墙和鳍部侧墙对应所述侧墙材料层。
所述栅极侧墙和鳍部侧墙的材料包括氮化硅。
本实施例中，所述栅极侧墙还覆盖硬掩膜层的侧壁。
本实施例中，回刻蚀所述侧墙材料层的工艺还刻蚀了所述栅极结构210两侧的基底200以形成所述凹陷。
在所述凹陷中外延生长初始源漏掺杂区220的过程中，所述栅极侧墙和硬掩膜层能够保护栅极结构210，避免初始源漏掺杂区220的材料生长在栅极结构210的表面。
结合参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，且图7为沿图6中切割线M-M1的示意图，对所述初始源漏掺杂区220进行刻蚀，刻蚀第一区的深度大于刻蚀第二区的深度，使初始源漏掺杂区220形成源漏掺杂区221，所述源漏掺杂区221的顶部表面呈凹陷状。
所述源漏掺杂区221位于所述栅极结构210两侧的基底200中，具体的，本实施例中，所述源漏掺杂区221位于所述栅极结构210两侧的鳍部202中。
形成源漏掺杂区221后，初始源漏掺杂区220中的源漏离子构成源漏掺杂区221中的源漏离子。
在其它实施例中，当半导体器件为平面式MOS晶体管时，形成源漏掺杂区的步骤包括：在栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括中心区和位于中心区周围的边缘区，中心区的顶部表面与边缘区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀中心区的深度大于刻蚀边缘区的深度，使初始源漏掺杂区形成所述源漏掺杂区。
刻蚀所述初始源漏掺杂区220的工艺为干法刻蚀工艺，参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体(CxHyFz)和碳氟基(CaFb)气体中的一种或其组合，稀释气体包括Ar、O2、N2、CO2和COS中的一种或其组合，刻蚀气体的流量为10sccm～100sccm，稀释气体的流量为0sccm～500sccm，源射频功率为100瓦～500瓦，偏置射频功率为10瓦～50瓦，腔室压强为4mtorr～100mtorr。
其中，x为1～7，z为1～7，y为1～7；a为1～7，b为1～7。
在所述干法刻蚀工艺中，源射频功率较大，且刻蚀气体与稀释气体的流量比值较大，因此刻蚀气体产生的等离子体的密度较大，因此所述干法刻蚀工艺中产生的副产物较多。所述干法刻蚀工艺中产生的副产物容易积累在刻蚀初始源漏掺杂区220产生的凹槽中，且随着刻蚀的进行，所述干法刻蚀工艺中产生的副产物较多的积累在所述凹槽侧壁中底部区域。其次，所述干法刻蚀工艺的偏置射频功率较小，一方面，对积累的副产物的消耗较少，另一方面，所述干法刻蚀工艺中的偏置射频的物理轰击作用较弱。综上，所述干法刻蚀工艺对第一区的刻蚀深度大于对第二区的刻蚀深度，使得所述源漏掺杂区221的顶部表面向源漏掺杂区221内凹陷。
结合参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，且图9为沿图8中切割线M-M1的示意图，对所述源漏掺杂区221的顶部表面掺杂接触离子，在源漏掺杂区221中的顶部区域形成接触掺杂区230，所述接触离子的导电类型和所述源漏离子的导电类型相同。
在源漏掺杂区221中的顶部区域形成接触掺杂区230的作用包括：接触掺杂区230中接触离子和源漏离子的总浓度大于接触掺杂区230下方源漏掺杂区221中源漏离子的浓度。这样使得接触掺杂区230的电阻相对于接触掺杂区230下方的源漏掺杂区221的电阻较小，进而用于降低源漏掺杂区221和后续在源漏掺杂区221上形成的导电插塞之间的接触势垒。
当所述半导体器件的类型为N型时，所述接触离子的导电类型为N型，如P(磷)离子或As离子；当所述半导体器件的类型为P型时，所述接触离子的导电类型为P型，如B离子或In离子。
所述接触掺杂区230中接触离子的浓度为所述源漏掺杂区221中源漏离子浓度的40％～80％。选择此范围的意义在于：若所述接触掺杂区230中接触离子的浓度大于源漏掺杂区221中源漏离子浓度的80％，导致工艺难度会增加，且造成工艺浪费；若所述接触掺杂区230中接触离子的浓度小于源漏掺杂区221中源漏离子浓度的40％，导致对降低源漏掺杂区221上形成的导电插塞和源漏掺杂区221之间接触势垒的程度较低。
对所述源漏掺杂区221的顶部表面掺杂接触离子的工艺为接触离子注入工艺。
所述接触离子注入工艺仅需要将接触离子注入到源漏掺杂区221的顶部表面，因此采用的注入能量较低。对于同样的注入离子，接触离子注入工艺需要的能量分别小于后续第一离子注入工艺、第二离子注入工艺和第三离子注入工艺需要的能量。由于接触离子注入工艺采用的注入能量较低，因此对源漏掺杂区221的注入损伤较小。
若所述接触离子注入工艺的注入剂量过大，导致工艺浪费，且增加了工艺难度；若所述接触离子注入工艺的注入剂量过小，导致对降低源漏掺杂区221上形成的导电插塞和源漏掺杂区221之间接触势垒的程度较低。
所述接触离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底201法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越大。
所述接触离子注入工艺的参数包括：注入能量为2KeV～5KeV，注入剂量为1E14atom/cm2～2E15atom/cm2，注入角度为0度～15度。
本实施例中，还包括：在所述源漏掺杂区221的表面形成金属硅化物层；在所述金属硅化物层上形成导电插塞。
本实施例中，由于源漏掺杂区221的顶部表面呈凹陷状，因此使得源漏掺杂区221的顶部表面的面积较大。在源漏掺杂区221中的顶部区域形成接触掺杂区230后，源漏掺杂区221呈凹陷状的顶部表面构成接触掺杂区230的表面，使得接触掺杂区230的顶部表面的面积较大。所述接触掺杂区230用于和导电插塞接触的面积增加，进而改善源漏掺杂区221自底部区域向顶部区域方向的电流拥挤现象。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请继续结合参考图8和图9，包括：基底200，所述基底200上具有栅极结构210；分别位于栅极结构210两侧基底200中的源漏掺杂区221，所述源漏掺杂区221中具有源漏离子，所述源漏掺杂区221的顶部表面呈凹陷状；位于源漏掺杂区221中顶部区域的接触掺杂区230，接触掺杂区230中具有接触离子，所述接触离子的导电类型和所述源漏离子的导电类型相同，所述源漏掺杂区221呈凹陷状的顶部表面为接触掺杂区230的表面。
所述基底200的材料和结构参照前述内容。
所述栅极结构210的材料、结构和位置参照前述内容。
所述源漏掺杂区221的材料和位置参照前述内容。
当所述半导体器件的类型为N型时，所述接触离子的导电类型为N型，如P(磷)离子或As离子；当所述半导体器件的类型为P型时，所述接触离子的导电类型为P型，如B离子或In离子。
所述接触离子在接触掺杂区230中的浓度为源漏离子在源漏掺杂区221中浓度的40％～80％。
本实施例提供的半导体器件中，由于源漏掺杂区221的顶部表面呈凹陷状，因此使得源漏掺杂区221的顶部表面的面积较大。源漏掺杂区221呈凹陷状的顶部表面为源漏掺杂区221中接触掺杂区230的表面，使得接触掺杂区230的顶部表面的面积较大。所述接触掺杂区230用于和导电插塞接触的面积增加，进而改善源漏掺杂区221自底部区域向顶部区域方向的电流拥挤现象。
本发明另一实施例还提供一种半导体器件的形成方法。本实施例中的方法和前一实施中的方法的区别包括：形成第一补偿掺杂区，第一补偿掺杂区位于源漏掺杂区下方的基底中且与源漏掺杂区邻接，第一补偿掺杂区中具有第一补偿离子，所述第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度；形成所述第一补偿掺杂区的方法包括：在对所述初始源漏掺杂区进行刻蚀之前，在所述初始源漏掺杂区下方的基底中掺杂第一补偿离子，在所述初始源漏掺杂区下方的基底中形成第一补偿掺杂区，第一补偿掺杂区与初始源漏掺杂区邻接，第一补偿掺杂区中第一补偿离子中的浓度小于初始源漏掺杂区中源漏离子的浓度。关于本实施例和前一实施例中相同的内容，不再详述。
图10至图19是本发明另一实施例中半导体器件形成过程的结构示意图。
本实施例中，所述第一补偿掺杂区包括第一补偿层和第二补偿层，第一补偿层位于源漏掺杂区下方的基底中，所述第二补偿层位于第一补偿层和源漏掺杂区之间的基底中，第一补偿层中的第一补偿离子具有第一浓度，第一浓度小于源漏掺杂区中源漏离子的浓度，第二补偿层中的第一补偿离子具有第二浓度，第二浓度小于源漏掺杂区中源漏离子的浓度且大于第一浓度。
在所述初始源漏掺杂区下方的基底中形成所述第一补偿掺杂区的步骤包括：在所述初始源漏掺杂区下方的基底中掺杂第一补偿离子，在所述初始源漏掺杂区下方的基底中形成第一补偿层，第一补偿层和初始源漏掺杂区之间具有基底，第一浓度小于初始源漏掺杂区中源漏离子的浓度；在第一补偿层和初始源漏掺杂层之间的基底中掺杂第一补偿离子，在第一补偿层和初始源漏掺杂层之间的基底中形成第二补偿层，第二浓度小于初始源漏掺杂区中源漏离子的浓度且大于第一浓度。
下面参考图10至图13具体介绍形成第一补偿掺杂区的步骤。
结合参考图10和图11，图10为在图4基础上的示意图，图11为在图5基础上的示意图，且图11为沿图10中切割线M-M1的示意图，在所述初始源漏掺杂区220下方的基底200中掺杂第一补偿离子，在所述初始源漏掺杂区220下方的基底200中形成第一补偿层300，第一补偿层300和初始源漏掺杂区220之间具有基底200，第一补偿层中的第一补偿离子具有第一浓度，第一浓度小于初始源漏掺杂区220中源漏离子的浓度。
具体的，在所述初始源漏掺杂区220下方的鳍部202中掺杂第一补偿离子，在所述初始源漏掺杂区220下方的鳍部202中形成第一补偿层300。
形成所述第一补偿层300的工艺为第一离子注入工艺。
当所述半导体器件的类型为N型时，所述第一补偿离子的导电类型为N型，如P(磷)离子或As离子；当所述半导体器件的类型为P型时，所述第一补偿离子的导电类型为P型，如B离子或In离子。
所述第一离子注入工艺需要将第一补偿离子注入到初始源漏掺杂区220下方的基底200中，第一离子注入工艺的注入深度分别大于接触离子注入工艺、后续的第二离子注入和第三离子注入工艺的注入深度。因此，对于相同的注入离子，第一离子注入工艺采用的注入能量大于接触离子注入工艺、后续的第二离子注入和第三离子注入工艺采用的注入能量。
所述第一离子注入工艺的注入剂量小于后续第二离子注入工艺的注入剂量，从而使第一补偿层300中第一补偿离子的浓度小于后续第二补偿层中第一补偿离子的浓度。
所述第一离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底201法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越大。
所述第一离子注入工艺的参数包括：注入能量为10KeV～15KeV，注入剂量为1E13atom/cm2～6E14atom/cm2，注入角度为0度～15度。
为了降低第一离子注入工艺对基底200的注入损伤，可以采用对应原子质量相对较小的第一补偿离子，如P(磷)离子或B离子。
所述硬掩膜层能够在进行第一离子注入工艺的过程中保护栅极结构210的顶部表面。
结合参考图12和图13，图12为在图10基础上的示意图，图13为在图11基础上的示意图，且图13为沿图12中切割线M-M1的示意图，在第一补偿层300和初始源漏掺杂层220之间的基底200中掺杂第一补偿离子，在第一补偿层300和初始源漏掺杂层220之间的基底200中形成第二补偿层310，第二补偿层310中的第一补偿离子具有第二浓度，第二浓度小于初始源漏掺杂区220中源漏离子的浓度且大于第一浓度，第二补偿层310和第一补偿层300构成第一补偿掺杂区。
具体的，在第一补偿层300和初始源漏掺杂层220之间的鳍部202中掺杂第一补偿离子，在第一补偿层300和初始源漏掺杂层220之间的鳍部202中形成第二补偿层310。
形成所述第二补偿层310的工艺为第二离子注入工艺。
所述第二离子注入工艺需要将第一补偿离子注入到第一补偿层300和初始源漏掺杂区220之间的基底200中，第二离子注入工艺的注入深度小于第一离子注入工艺的注入深度，且第二离子注入工艺的注入深度分别大于接触离子注入工艺和后续第三离子注入工艺的注入深度。因此，对于相同的注入离子，第二离子注入工艺采用的注入能量小于第一离子注入工艺采用的注入能量，且第二离子注入工艺采用的注入能量分别大于接触离子注入工艺和后续第三离子注入工艺采用的注入能量。
所述第二离子注入工艺的注入剂量大于第一离子注入工艺的注入剂量，从而使第二补偿层310中第一补偿离子的浓度大于第一补偿层300中第一补偿离子的浓度。
所述第二离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底201法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越大。
所述第二离子注入工艺的参数包括：注入能量为6KeV～11KeV，注入剂量为1E15atom/cm2～5E15atom/cm2，注入角度为0度～15度。
为了降低第二离子注入工艺对基底200的注入损伤，可以采用对应原子质量相对较小的第一补偿离子，如P(磷)离子或B离子。
在一个实施例中，所述第二浓度为初始源漏掺杂区220中源漏离子浓度的30％～70％，所述第一浓度为第二浓度的30％～70％。
所述硬掩膜层能够在进行第二离子注入工艺的过程中保护栅极结构210的顶部表面。
在一个实施例中，形成补偿掺杂区后，所述隔离结构203覆盖第一补偿层300的侧壁且暴露出第二补偿层310的侧壁。
需要说明的是，在其它实施例中，第一补偿掺杂区为单层结构，能够采用一道离子注入工艺形成第一补偿掺杂区。
结合参考图14和图15，图14为在图12基础上的示意图，图15为在图13基础上的示意图，且图15为沿图14中切割线M-M1的示意图，在初始源漏掺杂区220的部分区域中掺杂第二补偿离子，在初始源漏掺杂区220的部分区域中形成第二补偿掺杂区320，所述第二补偿离子的导电类型和所述源漏离子的导电类型相同。
后续形成源漏掺杂区后和接触掺杂区后，第二补偿掺杂区320位于接触掺杂区下方的源漏掺杂区中，第二补偿掺杂区320中第二补偿离子的浓度小于接触掺杂区中接触离子的浓度。
形成第二补偿掺杂区320的作用包括：使后续接触掺杂区下方的源漏掺杂区的电阻减小，以进一步改善源漏掺杂区自底部区域向顶部区域方向的电流拥挤现象。
所述第二补偿掺杂区320中第二补偿离子的浓度小于后续接触掺杂区中接触离子的浓度，作用包括：使第二补偿掺杂区320中第二补偿离子和源漏离子的总浓度小于后续接触掺杂区中接触离子和源漏离子的总浓度，进而降低栅极结构210两侧第二补偿掺杂区320分别和沟道区的耗尽层连通在一起的几率。
形成所述第二补偿掺杂区320的工艺为第三离子注入工艺。
当所述半导体器件的类型为N型时，所述第二补偿离子的导电类型为N型，如P(磷)离子或As子；当所述半导体器件的类型为P型时，所述第二补偿离子的导电类型为P型，如B离子或In离子。
所述第三离子注入工艺需要将第二补偿离子注入到初始源漏掺杂区220中，且第三离子注入工艺的注入深度大于后续接触离子注入工艺的注入深度。因此，对于相同的注入离子，第三离子注入工艺采用的注入能量大于接触离子注入工艺采用的注入能量，且第三离子注入工艺采用的注入能量分别小于第一离子注入和第二离子注入采用的注入能量。
所述第三离子注入工艺的注入剂量小于后续接触离子注入工艺的注入剂量，以使第二补偿掺杂区320中第二补偿离子的浓度小于后续接触掺杂区中接触离子的浓度。
所述第三离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底201法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越大。
所述第三离子注入工艺的参数包括：注入能量为4KeV～6KeV，注入剂量为0.5E14atom/cm2～1.5E15atom/cm2，注入角度为0度～15度。
为了降低第三离子注入工艺对初始源漏掺杂区220的注入损伤，可以采用对应原子质量相对较小的第二补偿离子，如P(磷)离子或B离子。
所述硬掩膜层能够在进行第三离子注入工艺的过程中保护栅极结构210的顶部表面。
本实施例中，形成第一补偿掺杂区后，形成第二补偿掺杂区320。在其它实施例中，不形成第一补偿掺杂区，而形成第二补偿掺杂区；或者，形成第一补偿掺杂区，而不形成第二补偿掺杂区。
结合参考图16和图17，图16为在图14基础上的示意图，图17为在图15基础上的示意图，且图17为沿图16中切割线M-M1的示意图，对所述初始源漏掺杂区220进行刻蚀，刻蚀第一区的深度大于刻蚀第二区的深度，使初始源漏掺杂区220形成源漏掺杂区321，源漏掺杂区321的顶部表面呈凹陷状。
对所述初始源漏掺杂区220进行刻蚀的工艺参照前一实施例。
形成源漏掺杂区321后，初始源漏掺杂区220中的源漏离子构成源漏掺杂区321中的源漏离子。
形成源漏掺杂区321后，第一补偿层300位于源漏掺杂区321下方的基底200中，第二补偿层310位于第一补偿层300和源漏掺杂区321之间的基底200中，第一浓度小于源漏掺杂区321中源漏离子的浓度，第二浓度小于源漏掺杂区321中源漏离子的浓度且大于第一浓度。
形成源漏掺杂区321后，第二补偿掺杂区320位于源漏掺杂区321中。
本实施例中，由于形成了第一补偿掺杂区，使得源漏掺杂区321在自底部区域向顶部区域方向传导电流的过程中，源漏掺杂区321下方靠近源漏掺杂区321的基底200的电阻减小，以改善源漏掺杂区321下方靠近源漏掺杂区321的基底200的电流拥挤现象。
所述第一补偿掺杂区中第一补偿离子的浓度小于源漏掺杂区321中源漏离子的浓度，作用包括：第一补偿掺杂区中的第一补偿离子向沟道区扩散的程度低于源漏掺杂区321中的源漏离子向沟道区扩散的程度，进而与第一补偿掺杂区邻接的沟道区中导电离子的浓度小于与源漏掺杂区321邻接的沟道区中导电离子的浓度，第一补偿掺杂区与沟道区形成的耗尽层的宽度小于源漏掺杂区321与沟道区形成的耗尽层的宽度。综上，降低栅极结构210两侧第一补偿掺杂区分别和沟道区的耗尽层连通在一起的几率，从而改善了短沟道效应。
本实施例中，第一补偿掺杂区包括第一补偿层300和第二补偿层310，第一补偿层300中第一补偿离子的浓度小于第二补偿层310中第一补偿离子的浓度。第一补偿层中300的第一补偿离子向沟道区扩散的程度小于第二补偿层310中的第一补偿离子向沟道区扩散的程度，进而与第一补偿层300邻接的沟道区中导电离子的浓度小于与第二补偿层310邻接的沟道区中导电离子的浓度，第一补偿层300与沟道区形成的耗尽层的宽度小于第二补偿层310与沟道区形成的耗尽层的宽度。进一步降低了栅极结构210两侧第一补偿掺杂区分别和沟道区的耗尽层连通在一起的几率，进一步改善了短沟道效应。
结合参考图18和图19，图18为在图12基础上的示意图，图15为在图13基础上的示意图，且图15为沿图14中切割线M-M1的示意图，对源漏掺杂区321的顶部表面掺杂接触离子，在源漏掺杂区321中的顶部区域形成接触掺杂区330，所述接触离子的导电类型和所述源漏离子的导电类型相同。
形成接触掺杂区330后，第二补偿掺杂区320位于接触掺杂区330下方的源漏掺杂区321中。
在源漏掺杂区321中的顶部区域形成接触掺杂区330的工艺参照前一实施例。
在一个实施例中，所述第二补偿掺杂区中第二补偿离子的浓度为后续接触掺杂区中接触离子浓度的50％～70％。
本实施例中，还包括：在所述源漏掺杂区321的表面形成金属硅化物层；在所述金属硅化物层上形成导电插塞。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请继续结合参考图18和图19，包括：基底200，所述基底200上具有栅极结构210；分别位于栅极结构210两侧基底200中的源漏掺杂区321，所述源漏掺杂区321中具有源漏离子，所述源漏掺杂区321的顶部表面呈凹陷状；位于源漏掺杂区321中顶部区域的接触掺杂区330，接触掺杂区330中具有接触离子，所述接触离子的导电类型和所述源漏离子的导电类型相同，所述源漏掺杂区321呈凹陷状的顶部表面为接触掺杂区330的表面。
所述基底200的材料和结构参照前述内容。
所述栅极结构210的材料、结构和位置参照前述内容。
所述源漏掺杂区321的材料和位置参照前述内容。
当所述半导体器件的类型为N型时，所述接触离子的导电类型为N型，如P(磷)离子或As离子；当所述半导体器件的类型为P型时，所述接触离子的导电类型为P型，如B离子或In离子。
所述接触掺杂区330中接触离子的浓度为所述源漏掺杂区321中源漏离子浓度的40％～80％。
所述半导体器件还包括：位于源漏掺杂区321下方基底200中且与源漏掺杂区321邻接的第一补偿掺杂区，第一补偿掺杂区中具有第一补偿离子，所述第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区321中源漏离子的浓度。
所述第一补偿掺杂区包括第一补偿层300和第二补偿层310，第二补偿层310位于第一补偿层300和源漏掺杂区321之间，第一补偿层300中的第一补偿离子具有第一浓度，第一浓度小于源漏掺杂区321中源漏离子的浓度，第二补偿层中的第一补偿离子具有第二浓度，第二浓度小于源漏掺杂区321中源漏离子的浓度且大于第一浓度。
在其它实施例中，第一补偿掺杂区为单层结构。
在一个实施例中，所述第二浓度为源漏掺杂区321中源漏离子浓度的30％～70％，所述第一浓度为第二浓度的30％～70％。
所述半导体器件还包括：位于接触掺杂区330下方源漏掺杂区321中的第二补偿掺杂区320，第二补偿掺杂区320中具有第二补偿离子，所述第二补偿离子的导电类型和所述源漏离子的导电类型相同，第二补偿掺杂区320中第二补偿离子的浓度小于接触掺杂区330中接触离子的浓度。
在一个实施例中，所述第二补偿掺杂区320中第二补偿离子的浓度为所述接触掺杂区330中接触离子浓度的50％～70％。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上具有栅极结构；
在栅极结构两侧的基底中分别形成源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；
对所述源漏掺杂区的顶部表面掺杂接触离子，在源漏掺杂区中的顶部区域形成接触掺杂区，所述接触离子的导电类型和所述源漏离子的导电类型相同；
在所述源漏掺杂区下方且与所述源漏掺杂区邻接的所述基底中形成第一补偿掺杂区；
所述第一补偿掺杂区包括第一补偿层和第二补偿层，第一补偿层位于源漏掺杂区下方的基底中，所述第二补偿层位于第一补偿层和源漏掺杂区之间的基底中；
所述第一补偿层中的第一补偿离子具有第一浓度，第一浓度小于源漏掺杂区中源漏离子的浓度，第二补偿层中的第一补偿离子具有第二浓度，第二浓度小于源漏掺杂区中源漏离子的浓度且大于第一浓度。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，对所述源漏掺杂区的顶部表面掺杂接触离子的工艺为接触离子注入工艺；所述接触离子注入工艺的参数包括：注入能量为2KeV～5KeV，注入剂量为1E14atom/cm2～2E15atom/cm2，注入角度为0度～15度。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述接触掺杂区中接触离子的浓度为所述源漏掺杂区中源漏离子浓度的40％～80％。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件的类型为N型时，所述接触离子的导电类型为N型；当所述半导体器件的类型为P型时，所述接触离子的导电类型为P型。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为平面式MOS晶体管时，形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括中心区和位于中心区周围的边缘区，中心区的顶部表面与边缘区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀中心区的深度大于刻蚀边缘区的深度，使初始源漏掺杂区形成所述源漏掺杂区；
当所述半导体器件为鳍式场效应晶体管时，形成所述源漏掺杂区的步骤包括：在所述栅极结构两侧的基底中分别形成初始源漏掺杂区，所述初始源漏掺杂区中具有源漏离子，所述初始源漏掺杂区包括第一区和位于第一区两侧的第二区，自第二区至第一区的方向垂直于栅极结构的延伸方向，第一区的顶部表面与第一区的顶部表面齐平；对所述初始源漏掺杂区进行刻蚀，刻蚀第一区的深度大于刻蚀第二区的深度，使初始源漏掺杂区形成所述源漏掺杂区。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，刻蚀所述初始源漏掺杂区的工艺为干法刻蚀工艺，参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体和碳氟基气体中的一种或其组合，稀释气体包括Ar、O2、N2、CO2和COS中的一种或其组合，刻蚀气体的流量为10sccm～100sccm，稀释气体的流量为0sccm～500sccm，源射频功率为100瓦～500瓦，偏置射频功率为10瓦～50瓦，腔室压强为4mtorr～100mtorr。
7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一补偿掺杂区中具有第一补偿离子，所述第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度；形成所述第一补偿掺杂区的方法包括：在对所述初始源漏掺杂区进行刻蚀之前，在所述初始源漏掺杂区下方的基底中掺杂第一补偿离子，在所述初始源漏掺杂区下方的基底中形成第一补偿掺杂区，第一补偿掺杂区与初始源漏掺杂区邻接，第一补偿掺杂区中第一补偿离子中的浓度小于初始源漏掺杂区中源漏离子的浓度。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，
在所述初始源漏掺杂区下方的基底中形成第一补偿掺杂区的步骤包括：在所述初始源漏掺杂区下方的基底中掺杂第一补偿离子，在所述初始源漏掺杂区下方的基底中形成第一补偿层，第一补偿层和初始源漏掺杂区之间具有基底，第一浓度小于初始源漏掺杂区中源漏离子的浓度；在第一补偿层和初始源漏掺杂层之间的基底中掺杂第一补偿离子，在第一补偿层和初始源漏掺杂层之间的基底中形成第二补偿层，第二浓度小于初始源漏掺杂区中源漏离子的浓度且大于第一浓度。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述第二浓度为所述源漏掺杂区中源漏离子浓度的30％～70％；所述第一浓度为第二浓度的30％～70％。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，形成所述第一补偿层的工艺为第一离子注入工艺，参数包括：注入能量为10KeV～15KeV，注入剂量为1E13atom/cm2～6E14atom/cm2，注入角度为0度～15度；形成所述第二补偿层的工艺为第二离子注入工艺，参数包括：注入能量为6KeV～11KeV，注入剂量为1E15atom/cm2～5E15atom/cm2，注入角度为0度～15度。
11.根据权利要求5或7所述的半导体器件的形成方法，其特征在于，还包括：
形成第二补偿掺杂区，第二补偿掺杂区位于接触掺杂区下方的源漏掺杂区中；形成第二补偿掺杂区的方法包括：在对所述初始源漏掺杂区进行刻蚀之前，在初始源漏掺杂区部分区域中掺杂第二补偿离子，在初始源漏掺杂区部分区域中形成第二补偿掺杂区，所述第二补偿离子的导电类型和所述源漏离子的导电类型相同，第二补偿掺杂区中第二补偿离子的浓度小于接触掺杂区中接触离子的浓度。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述第二补偿掺杂区中第二补偿离子的浓度为所述接触掺杂区中接触离子浓度的50％～70％。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，形成所述第二补偿掺杂区的工艺为第三离子注入工艺，参数包括：注入能量为4KeV～6KeV，注入剂量为0.5E14atom/cm2～1.5E15atom/cm2，注入角度为0度～15度。
14.一种半导体器件，其特征在于，包括：
基底，所述基底上具有栅极结构；
分别位于栅极结构两侧基底中的源漏掺杂区，所述源漏掺杂区中具有源漏离子，所述源漏掺杂区的顶部表面呈凹陷状；
位于源漏掺杂区中顶部区域的接触掺杂区，接触掺杂区中具有接触离子，所述接触离子的导电类型和所述源漏离子的导电类型相同，所述源漏掺杂区呈凹陷状的顶部表面为接触掺杂区的表面；
位于所述源漏掺杂区下方基底中且与源漏掺杂区邻接的第一补偿掺杂区；
所述第一补偿掺杂区包括第一补偿层和第二补偿层，第一补偿层位于源漏掺杂区下方的基底中，所述第二补偿层位于第一补偿层和源漏掺杂区之间的基底中；
所述第一补偿层中的第一补偿离子具有第一浓度，第一浓度小于源漏掺杂区中源漏离子的浓度，第二补偿层中的第一补偿离子具有第二浓度，第二浓度小于源漏掺杂区中源漏离子的浓度且大于第一浓度。
15.根据权利要求14所述的半导体器件，其特征在于，所述接触掺杂区中接触离子的浓度为所述源漏掺杂区中源漏离子浓度的40％～80％。
16.根据权利要求14所述的半导体器件，其特征在于，所述第一补偿掺杂区中具有第一补偿离子，所述第一补偿离子的导电类型和所述源漏离子的导电类型相同，第一补偿掺杂区中第一补偿离子中的浓度小于源漏掺杂区中源漏离子的浓度。
17.根据权利要求14所述的半导体器件，其特征在于，所述第二浓度为所述源漏掺杂区中源漏离子浓度的30％～70％；所述第一浓度为第二浓度的30％～70％。
18.根据权利要求14或16所述的半导体器件，其特征在于，还包括：位于所述接触掺杂区下方源漏掺杂区中的第二补偿掺杂区，第二补偿掺杂区中具有第二补偿离子，所述第二补偿离子的导电类型和所述源漏离子的导电类型相同，第二补偿掺杂区中第二补偿离子的浓度小于接触掺杂区中接触离子的浓度。
19.根据权利要求18所述的半导体器件，其特征在于，所述第二补偿掺杂区中第二补偿离子的浓度为所述接触掺杂区中接触离子浓度的50％～70％。
CN201710223509.6A 2017-04-07 2017-04-07 半导体器件及其形成方法 Active CN108695161B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710223509.6A CN108695161B (zh) 2017-04-07 2017-04-07 半导体器件及其形成方法
US15/945,915 US10446652B2 (en) 2017-04-07 2018-04-05 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710223509.6A CN108695161B (zh) 2017-04-07 2017-04-07 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108695161A CN108695161A (zh) 2018-10-23
CN108695161B true CN108695161B (zh) 2021-06-08

Family

ID=63711230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710223509.6A Active CN108695161B (zh) 2017-04-07 2017-04-07 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US10446652B2 (zh)
CN (1) CN108695161B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079443A (zh) * 2006-05-22 2007-11-28 台湾积体电路制造股份有限公司 半导体装置及其制作方法
CN101459082A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
US7868386B2 (en) * 2006-07-20 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
CN103915485A (zh) * 2012-12-31 2014-07-09 英飞凌科技奥地利有限公司 电荷补偿半导体器件
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
CN106206312A (zh) * 2014-12-29 2016-12-07 台湾积体电路制造股份有限公司 外延形成的v形半导体层

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452236B1 (en) * 2001-05-31 2002-09-17 Texas Instruments, Incorporated Channel implant for improving NMOS ESD robustness
JP5114829B2 (ja) * 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
DE102007030053B4 (de) * 2007-06-29 2011-07-21 Advanced Micro Devices, Inc., Calif. Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
US8741725B2 (en) * 2010-11-10 2014-06-03 International Business Machines Corporation Butted SOI junction isolation structures and devices and method of fabrication
US8900954B2 (en) * 2011-11-04 2014-12-02 International Business Machines Corporation Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
CN106409676A (zh) * 2015-07-29 2017-02-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079443A (zh) * 2006-05-22 2007-11-28 台湾积体电路制造股份有限公司 半导体装置及其制作方法
US7868386B2 (en) * 2006-07-20 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions
CN101459082A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN103915485A (zh) * 2012-12-31 2014-07-09 英飞凌科技奥地利有限公司 电荷补偿半导体器件
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
CN106206312A (zh) * 2014-12-29 2016-12-07 台湾积体电路制造股份有限公司 外延形成的v形半导体层

Also Published As

Publication number Publication date
CN108695161A (zh) 2018-10-23
US20180294337A1 (en) 2018-10-11
US10446652B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
US7354839B2 (en) Gate structure and a transistor having asymmetric spacer elements and methods of forming the same
US7208397B2 (en) Transistor having an asymmetric source/drain and halo implantation region and a method of forming the same
US9245975B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
CN112017963B (zh) 半导体结构及其形成方法
CN107919324B (zh) 半导体器件的形成方法
CN108666219A (zh) 半导体器件及其形成方法
CN108630542B (zh) 半导体结构及其形成方法
CN109285778B (zh) 半导体器件及其形成方法
CN111354641B (zh) 半导体器件及其形成方法
CN109216192B (zh) 半导体器件及其形成方法
CN108695161B (zh) 半导体器件及其形成方法
US20210249508A1 (en) Transistors with separately-formed source and drain
CN110957361B (zh) 半导体器件及其形成方法
CN109148576B (zh) 半导体器件及其形成方法
CN111697051A (zh) 半导体结构及其形成方法
CN110718463A (zh) 隧穿场效应晶体管及其形成方法
CN111725067A (zh) 半导体结构及其形成方法
CN106328528B (zh) 半导体结构的形成方法
CN109148297B (zh) 半导体器件及其形成方法
CN111128731A (zh) 半导体器件及其形成方法
CN110875255B (zh) 半导体器件及其形成方法
US11482603B2 (en) Semiconductor device and fabrication method thereof
CN111200011B (zh) 半导体器件及其形成方法
CN109148577B (zh) 半导体器件及其形成方法
KR100792377B1 (ko) 핀 트랜지스터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant