KR100792377B1 - 핀 트랜지스터 제조 방법 - Google Patents

핀 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100792377B1
KR100792377B1 KR1020050128655A KR20050128655A KR100792377B1 KR 100792377 B1 KR100792377 B1 KR 100792377B1 KR 1020050128655 A KR1020050128655 A KR 1020050128655A KR 20050128655 A KR20050128655 A KR 20050128655A KR 100792377 B1 KR100792377 B1 KR 100792377B1
Authority
KR
South Korea
Prior art keywords
fin
active region
transistor
manufacturing
fin active
Prior art date
Application number
KR1020050128655A
Other languages
English (en)
Other versions
KR20070067405A (ko
Inventor
김용수
조흥재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050128655A priority Critical patent/KR100792377B1/ko
Publication of KR20070067405A publication Critical patent/KR20070067405A/ko
Application granted granted Critical
Publication of KR100792377B1 publication Critical patent/KR100792377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 핀 활성 영역의 너비 감소에 따른 문턱 전압 감소를 방지하는데 적합한 핀 트랜지스터를 제공하기 위한 것으로, 이를 위한 본 발명의 핀 트랜지스터는, 핀 활성 영역; 상기 핀 활성 영역을 감싸는 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 P 형 불순물이 도핑된 폴리실리콘 게이트 전극 제공하며, 이에 따라 본 발명은 Fin MOS 트랜지스터의 약점인 핀 활성 영역의 너비가 감소함에 따라 문턱 전압(VTH) 감소를 제어할 수 있는 방법으로, 게이트 전극으로 P+ 폴리실리콘막을 사용함으로써, 문턱 전압의 감소를 방지하여 채널 너비를 증가시켜, 전류 구동 능력 확보 및 숏 채널 마진을 확보하는 효과가 있다.
MOSFET, 핀 트랜지스터, 문턱 전압, P+ 폴리게이트, N+ 폴리게이트, 일함수(Work function), 숏 채널 이펙트(SCE)

Description

핀 트랜지스터 제조 방법{METHOD FOR FABRICATING FIN TRANSISTOR}
도 1은 종래 기술에 따른 핀 트랜지스터를 도시한 사시도.
도 2a 및 도 2b는 종래 기술에 따른 핀 트랜지스터 구조를 X∼X' 및 Y∼Y' 방향으로 절취한 단면도.
도 3은 핀 활성 영역 너비에 따른 문턱전압-DIBL의 시뮬레이션 결과를 나타낸 그래프.
도 4는 핀 활성 영역의 위치에 따른 Id-Vg의 시뮬레이션 결과를 나타낸 그래프.
도 5는 게이트 절연막의 두께에 따른 핀 활성 영역 주위의 포텐셜 분포에 대한 개념도.
도 6은 본 발명의 실시예에 따른 핀 트랜지스터의 구조를 도시한 사시도.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 핀 트랜지스터 제조 방법을 도시한 단면도.
도 8a 내지 도 8d는 본 발명의 실시예에 따른 핀 트랜지스터 구조를 제시한 방향에 따라 절취한 단면도.
도 9a 내지 9c는 본 발명의 실시예를 부연 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
71 : 반도체 기판 72 : 소자분리막
73 : 핀 활성 영역 74 : 게이트 절연막
75 : 언도프트 폴리실리콘막 75b : P 형 게이트 전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 P+ 폴리실리콘막을 게이트 전극으로 사용하는 핀 트랜지스터 제조 방법에 관한 것이다.
Memory 반도체 소자의 고밀도화가 진행됨에 따라 작은 면적의 소자에서 높은 전류 동작 특성(Current driability) 및 숏 채널 마진(Short Channel margin)을 확보하기 위해 낮은 서브-스레솔드 스윙(Sub-threshold Swing; SS) 및 드레인 유도 장벽 저하(Drain Induced Barrier Lowing; DIBL)값을 갖는 N/P CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터를 확보하는 것이 매우 중요한 문제가 되고 있다.
셀 트랜지스터의 경우 동작 전류를 확보하기 위해 게이트 절연막의 스케일링(Scaling), 얇은 두께의 접합 깊이(Low thin junction depth), 채널 엔지니어링 등과 핀 실리콘 전극을 형성하여 효과적인 채널 너비를 증가하는 방법[참고 문헌 1; H.-Y. Lee ce al,."Fin-Channel-Array Transistor(FCAT) Reaturing sub-70㎚ Low Poser and High Performance DRAM", IDEM Tech. Dig., pp.407-409, 2003]등 다양한 방법이 사용되고 있고, 숏 채널 마진(Short Channel Margin; 이하, SCE, Ioff leakage 감소)확보를 위해 실리콘 기판을 선택적으로 리세스[참고 문헌 1]하여 채널 길이를 효과적으로 증가시키는 방법 등이 제안 적용되고 있다.
도 1은 종래 기술에 따른 핀 트랜지스터를 도시한 사시도이다.
도 1에 도시된 바와 같이, 반도체 기판(11)에 소자분리막(12)을 형성하여 활성 영역을 정의한다. 이어서, 소자분리막(12)을 소정 깊이 식각하여 핀 구조를 갖는 핀 활성 영역(13)을 형성하고, 핀 활성 영역(13) 상에 게이트 절연막(14)을 형성한다. 한편, 핀 활성 영역(13)의 너비는 WFIN으로 나타내고, 핀 활성 영역의 높이는 HFIN으로 나타낸다.
다음으로, 핀 활성 영역(13)과 직교하는 방향으로 게이트 전극(15)을 증착한다. 이 때, 게이트 전극(15)은 N 형 불순물이 도핑된 폴리실리콘막을 사용한다.
그리고 나서, 게이트 전극(15)의 양측 하부에 소스/드레인 이온 주입을 실시하여 소스/드레인 영역(16)을 형성한다.
도 2는 종래 기술에 따른 핀 트랜지스터 구조를 X∼X' 및 Y∼Y' 방향으로 절취한 단면도이다.
먼저 (a)는 X∼X'방향으로 절취한 단면도이고, (b)는 Y∼Y' 방향으로 절취한 단면도이다.
도 3은 핀 활성 영역 너비에 따른 문턱전압-DIBL의 시뮬레이션 결과를 나타낸 그래프로써, 핀 트랜지스터를 적용하는 메모리 소자의 경우, 핀 활성 영역의 너비가 감소할수록 숏 채널 마진(예컨대, DIBL)은 개선되지만, 문턱 전압(VTH)은 급격히 감소하는 것을 알 수 있다.
도 4는 핀 활성 영역의 위치에 따른 Id-Vg의 시뮬레이션 결과를 나타낸 그래 프로써, 핀 활성 영역의 너비 감소에 따른 급격한 문턱 전압 감소 현상은 플래너(Planar) 형태의 셀 트랜지스터(2 차원 트랜지스터)와 달리 핀 트랜지스터는, 세 방향(핀 활성 영역의 측면부, 탑부, 코너부)의 전계가 캐리어 채널(Carrier channel)을 컨트롤 하기 때문에 발생한다.
즉, 핀 트랜지스터의 총 전류(Total Current)는 핀 트랜지스터의 탑부, 코너부 및 측면부의 채널에 의한 전류의 합으로써, 전체 핀 트랜지스터의 Id-Vg 특성, 자세히는 SS와 DIBL은 특히 핀 활성 영역의 탑부와 코너부의 특성에 좌우된다.
도 5는 게이트 절연막의 두께에 따른 핀 활성 영역 주위의 포텐셜 분포에 대한 개념도로써, 핀 트랜지스터의 약점은 같은 두께/같은 종류의 게이트 절연막을 이용하는 경우, 핀 활성 영역의 탑부와 탑측면부에 전계 포텐셜이 집중되어, 같은 게이트 바이어스(Vg)에 대해 이 곳이 핀 활성 영역의 다른 부분보다 먼저 채널 반전층(Inversion layer)이 형성되어, 즉 기생 트랜지스터(Parasitic Transistor)가 형성되어 전체 문턱 전압을 감소시키기 때문이다.
특히, 이러한 핀 활성 영역의 탑 코너부에서의 전계 집중 현상은 핀 활성 영역의 너비가 작아질수록 심해지고, 이러한 원인으로 문턱 전압이 감소하게 된다(도 3참조).
이러한 현상은, 기존 플래너 트랜지스터의 소자분리막과 활성 영역의 경계 영역에서 즉, STI(Shallow Trench Isolation)의 모우트(Moat)에서 전기장 집중(Electrical Field Crowding Effect) 효과에 의한 기생 트랜지스터가 형성되어, Id-Vg 험프(Hump)와 같은 현상과 원리적으로 같은 현상이다.
상술한 바와 같이, 핀 활성 영역의 너비가 좁아질수록 문턱 전압이 감소하여 전류 구동 능력이 감소되고 소자의 동작 특성을 저하시키는 문제가 있다.
한편, 핀 트랜지스터의 탑 코너부의 전계 집중에 의한 핀 활성 영역의 너비 감소에 따른 문턱 전압의 금격한 감소에 대해 문턱 전압을 증가시키는 대안으로, 채널 영역에 대한 도핑 농도를 증가시키는 방법에 제시되었다. 이 방법은 DRAM 소자일 경우에는 스토리지노드콘택(SNC) 부분의 접합 누설(Junction Leakage)을 증가시켜 리프레시 타임(Refresh Time)의 감소를 유발한다. 또한, 로직 소자의 경우도 소스 및 드레인의 접합 영역의 급격한 도핑 레벨의 변화에 의한 접합 전계에 의한 접합 누설 전류가 증가되므로 사용할 수 없다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 핀 활성 영역의 너비 감소에 따른 문턱 전압 감소를 방지하는데 적합한 핀 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 핀 트랜지스터는 핀 활성 영역, 상기 핀 활성 영역을 감싸는 게이트 절연막, 및 상기 게이트 절연막 상에 형성된 P 형 불순물이 도핑된 폴리실리콘 게이트 전극을 제공한다.
또한, 본 발명의 핀 트랜지스터 제조 방법은 핀 활성 영역을 형성하는 단계, 상기 핀 활성 영역을 감싸는 게이트 절연막을 형성하는 단계, 및 상기 게이트 절연막 상에 P 형 불순물이 도핑된 폴리실리콘 게이트 전극을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참 조하여 설명하기로 한다.
도 6은 본 발명의 실시예에 따른 핀 트랜지스터의 구조를 도시한 사시도이다.
도 6에 도시된 바와 같이, 반도체 기판(71)에 소자분리막(72)이 형성되고, 소자분리막(72)에 의해 활성 영역이 정의된다. 이 때, 활성 영역을 핀 활성 영역(73)이라고 나타낸다.
계속해서, 핀 활성 영역(73) 양측에 위치한 소자분리막(72)을 선택적으로 식각하여 홈을 형성하고, 홈을 매립하면서 소자분리막(72) 상부로 돌출된 형태의 게이트 전극(75b)이 형성된다.
한편, 게이트 전극(75b)은 P형 불순물이 도핑된 폴리실리콘막을 사용한다. 이 때, P형 불순물은 BF2 또는 11B를 임플란트 소스로 사용하며, 도펀트 농도는 5E19∼1E22 #/cm3를 갖는다.
핀 트랜지스터를 구현함에 있어서, P형 불순물이 도핑된 물질을 게이트 전극 으로 사용함으로써, 종래의 핀 활성 영역 너비 감소에 따른 문턱 전압이 저하되는 것을 방지할 수 있다. 왜냐하면, P형 불순물이 도핑된 게이트 전극은 통상의 N형 불순물이 도핑된 게이트 전극과 비교하여, 일함수(Work Function)의 차이(Φ ms)가 0.8V 이상 증가함으로써, 핀 트랜지스터의 전체 문턱 전압을 약 0.8V 이상 증가시킬 수 있다.
상기와 같은 핀 트랜지스터를 구현하기 위한 제조 방법을 살펴보기로 한다.
도 7a 내지 도 7e는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.
도 7a에 도시된 바와 같이, 반도체 기판(71)에 소자분리막(72)을 형성하여, 핀 활성 영역(73)을 정의한다. 핀 활성 영역(73)의 높이(HFIN)는 50∼200㎚를 갖는다.
이어서, 반도체 기판(71) 상부에 핀 마스크(도시하지 않음)를 사용하여, 소자분리막(72)의 소정 영역을 선택적으로 식각하여 핀 활성 영역(73)의 측벽의 일부를 드러내는 트렌치(T)를 형성한다. 즉, 핀 트랜지스터의 채널 너비에 해당하는 부분을 식각하는 것이다. 트렌치(T) 형성 후, 핀 마스크를 제거한다.
도 7b에 도시된 바와 같이, 게이트 산화(Gate Oxidation)를 실시하여 핀 활성 영역(74) 상 및 측벽에 게이트 절연막(74)을 형성한다.
게이트 절연막(74)은, 산화막 또는 질화막을 단독 또는 이들의 적층 구조를 사용한다.
산화막은, 반도체 기판(71)을 700∼900℃의 온도 범위에서 산소 이온(Oxygen) 또는 수증기(H2O vapor)를 산화시켜 형성하고, 질화막은 산화막에 질소 라디컬 처리하여 형성하며, 1∼2㎚ 의 두께로 형성한다.
한편, 산화막은 두 가지 방법으로 형성하는데, 첫 번째는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Process) 장비를 사용하여 형성한다. 이 때, 700∼1000℃의 온도, O2, H2/O2 또는 H2O 수증기를 산화 소스로 사용하며, 산화 소스에 TCA 또는 HCl을 첨가할 수 있다.
두 번째는, 1∼10torr의 압력 범위에서 산소 라디컬을 사용하여 형성한다.
도 7c에 도시된 바와 같이, 게이트 절연막(74)가 형성된 반도체 기판(71)의 전면에 적어도 트렌치(T)를 매립하는 두께를 갖는 게이트 전극용 언도프드 폴리실리콘막(Undoped Poly-Si, 75)을 증착한다.
도 7d에 도시된 바와 같이, 언도프트 폴리실리콘막(75)의 전면에 플라즈마 도핑(Plasma doping) 혹은 낮은 에너지 임플란트(Low Energy Implant; < 10KeV) 장비를 사용하여 P형 불순물을 주입한다. 이 때, P형 불순물은 BF2 또는 11B를 사용하며 불순물 농도는 5E19∼1E22 #/cm3을 갖는다.
플라즈마 도핑은, 3∼7 KeV의 이온 주입 에너지로 진행하며 주입된 P형 불순물을 활성화하기 위한 어닐(Anneal) 공정이 수반된다. 어닐 공정은 900∼1200℃ 온도 범위에서 진행하며, 어닐 공정 후 P형 불순물이 도핑된 폴리실리콘막(75a)이 형성된다.
한편, 플라즈마 도핑 시 특정 영역에 대한 불순물 도핑을 구현하기 위해 포토레지스트 등을 사용하여 패터닝 후 진행할 수 있다. 즉, 핀 트랜지스터의 구조 상 활성영역을 감싸는 게이트 폴리실리콘의 두께가 상이하므로 이를 감안하여 마스크 공정을 병행할 수 있다. 또한, 폴리실리콘막의 심(Seam)에 의한 후속 공정 문제를 사전 방지하기 위해 화학적·기계적 연마(Chemical Mechanical Polishing; CMP)등의 방법으로 평탄화를 실시한 후, 진행할 수 있다. 이 때, CMP는 언도프트 폴리실리콘막(75) 증착 후에 진행하여도 무방하다.
도 7e에 도시된 바와 같이, P형 불순물이 도핑된 폴리실리콘막(75a) 상에 게이트 패터닝을 위한 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 사용하여 P형 불순물이 도핑된 폴리실리콘막(75a)을 패터닝하여 P형 불순물이 도핑된 게이트 전극(75b)을 형성한다.
도 8a 내지 도 8d는 본 발명의 실시예에 따른 도6에서 제시한 핀 트랜지스터 구조를 다양한 방향에 따라 절취한 단면도이다.
도 8a는 X11∼X12 방향으로 절취한 단면도이고, 도 8b는 X21∼X22 방향으로 절취한 단면도이고, 도 8c는 Y11∼Y12 방향으로 절취한 단면도이고, 도 8d는 Y21∼Y22 방향으로 절취한 단면도를 나타낸다.
도 9a 내지 9c는 본 발명의 실시예를 부연 설명하기 위한 도면이다.
도 9a는 N+ 폴리실리콘막을 게이트 전극으로 이용한 NMOSFET에 대한 게이트 바이어스(Vg>0)에 대한 밴드 다이어그램으로써, P형 기판 상에 게이트 절연막이 형성하고, 게이트 절연막 상에 N+ 폴리실리콘막을 게이트 전극으로 사용하는 NMOSFET의 경우, 게이트 절연막과 게이트 전극 간의 N+ 폴리 공핍층이 발생한다.
반면 도 9b는, P+ 폴리실리콘막을 게이트 전극으로 이용한 NMOSFET에 대한 게이트 바이어스(Vg>0)에 대한 밴드 다이어그램으로써, P형 기판 상에 게이트 절연막을 형성하고, 게이트 절연막 상에 P+ 폴리실리콘막을 게이트 전극으로 하는 NMOSFET의 경우, 게이트 절연막과 게이트 전극 사이에 공핍층이 발생하지 않는다.
또한, N+ 폴리실리콘막을 전극으로 사용하는 경우에 대비하여 일함수 값도 더 큰 것을 알 수 있다.
도 9c는, 게이트 전극의 종류 및 채널 길이에 따른 확장된 문턱전압(VTh_ext)에 관한 그래프로서, 도 3과 도 4와 같이, 일함수의 값을 증가시켜 문턱 전압을 결정하는 플랫 밴드 전압(VFB) 증가를 유도하여 최종적으로 문턱 전압을 증가시켰다.
여기서, 문턱 전압과 플랫 밴드 전압은 다음의 관계식을 만족한다.
Figure 112005075713619-pat00001
Figure 112005075713619-pat00002
이상과 같이, N+ 폴리실리콘막 대신에, P+ 폴리실리콘막을 게이트 전극으로 사용하는 경우에는 반도체 기판과 P형 불순물이 도핑된 폴리실리콘막의 게이트 전극의 일함수(Φms) 차이에 의해 N+ 폴리실리콘막과 대비하여 약 0.8V 이상의 문턱전압의 증가가 발생한다.
상술한 바와 같이, 본 발명은 N+MOSFET을 구현하기 위한 게이트 전극으로 기 존의 N+ 폴리실리콘막 대신에 P+ 폴리실리콘막을 적용하는 경우로 게이트 전극에 양의 전압 즉, 반전 바이어스(Inversion bias)를 인가하는 경우 게이트 전극이 축적 모드(Accumulation mode)로 구현되기 때문에, 기존 N+ 폴리실리콘막을 갖는 NMOSFET의 게이트 전극에 양의 전압을 가하는 경우에 발생하는 폴리 공핍층(Depletion)에 의해 발생하는 공핍층 캐패시턴스(Depletion Capacitance; C_depletion)에 의한 역캐패시턴스(Inversion Capacitance) 감소가 발생하지 않는다.
이러한, 폴리 공핍층에 의한 기생 캐패시턴스(Cparasitic) 감소는 소자 동작 캐패시턴스 값의 증가를 유도하여 같은 등가산화막(Equivalent Oxide Thickness)에 대해 더 높은 동작 특성을 갖는 소자 구현이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 Fin MOS 트랜지스터의 약점인 핀 활성 영역의 너비가 감소함에 따라 문턱 전압(VTH) 감소를 제어할 수 있는 방법으로, 게이트 전극으로 P형 불순물이 도핑된 폴리실리콘막을 사용함으로써, 문턱 전압의 감소를 방지하여 채널 너비를 증가시켜, 전류 구동 능력 확보 및 숏 채널 마진을 확보하는 효과가 있다.
또한, 듀얼 폴리 게이트를 적용하는 경우, 보론 확산을 방지하기 위해, 고속 동작 및 저압 DRAM 제품에 구현하는 경우에도, 추가적인 공정 추가 없이 핀 트랜지스터에도 적용하여 핀 트랜지스터의 치명적인 약점을 극복하는 혁신적인 아이디어라고 판단된다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 핀 활성 영역을 형성하는 단계;
    상기 핀 활성 영역을 감싸는 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 언도프드 폴리실리콘막을 형성하는 단계;
    상기 언도프드 폴리실리콘막에 P형 불순물을 플라즈마 도핑 또는 낮은 에너지 임플란트 장비( < 10KeV)를 이용하여 도핑하는 단계; 및
    어닐을 실시하여 상기 P형 불순물을 활성화시키는 단계
    를 포함하는 핀 트랜지스터 제조 방법.
  6. 제5항에 있어서,
    상기 P형 불순물은, 5E19∼1E22 #/cm3 의 농도로 도핑하는 핀 트랜지스터 제조 방법.
  7. 제5항에 있어서,
    상기 P형 불순물은, BF2 또는 11B를 사용하는 핀 트랜지스터 제조 방법.
  8. 제5항에 있어서,
    상기 플라즈마 도핑은,
    3∼7 KeV의 이온 주입 에너지로 진행하는 핀 트랜지스터 제조 방법.
  9. 제5항에 있어서,
    상기 어닐은 900∼1200℃의 온도 범위에서 진행하는 핀 트랜지스터 제조 방법.
  10. 제5항에 있어서,
    상기 핀 활성 영역은, 50∼200㎚의 높이로 형성하는 핀 트랜지스터 제조 방법.
  11. 제5항에 있어서,
    상기 게이트 절연막은,
    산화막 또는 질화막을 단독 또는 이들의 적층 구조를 사용하는 핀 트랜지스터 제조 방법.
  12. 제11항에 있어서,
    상기 산화막은,
    상기 반도체 기판을 700∼900℃의 온도 범위에서 산소 이온 또는 수증기를 산화시켜 형성하는 핀 트랜지스터 제조 방법.
  13. 제11항에 있어서,
    상기 질화막은,
    상기 산화막에 질소 라디컬 처리하여 형성하는 핀 트랜지스터 제조 방법.
  14. 제13항에 있어서,
    상기 질화막은 1∼2㎚의 두께로 형성하는 핀 트랜지스터 제조 방법.
  15. 제11항에 있어서,
    상기 산화막은,
    퍼니스 또는 급속열처리 장비를 사용하여 게이트 산화를 실시하여 형성하는 핀 트랜지스터 제조 방법.
  16. 제15항에 있어서,
    상기 게이트 산화는, 700∼1000℃의 온도, O2, H2/O2 또는 H2O 수증기를 산화 소스로 사용하는 핀 트랜지스터 제조 방법.
  17. 제16항에 있어서,
    상기 게이트 산화는,
    상기 산화 소스에 TCA 또는 HCl을 첨가하는 핀 트랜지스터 제조 방법.
  18. 제15항에 있어서,
    상기 게이트 산화는,
    1∼10torr의 압력 범위에서 산소 라디컬을 사용하여 진행하는 핀 트랜지스터 제조 방법.
KR1020050128655A 2005-12-23 2005-12-23 핀 트랜지스터 제조 방법 KR100792377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128655A KR100792377B1 (ko) 2005-12-23 2005-12-23 핀 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128655A KR100792377B1 (ko) 2005-12-23 2005-12-23 핀 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20070067405A KR20070067405A (ko) 2007-06-28
KR100792377B1 true KR100792377B1 (ko) 2008-01-09

Family

ID=38366078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128655A KR100792377B1 (ko) 2005-12-23 2005-12-23 핀 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR100792377B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119136B1 (ko) * 2010-01-07 2012-03-20 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192365A (ja) * 1990-11-22 1992-07-10 Fujitsu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192365A (ja) * 1990-11-22 1992-07-10 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
KR20070067405A (ko) 2007-06-28

Similar Documents

Publication Publication Date Title
US5539229A (en) MOSFET with raised STI isolation self-aligned to the gate stack
US9245975B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US6855588B1 (en) Method of fabricating a double gate MOSFET device
JP3094293B2 (ja) 半導体デバイスの製造方法
US6888176B1 (en) Thyrister semiconductor device
US7804107B1 (en) Thyristor semiconductor device and method of manufacture
JP5925740B2 (ja) トンネル電界効果トランジスタ
US20060273391A1 (en) CMOS devices for low power integrated circuits
KR100668511B1 (ko) 핀 트랜지스터 및 그 제조 방법
US20060141694A1 (en) Semiconductor device and method for fabricating the same
KR20010059185A (ko) 반도체소자의 소자분리막 형성방법
KR100792377B1 (ko) 핀 트랜지스터 제조 방법
JP2013251497A (ja) 半導体装置及びその製造方法
KR100233707B1 (ko) 듀얼 게이트 씨모오스 트랜지스터의 제조방법
CN108695161B (zh) 半导体器件及其形成方法
JP2006190823A (ja) 絶縁ゲート電界効果トランジスタ
KR101177485B1 (ko) 매립 게이트형 반도체 소자 및 그 제조방법
KR101231229B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100951573B1 (ko) 반도체 소자 및 그 제조 방법
KR100685583B1 (ko) 반도체 소자의 형성 방법
KR100660337B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100304283B1 (ko) 반도체소자의 제조방법
CN115498038A (zh) 半导体结构及其形成方法
KR20060036505A (ko) 메모리소자 및 그의 제조 방법
JP2002270832A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee