CN110634955A - 基于体硅衬底的新型半导体场效应正反馈晶体管及方法 - Google Patents
基于体硅衬底的新型半导体场效应正反馈晶体管及方法 Download PDFInfo
- Publication number
- CN110634955A CN110634955A CN201910772805.0A CN201910772805A CN110634955A CN 110634955 A CN110634955 A CN 110634955A CN 201910772805 A CN201910772805 A CN 201910772805A CN 110634955 A CN110634955 A CN 110634955A
- Authority
- CN
- China
- Prior art keywords
- doped
- region
- positive
- side wall
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 40
- 239000010703 silicon Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000005669 field effect Effects 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 45
- 238000001259 photo etching Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 15
- 238000011065 in-situ storage Methods 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910015890 BF2 Inorganic materials 0.000 claims description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 19
- 230000015654 memory Effects 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 44
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种基于体硅衬底的新型半导体场效应正反馈晶体管及方法，其源漏为反型重掺杂，一方为p+型，另一方为n+型掺杂，沟道为弱掺杂，临近沟道的是由栅极侧墙所定义的低漏极掺杂区域(LDD)，而衬底是与沟道反型的掺杂；传统的场效应正反馈器件，如Z2‑FET，建立在绝缘层上硅(SOI)的衬底上，价格高昂且结构不对称，与普通的体硅CMOS工艺和器件结构不兼容；本发明通过引入关键的LDD、沟道和衬底掺杂，在体硅衬底上形成结构对称的新型场效应正反馈器件。本发明的新型器件工艺成本更低，工艺难度更小，可广泛应用于高性能动态和静态存储器(DRAM和SRAM)，低亚阈摆幅开关，静电保护和传感等领域。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种基于体硅衬底的新型半导体场效应正反馈晶体管及制备方法。
背景技术
2011年，现有技术公开了一种与普通MOSFET的工作机理截然不同新型半导体器件，Z2-FET(参考文献：J.Wan,C.Le Royer,A.Zaslavsky and S. Cristoloveanu,Z2-FETfield-effect transistor with a vertical subthreshold slope and with no impactionization,2013,美国专利：US8,581,310；以及参考文献： J.Wan,S.Cristoloveanu,C.LeRoyer and A.Zaslavsky,Dynamic memory cell provided with a field-effecttransistor having zero swing,2013,美国专利： 20,130,100,729)。Z2-FET建立于绝缘层上硅(SOI)的衬底上，通过引入非对称的器件结构和SOI的双栅极感应，在衬底中形成独特的能带结构。而此能带结构使得Z2-FET内部产生载流子的正反馈作用。Z2-FET的电学特性与传统MOSFET也完全不同，具有极低的亚阈摆幅，使其在低电压和低功耗集成电路中具有巨大的应用潜力(参考文献：J.Wan,S.Cristoloveanu,C.Le Royer and A.Zaslavsky,Afeedback silicon-on-insulator steep switching device with gate-controlledcarrier injection.Solid-State Electronics,2012.76:p. 109-111)。此外，Z2-FET的输出特性显示出巨大的栅控回滞效应。此特性被开发应用于挥发性存储器，集成密度和读写速度都远优于普通存储器的性能 (参考文献：J.Wan,C.Le Royer,A.Zaslavsky andS.Cristoloveanu,A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration.IEEE Electron Device Letters,2012.33(2):p.179-181)。此外，由于其导通电流高，开关速度快和开态电压栅极可控等优点，世界半导体著名企业，意法半导体公司将其应用于芯片内部的静电放电保护，比传统静电保护器件性能更好(参考文献：5.Y.Solaro,P.Fonteneau,C.A.Legrand,D. Marin-Cudraz,J.Passieux,P.Guyader,L.R.Clement,C.Fenouillet-Beranger,P. Ferrari,S.Cristoloveanu andIeee,Innovative ESD Protections for UTBB FD-SOI Technology.2013IEEEInternational Electron Devices Meeting(IEDM),2013).
然而，上述的Z2-FET必须建立在特殊的SOI衬底之上，价格高昂，与工业界大量使用的体硅材料不兼容。此外，为了产生正反馈所需的特殊能带结构，Z2-FET具有不对称的物理结构，使其与普通MOSFET的对称结构和自对准工艺不兼容，且更容易受到光刻对准误差的影响。这进一步提高了其工艺难度和成本。
发明内容
本发明的目的在于提供一种基于体硅衬底的新型半导体场效应正反馈晶体管及制备方法，以改进Z2-FET的上述缺陷；通过引入关键的沟道掺杂以及与沟道掺杂反型的衬底掺杂和LDD掺杂，形成正反馈机理所需的特殊能带结构，从而达到与普通Z2-FET相似的电学性能与功能；此外，本发明的新型正反馈器件具有对称的物理结构，利用栅极和栅极侧墙的掩蔽作用，可通过与MOSFET类似的自对准离子注入工艺形成LDD掺杂和阴极/阳极掺杂区域。这种对称结构和自对准工艺与普通的MOSFET高度兼容，工艺简单且避免了光刻套准误差。结合体硅衬底和对称的器件结构；本发明提出的新型器件不但具有优异的电学性能，特殊的应用功能，且工艺与传统CMOS完全兼容，可广泛应用于低亚阈摆幅开关，存储器，静电保护和传感器等领域。
为了达到上述目的，本发明通过以下技术方案实现：
一种基于体硅衬底的新型半导体场效应正反馈晶体管，包含：体硅衬底，其为弱掺杂；位于衬底之上的沟道层，其与衬底互为反型掺杂；栅氧化层，置于所述沟道层之上；正栅极，置于所述栅氧化层之上；低漏掺杂区域，包含互为同型掺杂的第一低漏掺杂区域和第二低漏掺杂区域，分别位于所述正栅极两侧；所述低漏掺杂区域与所述沟道层互为反型掺杂；侧墙，包含位于所述第一低漏掺杂区域之上的第一侧墙和位于所述第二低漏掺杂区域之上的第二侧墙；阴极区域，位于所述第一侧墙的外侧；阳极区域，位于所述第二侧墙的外侧；阴极金属接触，置于所述阴极区域之上；阳极金属接触，置于所述阳极区域之上；栅极金属接触，置于所述正栅极之上且位于所述第一侧墙和所述第二侧墙之间。
优选地，所述衬底为弱p型掺杂，所述沟道层为n型掺杂，所述低漏掺杂区域为p型掺杂；或者，所述衬底为弱n型掺杂，所述沟道层为p型掺杂，所述低漏掺杂区域为n型掺杂。
优选地，所述阴极区域和所述阳极区域均为重度掺杂且互为反型掺杂；所述阴极区域为p+型掺杂以及所述阳极区域为n+型掺杂，或者，所述阴极区域为n+型掺杂以及所述阳极区域为p+型掺杂。
优选地，所述沟道层和/或所述衬底和/或所述低漏掺杂区域的掺杂弱于所述阴极区域和/或所述阳极区域。
优选地，所述新型半导体场效应正反馈晶体管是关于正栅极对称的结构。
优选地，所述衬底的掺杂浓度在1015cm-2至1019cm-2之间；
和/或，所述沟道层的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道层的厚度在50nm至1000nm之间，所述沟道层为硅、锗硅、氮化镓中的一种或多种；
和/或，所述栅氧化层为二氧化硅、氮化硅、三氧化二铝、氧化铪中的一种或多种，所述栅氧化层的厚度在1nm至30nm之间；
和/或，所述正栅极为多晶硅或金属或多晶硅与金属的复合层，其厚度为 10nm至500nm之间；
和/或，所述侧墙的材料为氮化硅、二氧化硅、SiOCN、SiBCN中的一种或多种；
和/或，所述阴极区域的厚度在10nm至100nm之间，其掺杂浓度在 1019cm-3至1021cm-3之间；
和/或，所述阳极区域的厚度在10nm至100nm之间，其掺杂浓度在 1019cm-3至1021cm-3之间；
和/或，阴极金属接触和/或阳极金属接触和/或栅极金属接触为铝、镍、钛、金属硅化物中的一种或多种。
本发明还提供了一种用于制备如上文所述的新型半导体场效应正反馈晶体管的制备方法，包含以下步骤：
S1、起始设置弱掺杂的体硅衬底以及在其之上生长反型掺杂的沟道层；
S2、淀积栅氧化层以及在其之上淀积正栅极材料；
S3、光刻并刻蚀以形成正栅极图形；
S4、以正栅极为掩模板，通过离子注入形成沟道层两侧的低漏掺杂区域；
S5、淀积正栅极的侧墙介质并进行刻蚀形成正栅极两侧的侧墙；
S6、淀积一层硬掩模材料，光刻刻蚀，打开阴极区域，并以淀积的硬掩模、正栅级和侧墙为掩模，选择性外延生长阴极区域；外延生长时进行原位掺杂，最终形成重掺杂的阴极区域；
S7、淀积另一层硬掩模材料，光刻刻蚀，打开阳极区域，并以淀积的硬掩模、正栅级和侧墙为掩模，选择性外延生长阳极区域；外延生长时进行原位掺杂，最终形成与阴极区域互为反型掺杂的重掺杂的阳极区域；
S8、淀积金属接触并退火，以形成阴极金属接触、阳极金属接触和栅极金属接触。
优选地，所述步骤S2中，进一步包含：所述栅氧化层的淀积方式为热氧化、化学气相淀积、原子层淀积方法中的一种或多种；
和/或，所述步骤S3中，进一步包含：光刻并打开正栅极图形的窗口，再利用光刻胶为掩膜对正栅极进行刻蚀以形成正栅极图形，步骤S3中的刻蚀选用干法刻蚀或者湿法刻蚀，所述干法刻蚀使用氟基或者卤族元素气体，所述湿法刻蚀为湿法腐蚀；
和/或，所述步骤S4中，进一步包含：离子注入时使用硼或BF2或砷或磷，剂量为1012cm-2至1014cm-2之间，能量为1keV至50keV之间；
和/或，所述步骤S5中，进一步包含：淀积方式采用化学气相淀积、原子层淀积中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种；
和/或，所述步骤S6中，进一步包含：淀积一层选择性外延用的硬掩模材料，光刻并进行干法刻蚀，打开阴极区域，之后进行外延生长，以淀积的硬掩模、正栅级和侧墙为掩模，选择性外延生长阴极区域，外延生长时进行原位掺杂，最终形成重掺杂的阴极区域，步骤S6中的淀积方式为化学气相淀积、原子层淀积中的一种或多种；
和/或，所述步骤S7中，进一步包含：淀积一层选择性外延用的硬掩模材料，光刻并进行干法刻蚀，打开阳极区域，之后进行外延生长，以淀积的硬掩模、正栅级和侧墙为掩模，选择性外延生长阳极区域，外延生长时进行原位掺杂，最终形成重掺杂的阳极区域，步骤S7中的淀积方式为化学气相淀积、原子层淀积中的一种或多种；
和/或，所述步骤S8中，退火温度为300度至900度之间。
本发明又提供了一种用于制备如上文所述的基于体硅衬底的新型半导体场效应正反馈晶体管的制备方法，包含以下步骤：
T1、起始设置弱掺杂的体硅衬底以及在其之上生长反型掺杂的沟道层；
T2、淀积栅氧化层以及在其之上淀积正栅极材料；
T3、光刻并刻蚀以形成正栅极图形；
T4、以正栅极为掩模板，通过离子注入形成沟道层两侧的低漏掺杂区域；
T5、淀积正栅极的侧墙介质并进行刻蚀形成正栅极两侧的第一侧墙和第二侧墙；
T6、外延一层本征的硅层，之后光刻打开阴极区域，并进行离子注入；光刻打开阳极区域，再进行离子注入；去除光刻胶后，进行高温退火激活注入的离子，最终形成重掺杂的阴极区域以及与阴极区域互为反型掺杂的重掺杂的阳极区域；
T7、淀积金属接触并退火，以形成阴极金属接触、阳极金属接触和栅极金属接触。
优选地，所述步骤T6中，进一步包含：所述本征的硅层的厚度在10nm 至100nm之间；光刻打开阴极区域后的离子注入时，使用砷或者磷，剂量为1014cm-2至1016cm-2之间，能量为1keV至10keV之间；光刻打开阳极区域厚的离子注入时，使用硼或BF2，剂量为1014cm-2至1016cm-2之间，能量为1keV至50keV之间。
与现有技术相比，本发明的有益效果在于：本发明的基于体硅衬底的新型场效应正反馈晶体管的源、漏为反型重掺杂，沟道为弱掺杂，临近沟道的是由栅极侧墙所定义的低漏极掺杂区域(LDD)，衬底是与沟道反型的掺杂；传统的场效应正反馈器件(如Z2-FET)建立在绝缘层上硅(SOI)的衬底上，价格高昂且结构不对称，与普通的体硅CMOS工艺和器件结构不兼容；而本发明通过引入关键的LDD、沟道和衬底掺杂，在体硅衬底上形成结构对称的新型场效应正反馈器件，新型器件工艺成本更低，工艺难度更小，可广泛应用于高性能动态和静态存储器(DRAM和SRAM)，低亚阈摆幅开关，静电保护和传感等领域。
附图说明
图1为本发明的实施例一的新型半导体晶体管的结构图；
图1a-图1h为本发明的实施例一的新型半导体晶体管的制备流程图；
图2为本发明的实施例二的新型半导体晶体管的结构示意图；
图3为本发明的实施例三的新型半导体晶体管的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
在本发明中，场效应正反馈晶体管所必需的特殊能带结构(电子和空穴的注入势垒)由正栅极和临近沟道的低漏掺杂区域(LDD)形成。例如以图 1所示的实施例说明，n型沟道掺杂以及正栅极上施加的正电压在沟道中共同形成空穴的注入势垒，从而调控栅极右边阳极空穴的注入；而沟道左边的p 型低漏掺杂区域将会形成电子的势垒从而控制阴极电子的注入。
基于同一工作原理，器件的结构可以不同，具体实施方式依据实施例不同可分为实施例一(图1的器件结构和图1a-图1h的工艺流程)、实施例二 (对应图2的器件结构图)、实施例三(对应图3的器件结构图)。
实施例一：
如图1所示，本发明的基于体硅衬底的新型半导体场效应正反馈晶体管包含由下至上依次布置的衬底1、外延沟道层2、覆盖沟道层的栅氧化层3 和正栅极4；具体地，沟道层2位于衬底1之上，栅氧化层3位于沟道层2 之上，正栅极4位于栅氧化层3之上。
衬底1为不掺杂或弱掺杂，且衬底1与沟道层2为反型掺杂，即一方为 n型掺杂，而另一方为p型掺杂。本实施例一中的衬底1为弱p型掺杂，沟道层2为n型掺杂。
在正栅极4两侧分别设有低漏掺杂区域5(LDD)和低漏掺杂区域6 (LDD)，低漏掺杂区域5和低漏掺杂区域6两者为同型掺杂；同时，正栅极4的两侧还分别设置有第一侧墙7和第二侧墙8且第一侧墙7和第二侧墙 8对应地分别位于低漏掺杂区域5之上和低漏掺杂区域6之上。
低漏掺杂区域(5或6)与沟道层2为反型掺杂，即其中一方为n型掺杂，而另一方为p型掺杂；这意味着低漏掺杂区域(5或6)与衬底1为同型掺杂。实施例一中低漏掺杂区域5和低漏掺杂区域6为p型掺杂，而沟道层2为n 型掺杂。
第一侧墙7的外侧设有重掺杂的阴极区域9且阴极区域9位于p型低漏掺杂区域5之上，第二侧墙8的外侧设置有重掺杂的阳极区域10且阳极区域 10位于p型低漏掺杂区域6之上。
其中，阴极区域9和阳极区域10均为重度反型掺杂，即其中一方为n+型掺杂，而另一方为p+型掺杂。实施例一中的阴极区域9为n型重掺杂以及阳极区域10为p型重掺杂。
本发明的沟道层2、衬底1和LDD区域(即低漏掺杂区域5和低漏掺杂区域6)的掺杂均较阴极区域9和阳极区域10弱。
如图1所示，n型重掺杂的阴极区域9之上设置有阴极金属接触11(也称源极接触11)且阴极金属接触11位于第一侧墙7的外侧；p型重掺杂的的阳极区域10之上设置有阳极金属接触12(也称漏极接触12)且阳极金属接触12位于第二侧墙8的外侧。正栅极4上端设置有栅极金属接触13且该栅极金属接触13位于第一侧墙7和第二侧墙8之间。
示例地，新型场效应正反馈晶体管是基于体硅衬底或者建立在其他半导体上(如锗，锗硅和氮化镓等)，本实施例一中的衬底1为体硅衬底。
示例地，本发明的晶体管是一种在体硅衬底上形成结构对称(关于正栅极4对称)的新型场效应正反馈器件。
如图1a-图1h示，本发明提供了一种场效应正反馈晶体管的制备方法，包含以下步骤：
步骤S1、起始有p型掺杂的体硅衬底1以及在其之上生长n型掺杂外延沟道层2；
具体地，如图1a所示为起始的体硅衬底1，衬底掺杂一般为弱p型掺杂，掺杂浓度在1015cm-2至1019cm-2之间。在原始的硅片之上，外延一层n型掺杂的沟道层2，其掺杂浓度在1015cm-2至1019cm-2之间，而厚度在50nm 至1000nm之间；沟道层2一般为硅、锗硅或者氮化镓等材料。
步骤S2、淀积一层栅氧化层3以及在其之上淀积一层正栅极材料，如图 1b所示；
具体地，栅氧化层3一般为二氧化硅(SiO2)，也可以是氮化硅或三氧化二铝或氧化铪等材料，栅氧化层3的厚度一般为1nm至30nm之间，栅氧化层3的淀积方式可以是热氧化或化学气相淀积或原子层淀积等方法；正栅极4一般为多晶硅或者金属，也可以是多晶硅和金属的复合层，其厚度可为 10nm至500nm。
步骤S3、光刻并刻蚀以形成正栅极图形，如图1c所示；
所述步骤S3中，具体为：光刻并打开正栅极图形的窗口，之后利用光刻胶为掩膜对正栅极进行刻蚀以形成正栅极的图形。其中，该刻蚀可选用干法刻蚀或者湿法刻蚀，所述干法刻蚀一般使用氟基或者卤族元素气体，例如 SF6，CHF3，HBr或者Cl2等；所述湿法刻蚀为湿法腐蚀，一般使用TMAH、 KOH等溶液。
步骤S4、以正栅极4为掩模板，以自对准的方式离子注入形成沟道两边的低漏掺杂区域5(例如p型低漏掺杂区域)和低漏掺杂区域6(例如p型低漏掺杂区域)，如图1d所示；
所述步骤S4中，离子注入一般使用硼或者BF2，剂量为1012cm-2至 1014cm-2之间，能量为1keV至50keV之间。
步骤S5、淀积正栅极4一层的侧墙介质并进行干法各向异性刻蚀形成如图1e所示的正栅极4的侧墙7和侧墙8；
所述步骤S5中，具体为：淀积一层栅极侧墙材料，如常用的氮化硅、二氧化硅或者是SiOCN、SiBCN等低介电常数介质；淀积可使用化学气相淀积、原子层淀积等工艺；之后进行刻蚀以形成如图1e所示的栅极侧墙；刻蚀一般使用具有垂直方向性的反应离子刻蚀，或者一般使用氟基气体的干法刻蚀(如SF6、CHF3或者CH3F等)。
步骤S6、淀积一层硬掩模材料(如氮化硅、二氧化硅等)，并光刻刻蚀，打开阴极区域；以淀积的硬掩模、正栅级4和栅极侧墙7、8为掩模，选择性外延生长阴极区域；外延生长时进行原位掺杂，最终形成n型重掺杂的阴极区域9。
所述步骤S6中，具体为：淀积另一层选择性外延用的硬掩模材料，如氮化硅和二氧化硅等；淀积可使用化学气相淀积、原子层淀积等工艺；光刻并进行干法刻蚀，打开阴极区域，之后进行外延生长；以淀积的硬掩模、正栅级4和栅极侧墙7、8为掩模，选择性外延生长阴极区域；外延生长时进行原位掺杂，最终形成n型重掺杂的阴极区域9。其中，形成的阴极区域9的厚度在10nm至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间。
步骤S7、淀积一层硬掩模材料(如氮化硅、二氧化硅等)，并光刻刻蚀，打开阳极区域；以淀积的硬掩模，栅级和栅侧墙为掩模，选择性外延生长阳极区域；外延生长时进行原位掺杂，最终形成p型重掺杂的阳极区域10。
所述步骤S7中，具体为：淀积一层选择性外延用的硬掩模材料，如氮化硅、二氧化硅等；淀积可使用化学气相淀积、原子层淀积等工艺；光刻并进行干法刻蚀，打开阳极区域，之后进行外延生长；以淀积的硬掩模，栅级和栅侧墙为掩模，选择性外延生长阳极区域；外延生长时进行原位掺杂，最终形成p型重掺杂的阳极区域10。其中，形成的阳极区域10的厚度在10nm 至100nm之间，掺杂浓度在1019cm-3至1021cm-3之间。
步骤S8、淀积金属接触并退火，以形成阴极金属接触11、阳极金属接触12和栅极金属接触13，如图1h所示。
所述步骤S8中，具体为：淀积金属并退火以在源、漏和栅极形成如图所示的电极；常用金属为铝、镍、钛或者金属硅化物(如镍硅、钛硅等)，退火温度为300度至900度之间。
实施例二：
如图2所示，实施例二的器件结构和方法与实施例一类似，区别在于实施例二为p型器件，而实施例一为n型器件。具体地：实施例二中的衬底1 为n型掺杂，低漏掺杂区域5和低漏掺杂区域6均为n型掺杂，而沟道层2 为p型掺杂。
实施例二的结构的实现只需将在实施例一的基础上将衬底1换成n型掺杂、沟道层2变为p型掺杂、LDD的离子注入换为n型即可。具体为：衬底掺杂为弱n型掺杂，掺杂浓度在1015cm-2至1019cm-2之间。在原始的硅片之上，外延一层p型掺杂的沟道层，其掺杂浓度在1015cm-2至1019cm-2之间，而厚度在50nm至1000nm之间。另外，LDD的离子注入时：一般使用砷或者磷，剂量为1012cm-2至1014cm-2之间，能量为1keV至50keV之间。
实施例三：
如图3所示，实施例三的器件结构和方法与实施例一结构相似，区别在于阴极和阳极区域的形成方式。其中，在实施例三中，阴极区域9和阳极区域10的外延无需原位掺杂，也无需掩模；外延之后，结合光刻和离子注入的方法，在阴极和阳极外延层中选择性地形成n+和p+的掺杂；具体步骤与实施例一类似，不同之处在于，步骤S6和步骤S7被以下步骤替代：外延一层本征的硅层，厚度在10nm至100nm之间；之后光刻打开阴极区域，注入砷或者磷，剂量为1014cm-2至1016cm-2之间，能量为1keV至10keV之间；光刻打开阳极区域，注入硼或者BF2，剂量为1014cm-2至1016cm-2之间，能量为1keV至10keV之间；去除光刻胶后，进行高温退火激活注入的离子。
综上所述，本发明提出一种基于体硅衬底的新型场效应正反馈晶体管，器件的源、漏为反型重掺杂，即一方为p+型而另一方为n+型掺杂，沟道为弱掺杂；临近沟道的是由栅极侧墙所定义的低漏极掺杂区域(LDD)，而衬底是与沟道反型的掺杂；传统的场效应正反馈器件，如Z2-FET，建立在绝缘层上硅(SOI)的衬底上，价格高昂且结构不对称，与普通的体硅CMOS工艺和器件结构不兼容；而本发明通过引入关键的LDD，沟道和衬底掺杂，在体硅衬底上形成结构对称的新型场效应正反馈器件。新型器件工艺成本更低，工艺难度更小，可广泛应用于高性能动态和静态存储器(DRAM和SRAM)，低亚阈摆幅开关、静电保护和传感等领域。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (10)
1.一种基于体硅衬底的新型半导体场效应正反馈晶体管，其特征在于，包含：
体硅衬底(1)，其为弱掺杂；
位于衬底(1)之上的沟道层(2)，其与衬底(1)互为反型掺杂；
栅氧化层(3)，置于所述沟道层(2)之上；
正栅极(4)，置于所述栅氧化层(3)之上；
低漏掺杂区域，包含互为同型掺杂的第一低漏掺杂区域(5)和第二低漏掺杂区域(6)，分别位于所述正栅极(4)两侧；所述低漏掺杂区域与所述沟道层(2)互为反型掺杂；
侧墙，包含位于所述第一低漏掺杂区域(5)之上的第一侧墙(7)和位于所述第二低漏掺杂区域(6)之上的第二侧墙(8)；
阴极区域(9)，位于所述第一侧墙(7)的外侧；
阳极区域(10)，位于所述第二侧墙(8)的外侧；
阴极金属接触(11)，置于所述阴极区域(9)之上；
阳极金属接触(12)，置于所述阳极区域(10)之上；
栅极金属接触(13)，置于所述正栅极(4)之上且位于所述第一侧墙(7)和所述第二侧墙(8)之间。
2.如权利要求1所述的新型半导体场效应正反馈晶体管，其特征在于，
所述衬底(1)为弱p型掺杂，所述沟道层(2)为n型掺杂，所述低漏掺杂区域为p型掺杂；
或者，所述衬底(1)为弱n型掺杂，所述沟道层(2)为p型掺杂，所述低漏掺杂区域为n型掺杂。
3.如权利要求1所述的新型半导体场效应正反馈晶体管，其特征在于，
所述阴极区域(9)和所述阳极区域(10)均为重度掺杂且互为反型掺杂；
所述阴极区域(9)为p+型掺杂以及所述阳极区域(10)为n+型掺杂，或者，所述阴极区域(9)为n+型掺杂以及所述阳极区域(10)为p+型掺杂。
4.如权利要求1或2或3所述的新型半导体场效应正反馈晶体管，其特征在于，
所述沟道层(2)和/或所述衬底(1)和/或所述低漏掺杂区域的掺杂弱于所述阴极区域(9)和/或所述阳极区域(10)。
5.如权利要求1所述的新型半导体场效应正反馈晶体管，其特征在于，
所述新型半导体场效应正反馈晶体管是关于正栅极(4)对称的结构。
6.如权利要求1所述的新型半导体场效应正反馈晶体管，其特征在于，
所述衬底(1)的掺杂浓度在1015cm-2至1019cm-2之间；
和/或，所述沟道层(2)的掺杂浓度在1015cm-2至1019cm-2之间，所述沟道层(2)的厚度在50nm至1000nm之间，所述沟道层(2)为硅、锗硅、氮化镓中的一种或多种；
和/或，所述栅氧化层(3)为二氧化硅、氮化硅、三氧化二铝、氧化铪中的一种或多种，所述栅氧化层(3)的厚度在1nm至30nm之间；
和/或，所述正栅极(4)为多晶硅或金属或多晶硅与金属的复合层，其厚度为10nm至500nm之间；
和/或，所述侧墙的材料为氮化硅、二氧化硅、SiOCN、SiBCN中的一种或多种；
和/或，所述阴极区域(9)的厚度在10nm至100nm之间，其掺杂浓度在1019cm-3至1021cm-3之间；
和/或，所述阳极区域(10)的厚度在10nm至100nm之间，其掺杂浓度在1019cm-3至1021cm-3之间；
和/或，阴极金属接触(11)和/或阳极金属接触(12)和/或栅极金属接触(13)为铝、镍、钛、金属硅化物中的一种或多种。
7.一种用于制备如权利要求1-6任意一项所述的新型半导体场效应正反馈晶体管的制备方法，其特征在于，包含以下步骤：
S1、起始设置弱掺杂的体硅衬底(1)以及在其之上生长反型掺杂的沟道层(2)；
S2、淀积栅氧化层(3)以及在其之上淀积正栅极材料；
S3、光刻并刻蚀以形成正栅极图形；
S4、以正栅极(4)为掩模板，通过离子注入形成沟道层(2)两侧的低漏掺杂区域；
S5、淀积正栅极(4)的侧墙介质并进行刻蚀形成正栅极(4)两侧的侧墙；
S6、淀积一层硬掩模材料，光刻刻蚀，打开阴极区域，并以淀积的硬掩模、正栅级(4)和侧墙为掩模，选择性外延生长阴极区域；外延生长时进行原位掺杂，最终形成重掺杂的阴极区域(9)；
S7、淀积另一层硬掩模材料，光刻刻蚀，打开阳极区域，并以淀积的硬掩模、正栅级(4)和侧墙为掩模，选择性外延生长阳极区域；外延生长时进行原位掺杂，最终形成与阴极区域(9)互为反型掺杂的重掺杂的阳极区域(10)；
S8、淀积金属接触并退火，以形成阴极金属接触(11)、阳极金属接触(12)和栅极金属接触(13)。
8.如权利要求7所述的制备方法，其特征在于，
所述步骤S2中，进一步包含：所述栅氧化层(3)的淀积方式为热氧化、化学气相淀积、原子层淀积方法中的一种或多种；
和/或，所述步骤S3中，进一步包含：光刻并打开正栅极图形的窗口，再利用光刻胶为掩膜对正栅极进行刻蚀以形成正栅极图形，步骤S3中的刻蚀选用干法刻蚀或者湿法刻蚀，所述干法刻蚀使用氟基或者卤族元素气体，所述湿法刻蚀为湿法腐蚀；
和/或，所述步骤S4中，进一步包含：离子注入时使用硼或BF2或砷或磷，剂量为1012cm-2至1014cm-2之间，能量为1keV至50keV之间；
和/或，所述步骤S5中，进一步包含：淀积方式采用化学气相淀积、原子层淀积中的一种或多种，刻蚀方式采用具有垂直方向性的反应离子刻蚀、氟基气体的干法刻蚀中的一种或多种；
和/或，所述步骤S6中，进一步包含：淀积一层选择性外延用的硬掩模材料，光刻并进行干法刻蚀，打开阴极区域，之后进行外延生长，以淀积的硬掩模、正栅级(4)和侧墙为掩模，选择性外延生长阴极区域，外延生长时进行原位掺杂，最终形成重掺杂的阴极区域(9)，步骤S6中的淀积方式为化学气相淀积、原子层淀积中的一种或多种；
和/或，所述步骤S7中，进一步包含：淀积一层选择性外延用的硬掩模材料，光刻并进行干法刻蚀，打开阳极区域，之后进行外延生长，以淀积的硬掩模、正栅级(4)和侧墙为掩模，选择性外延生长阳极区域，外延生长时进行原位掺杂，最终形成重掺杂的阳极区域(10)，步骤S7中的淀积方式为化学气相淀积、原子层淀积中的一种或多种；
和/或，所述步骤S8中，退火温度为300度至900度之间。
9.一种用于制备如权利要求1-6任意一项所述的基于体硅衬底的新型半导体场效应正反馈晶体管的制备方法，其特征在于，包含以下步骤：
T1、起始设置弱掺杂的体硅衬底(1)以及在其之上生长反型掺杂的沟道层(2)；
T2、淀积栅氧化层(3)以及在其之上淀积正栅极材料；
T3、光刻并刻蚀以形成正栅极图形；
T4、以正栅极(4)为掩模板，通过离子注入形成沟道层(2)两侧的低漏掺杂区域；
T5、淀积正栅极(4)的侧墙介质并进行刻蚀形成正栅极(4)两侧的第一侧墙(7)和第二侧墙(8)；
T6、外延一层本征的硅层，光刻打开阴极区域，并进行离子注入；光刻打开阳极区域，再进行离子注入；去除光刻胶后，进行高温退火激活注入的离子，最终形成重掺杂的阴极区域(9)以及与阴极区域(9)互为反型掺杂的重掺杂的阳极区域(10)；
T7、淀积金属接触并退火，以形成阴极金属接触(11)、阳极金属接触(12)和栅极金属接触(13)。
10.如权利要求9所述的制备方法，其特征在于，
所述步骤T6中，进一步包含：
所述本征的硅层的厚度在10nm至100nm之间；
光刻打开阴极区域后的离子注入时，使用砷或者磷，剂量为1014cm-2至1016cm-2之间，能量为1keV至10keV之间；
光刻打开阳极区域厚的离子注入时，使用硼或BF2，剂量为1014cm-2至1016cm-2之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910772805.0A CN110634955B (zh) | 2019-08-21 | 2019-08-21 | 基于体硅的新型半导体场效应正反馈晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910772805.0A CN110634955B (zh) | 2019-08-21 | 2019-08-21 | 基于体硅的新型半导体场效应正反馈晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110634955A true CN110634955A (zh) | 2019-12-31 |
| CN110634955B CN110634955B (zh) | 2021-04-06 |
Family
ID=68970586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910772805.0A Active CN110634955B (zh) | 2019-08-21 | 2019-08-21 | 基于体硅的新型半导体场效应正反馈晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110634955B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477685A (zh) * | 2020-04-26 | 2020-07-31 | 复旦大学 | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 |
| CN113178489A (zh) * | 2021-03-03 | 2021-07-27 | 中国科学院微电子研究所 | 一种z2-fet器件及其制备方法、一种半导体器件 |
| CN114242792A (zh) * | 2021-12-16 | 2022-03-25 | 复旦大学 | 一种基于体硅的柱状型半导体场效应正反馈晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030071306A1 (en) * | 1995-06-07 | 2003-04-17 | Kuei-Wu Huang | Method of forming planarized structures in an integrated circuit |
| US20100140589A1 (en) * | 2008-12-04 | 2010-06-10 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel fet switch and memory |
| US20130069122A1 (en) * | 2011-09-12 | 2013-03-21 | Centre National De La Recherche Scientifique | Z2FET Field-effect transistor with a vertical subthreshold slope and with no impact ionization |
| CN106876368A (zh) * | 2017-02-04 | 2017-06-20 | 复旦大学 | 一种半导体场效应正反馈器件 |
-
2019
- 2019-08-21 CN CN201910772805.0A patent/CN110634955B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030071306A1 (en) * | 1995-06-07 | 2003-04-17 | Kuei-Wu Huang | Method of forming planarized structures in an integrated circuit |
| US20100140589A1 (en) * | 2008-12-04 | 2010-06-10 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel fet switch and memory |
| US20130069122A1 (en) * | 2011-09-12 | 2013-03-21 | Centre National De La Recherche Scientifique | Z2FET Field-effect transistor with a vertical subthreshold slope and with no impact ionization |
| CN106876368A (zh) * | 2017-02-04 | 2017-06-20 | 复旦大学 | 一种半导体场效应正反馈器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477685A (zh) * | 2020-04-26 | 2020-07-31 | 复旦大学 | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 |
| CN111477685B (zh) * | 2020-04-26 | 2021-09-28 | 复旦大学 | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 |
| CN113178489A (zh) * | 2021-03-03 | 2021-07-27 | 中国科学院微电子研究所 | 一种z2-fet器件及其制备方法、一种半导体器件 |
| CN113178489B (zh) * | 2021-03-03 | 2024-04-02 | 中国科学院微电子研究所 | 一种z2-fet器件及其制备方法、一种半导体器件 |
| CN114242792A (zh) * | 2021-12-16 | 2022-03-25 | 复旦大学 | 一种基于体硅的柱状型半导体场效应正反馈晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110634955B (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1332437C (zh) | 新型场效应晶体管和制造方法 | |
| CN106876368B (zh) | 一种半导体场效应正反馈器件 | |
| US7834345B2 (en) | Tunnel field-effect transistors with superlattice channels | |
| US5252849A (en) | Transistor useful for further vertical integration and method of formation | |
| US10008501B2 (en) | Sandwich EPI channel for device enhancement | |
| CN107004701B (zh) | 隧道场效应晶体管及其制造方法 | |
| CN110634955B (zh) | 基于体硅的新型半导体场效应正反馈晶体管及制备方法 | |
| Masahara et al. | Ultrathin channel vertical DG MOSFET fabricated by using ion-bombardment-retarded etching | |
| US8216908B2 (en) | Extended drain transistor and method of manufacturing the same | |
| WO2012116528A1 (en) | Tunneling field effect transistor and method for forming the same | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| WO2012068928A1 (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| CN103855096A (zh) | Cmos晶体管的形成方法 | |
| US20070138501A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR102133208B1 (ko) | 펀치스루 스토퍼가 배제된 전계효과 트랜지스터 및 이의 제조방법 | |
| CN111477685B (zh) | 基于半导体衬底的凹槽型场效应正反馈晶体管及制备方法 | |
| Lee et al. | A high-performance polycrystalline silicon thin film transistor with a silicon nitride gate insulator | |
| KR101367989B1 (ko) | Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET. | |
| WO2023018610A1 (en) | Methods of forming bottom dielectric isolation layers | |
| CN103123899A (zh) | FinFET器件制造方法 | |
| CN114242792B (zh) | 一种基于体硅的柱状型半导体场效应正反馈晶体管 | |
| CN110718463A (zh) | 隧穿场效应晶体管及其形成方法 | |
| CN111540739B (zh) | 一种基于双隧穿晶体管的半浮栅存储器及其制备方法 | |
| US11862670B2 (en) | Semiconductor device and method for manufacturing the same | |
| WO2022133652A1 (zh) | 场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |