CN105529331B

CN105529331B - 非易失性存储器装置及其制造方法

Info

Publication number: CN105529331B
Application number: CN201410519581.XA
Authority: CN
Inventors: 杨政达
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2014-09-30
Filing date: 2014-09-30
Publication date: 2018-07-17
Anticipated expiration: 2034-09-30
Also published as: CN105529331A

Abstract

本发明提供一种非易失性存储器装置及其制造方法，包括提供包括一阵列区的一基板。在基板的阵列区上形成至少两个多晶硅栅极堆叠结构。在上述至少两个多晶硅栅极堆叠结构之间形成一绝缘层。上述至少两个多晶硅栅极堆叠结构之间的绝缘层上具有一沟槽。在沟槽的侧壁及底部顺应性地形成一第一金属层。在沟槽中填入一保护层以覆盖第一金属层。在上述至少两个多晶硅栅极堆叠结构及保护层的顶部表面上形成一第二金属层，使第一金属层及第二金属层包围保护层。本发明的金属层可有效解决非易失性存储器装置效能劣化或电性失效的问题。

Description

非易失性存储器装置及其制造方法

技术领域

本发明是有关于一种半导体存储装置，且特别是有关于一种非易失性存储器装置及其制造方法。

背景技术

在非易失性存储器中，依据存储器内的数据能否在使用电脑时随时改写，可分为两大类产品，分别为只读存储器(read-only memory,ROM)与快闪存储器(flash memory)。其中快闪存储器因成本较低，而逐渐成为非易失性存储器的主流技术。

在一些现有利用硅与金属层进行金属硅化反应以形成多晶硅栅极堆叠结构的技术中，仅会进行一次沉积制造工艺，以在多晶硅栅极堆叠结构上顺应性地形成金属层及保护层。然而，若金属层的厚度太大，则在阵列区中，金属硅化物会残留于相邻的多晶硅栅极堆叠结构之间。如此以来将导致相邻的多晶硅栅极堆叠结构发生桥接现象，因而造成电性失效。反之，若金属层的厚度太小，则在周边电路区中，形成于多晶硅栅极堆叠结构顶部表面的金属硅化物厚度不足。如此以来将导致后续形成于第二多晶硅栅极堆叠结构上的接触孔(contact hole)贯穿金属硅化物，因而使非易失性存储器装置的电性效能劣化。

本发明提出一种解决金属硅化物残留而导致桥接(bridging)现象的问题解答，可改善非易失性存储器装置的电性效能失效或劣化的问题。

发明内容

本发明的目的在于提供一种非易失性存储器装置及其制造方法，以改善非易失性存储器装置的电性效能失效或劣化的问题。

本发明的一实施例揭示一种非易失性存储器装置，包括：一基板，包括一阵列区；至少两个第一多晶硅栅极堆叠结构，位于基板的阵列区上；一绝缘层，位于上述至少两个第一多晶硅栅极堆叠结构之间，且在上述至少两个第一多晶硅栅极堆叠结构之间的绝缘层上具有一沟槽；一第一金属层，位于沟槽的侧壁及底部上；一第一保护层，位于沟槽中及第一金属层之上；以及一第二金属层，位于上述至少两个第一多晶硅栅极堆叠结构及第一保护层的顶部表面上，使第一金属层及第二金属层包围第一保护层。

本发明的另一实施例揭示一种非易失性存储器装置的制造方法，包括：提供一基板，包括一阵列区；在基板的阵列区上形成至少两个第一多晶硅栅极堆叠结构以及在上述至少两个第一多晶硅栅极堆叠结构之间形成一绝缘层，其中上述至少两个第一多晶硅栅极堆叠结构之间的绝缘层上具有一沟槽；在沟槽的侧壁及底部顺应性地形成一第一金属层，且在沟槽中填入一第一保护层以覆盖第一金属层；以及在上述至少两个第一多晶硅栅极堆叠结构及第一保护层的顶部表面上形成一第二金属层，使第一金属层及第二金属层包围第一保护层。

本发明的不同厚度金属层及其两步骤沉积制造工艺的形成方法，可有效解决非易失性存储器装置效能劣化或电性失效的问题，进而提升产品良率并降低制造成本。

附图说明

图1A至图1F为绘示出依据本发明的一些实施例的形成一非易失性存储器装置100的各个制造工艺阶段的剖面示意图。

符号说明：

10～阵列区；

20～周边电路区；

100～非易失性存储器装置；

102～基板；

104～穿隧氧化物层；

110～第一多晶硅栅极堆叠结构；

112～多晶硅层(浮置栅极)；

114～介电层；

116～多晶硅层(控制栅极)；

120～第二多晶硅栅极堆叠结构；

130～绝缘层；

132～衬层；

134～内层介电层；

151、152～沟槽；

162～第一金属层；

164～第一保护层；

166～第二金属层；

168～第二保护层；

170～金属硅化物；

172～金属硅化物层；

P1、P2～间距；

T1～第一厚度；

T2～第二厚度；

T3～第三厚度；

W1～第一宽度；

W2～第二宽度。

具体实施方式

本发明提供一种非易失性存储器装置及其制造方法，图1A至图1F为绘示出依据本发明的一些实施例的形成一非易失性存储器装置100的各个制造工艺阶段的剖面示意图。

请参照图1A，提供一基板102，其包括一阵列区10以及相邻于阵列区10的一周边电路区20。可在阵列区10的基板102上形成多个第一多晶硅栅极堆叠结构110，且可在周边电路区20的基板102上形成多个第二多晶硅栅极堆叠结构120。

在一些实施例中，基板102的材料可包括硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅(silicon on insulator,SOI)、其他合适的材料或上述材料的组合。

第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120的制造包括：在基板102的上依序形成一穿隧氧化物层104、一多晶硅层112、一介电层114、一多晶硅层116。接着对多晶硅层112、介电层114及多晶硅层116进行一图案化制造工艺，借以在阵列区10形成第一多晶硅栅极堆叠结构110，且在周边电路区20形成第二多晶硅栅极堆叠结构120。在一些实施例中，介电层114是作为栅极间介电层，且可为多层结构，例如，由氧化硅/氮化硅/二氧化硅(ONO)所形成的多层结构。

在本实施例中，第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120分别包括一多晶硅层112、一介电层114及一多晶硅层116。由于多晶硅层112与多晶硅层116分别作为浮置栅极与控制栅极。因此，在下文中，分别称之为浮置栅极(多晶硅)112与控制栅极(多晶硅)116。

在第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120之上形成一绝缘层130。在一些实施例中，绝缘层130的材料可包括氧化物。接着，进行一回蚀刻制造工艺，借以移除部分的绝缘层130，而露出第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120的控制栅极(多晶硅)116。

在本实施例中，相邻的两个第一多晶硅栅极堆叠结构110之间具有一间距P1，且相邻的两个第二多晶硅栅极堆叠结构120之间具有一间距P2。需注意的是，由于间距P2大于间距P1(举例而言，P2可为P1的5倍以上)，因此在形成绝缘层130时，会在阵列区10与周边电路区20形成不同的剖面。如图1A所绘示，由于间距P1小于绝缘层130厚度的两倍，因此绝缘层130会完全填满相邻的两个第一多晶硅栅极堆叠结构110之间的空间。然而，由于间距P2大于绝缘层130厚度的两倍，因此绝缘层130并不会完全填满第二多晶硅栅极堆叠结构120之间的空间。在进行回蚀刻制造工艺之后，仅在第二多晶硅栅极堆叠结构120的两侧形成作为栅极间隙壁的绝缘层130。

接着，在第一多晶硅栅极堆叠结构110、第二多晶硅栅极堆叠结构120及绝缘层130之上形成一衬层132。衬层132可包括一层或多层介电层。在本实施例中，衬层132可包括一层氮化硅及一层氧化硅。

接着，在衬层132之上形成一内层介电(interlayer dielectric,ILD)层134，以填充于第一多晶硅栅极堆叠结构110之间的空间以及第二多晶硅栅极堆叠结构120之间的空间中。绝缘层130、衬层132及内层介电层134的材料可分别包括氮化硅、氧化硅、氮氧化硅、其他合适的材料或上述材料的组合。

接着，进行一蚀刻制造工艺，借以移除位于沟槽151中的衬层132、内层介电层134及部分的绝缘层130，以露出第一多晶硅栅极堆叠结构110的控制栅极(多晶硅)116。同时移除位于沟槽152中的部分的绝缘层130、部分的衬层132及部分的内层介电层134，以露出第二多晶硅栅极堆叠结构120的控制栅极(多晶硅)116。在本实施例中，蚀刻制造工艺包括一干式蚀刻、湿式蚀刻先后搭配。

仍请参照图1A，经过上述制造工艺步骤之后，在两个相邻的第一多晶硅栅极堆叠结构110之间的绝缘层130上具有一沟槽151，且在两个相邻的第二多晶硅栅极堆叠结构120之间具有一沟槽152。沟槽151的底部表面即为绝缘层130的顶部表面，且沟槽151的底部表面高于介电层114的顶部表面。再者，沟槽151的宽度即为相邻的两个第一多晶硅栅极堆叠结构110之间的间距P1，且沟槽152的宽度即为相邻的两个第二多晶硅栅极堆叠结构120之间的间距P2。

请参照图1B，在第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120之上沉积一第一金属层162，且顺应性地覆盖沟槽151与沟槽152的侧壁及底部。在一些实施例中，第一金属层162的材料可包括钴(Co)或镍(Ni)。在一些实施例中，沉积第一金属层162的方法可包括物理气相沉积法。

在一些实施例中，第一金属层162在沟槽151的底部具有一第一厚度T1，且第一厚度T1介于5～8nm的范围之间。需注意的是，若第一厚度T1太大(例如，大于9nm)，则在后续步骤中，金属硅化物会残留于沟槽151的底部。如此以来将导致相邻的第一多晶硅栅极堆叠结构110发生桥接现象，进而造成后续形成的非易失性存储器装置100电性失效。

接着在第一金属层162之上沉积一第一保护层164。在一些实施例中，第一保护层164可包括氮化物或其他合适的材料。例如，第一保护层164的材料包括氮化钛(TiN)。

如上文所述，由于间距P2大于间距P1，因此在沉积第一保护层164时，会在阵列区10与周边电路区20形成不同的剖面。如图1B所绘示，由于间距P2大于第一金属层162厚度与第一保护层164厚度总和的两倍，因此第一保护层164会顺应性地形成于第二多晶硅栅极堆叠结构120之上及沟槽152之中。然而，在沟槽151的侧壁及底部顺应性地形成一第一金属层162之后，覆盖第一金属层162的第一保护层164会完全填满沟槽151。

请参照图1C，接着实施一蚀刻制造工艺，移除部分的第一保护层164及第一金属层162，借以暴露出第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120的顶部表面。蚀刻制造工艺可包括干式蚀刻制造工艺、湿式蚀刻制造工艺或化学机械抛光制造工艺。

需注意的是，依据所选择的蚀刻制造工艺不同，周边电路区20会形成不同的剖面。然而，不论选择何种蚀刻制造工艺，阵列区10皆会呈现如图1C所绘示的剖面结构。在本实施例中，蚀刻制造工艺，例如为干式蚀刻制造工艺。由于干式蚀刻制造工艺是非等向性的，因此会移除位于沟槽152底部的第一保护层164及第一金属层162，而留下位于第二多晶硅栅极堆叠结构120侧壁处的第一保护层164及第一金属层162，如图1C所绘示。

请参照图1D，在第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120之上依序沉积一第二金属层166及一第二保护层168。在本实施例中，第二金属层166可包括与第一金属层162相同的材料，而第二保护层168可包括与第一保护层164相同的材料。

在阵列区10中，第二金属层166及第二保护层168形成在第一多晶硅栅极堆叠结构110及第一保护层164的顶部表面上。如此以来，第一金属层162及第二金属层166包围位于沟槽151中的第一保护层164。在周边电路区20中，第二金属层166及第二保护层168形成在第二多晶硅栅极堆叠结构120的顶部表面上，且顺应性地覆盖沟槽152的侧壁及底部。

第二金属层166在第一多晶硅栅极堆叠结构110的顶部表面上具有一第二厚度T2，且第二金属层166在第二多晶硅栅极堆叠结构120的顶部表面上具有一第三厚度T3。在本实施例中，第二厚度T2大于第一厚度T1，且第二厚度T2等于第三厚度T3。第二厚度T2及第三厚度T3可视制造工艺需求进行调整。在本实施例中，第二厚度T2及第三厚度T3大于10nm。需注意的是，若第三厚度T3太小(例如，小于9nm)，则在后续步骤中，形成于第二多晶硅栅极堆叠结构120顶部表面的金属硅化物厚度不足。如此以来将导致后续形成于第二多晶硅栅极堆叠结构120上的接触孔贯穿金属硅化物，因而使非易失性存储器装置100的电性效能劣化。

请参照图1E，在沉积第二金属层166及第二保护层168之后，接着在第一温度下实施第一退火制造工艺，以进行一金属硅化反应，而形成金属硅化物170。

实施第一退火制造工艺的目的在于使第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120中的硅往第一金属层162及第二金属层166扩散，并且使金属从第一金属层162及第二金属层166往第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120扩散，借以进行金属硅化反应。需注意的是，实施第一退火制造工艺所进行的金属硅化反应并未使金属反应至最高价态。在本实施例中，第一金属层162及第二金属层166的材料为钴(Co)，因此，实施第一退火制造工艺之后所产生的金属硅化物170为硅化二钴(Co₂Si)及硅化钴(CoSi)的混合物。

在一些实施例中，第一温度介于400～600℃的范围之间。在本实施例中，第一温度为465℃。需注意的是，第一温度需控制在适当的范围内，若第一温度太高，且搭配的钴(Co)厚度不适当(例如，第一温度高于480℃，且搭配厚度大于9nm的钴)，则扩散进入第一金属层162及第二金属层166的硅太多，在后续步骤中，金属硅化物会残留于沟槽151的底部。如此以来将导致相邻的第一多晶硅栅极堆叠结构110发生桥接现象，因而造成电性失效。再者，不同价态的金属硅化物体积不同。若第一温度太高，则扩散进入第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120的金属太多，难以控制不同价态的金属硅化物的比例(例如，Co₂Si/CoSi的比例)。如此以来将导致金属硅化物170的形状及尺寸不均匀，造成后续形成的非易失性存储器装置100产品良率下降。

反之，若第一温度太低(例如，第一温度低于450℃，且搭配厚度等于9nm的钴)，则扩散进入第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120的金属太少，将导致后续形成的非易失性存储器装置100电阻值太高及升高阻值不稳定性，进而使后续形成的非易失性存储器装置100的电性效能劣化。

仍请参照图1E，第一多晶硅栅极堆叠结构110具有一第一宽度W1，且第二多晶硅栅极堆叠结构120具有一第二宽度W2。由于第二宽度W2大于第一宽度W1(例如，W2可为W1的5倍以上)，因此在形成金属硅化物170时，会在阵列区10与周边电路区20形成不同的金属硅化物深度。

在一些实施例中，第一宽度W1介于20～60nm的范围之间，且第二宽度W2介于200～3000nm的范围之间。如图1E所绘示，由于第一宽度W1很小(例如，小于30nm)，在第一多晶硅栅极堆叠结构110中，形成金属硅化物170的金属主要来自于第一多晶硅栅极堆叠结构110侧壁处的第一金属层162。因此，在第一多晶硅栅极堆叠结构110中形成的金属硅化物170具有一底部表面，其低于沟槽151的底部。然而，由于第二宽度W2很大(例如，大于300nm)，在第二多晶硅栅极堆叠结构120中，从第一金属层162扩散进入第二多晶硅栅极堆叠结构120中的金属量相对太少，因此，形成金属硅化物170的金属主要来自于第二多晶硅栅极堆叠结构120顶部处的第二金属层166。如此以来，在第二多晶硅栅极堆叠结构120中形成的金属硅化物170底部表面的位置，取决于第二金属层166的厚度。在本实施例中，金属硅化物170的底部表面高于沟槽152的底部。

请参照图1F，在实施第一退火制造工艺之后，依序移除基板102上的第二保护层168、第二金属层166、第一保护层164及第一金属层162。接着，在第二温度下实施第二退火制造工艺，以在第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120的每一个上形成一金属硅化物层172。

在一些实施例中，第二温度介于600～800℃的范围之间。例如，第二温度为700℃。由于第二温度大于第一温度，且足以使金属反应至最高价态，因此可使形成于第一多晶硅栅极堆叠结构110及第二多晶硅栅极堆叠结构120中的金属硅化物完全反应。在本实施例中，第一金属层162及第二金属层166的材料为钴(Co)，因此，实施第二退火制造工艺之后所产生的金属硅化物层172为二硅化钴(CoSi₂)。

在实施第二退火制造工艺之后，可进行后续的制造工艺步骤，以完成非易失性存储器装置100。后续的制造工艺步骤可包括，例如，在周边电路区20中的金属硅化物层172上形成电连接用的接触插塞(未绘示)。

根据上述实施例的形成多晶硅栅极堆叠结构的方法，其利用两步骤沉积制造工艺形成不同厚度的金属层，借以在阵列区10中相邻的第一多晶硅栅极堆叠结构110之间的沟槽151底部形成具有第一厚度T1的第一金属层162，并且在阵列区10中的第一多晶硅栅极堆叠结构110之上形成具有第二厚度T2的第二金属层166，以及在周边电路区20中的第二多晶硅栅极堆叠结构120之上形成具有第三厚度T3的第二金属层166。此方法具有下述优点：

(1)对阵列区10而言，形成于沟槽151底部的第一金属层162受到后续形成的第一保护层164所覆盖。因此，当形成第二金属层166时，位于沟槽151底部的第一金属层162仍可维持在所需的第一厚度T1，而不会受到后续形成的第二金属层166的第二厚度T2的影响。由于第一厚度T1够小(例如，小于9nm)，因此可避免产生的金属硅化物过多而残留于沟槽151的底部，进而避免相邻的第一多晶硅栅极堆叠结构110发生桥接现象以及后续形成的非易失性存储器装置100电性失效。

(2)对周边电路区20而言，由于形成于沟槽151底部的第一金属层162的厚度不会受到后续形成第二金属层166的厚度的影响，因此，当形成第二金属层166时，可视需要任意调整位于第二多晶硅栅极堆叠结构120上的第二金属层166的第三厚度T3。由于第三厚度T3够大(例如，大于9nm)，因此在后续步骤中，可在第二多晶硅栅极堆叠结构120顶部表面上形成足够厚度的金属硅化物，可避免后续形成于第二多晶硅栅极堆叠结构120上的接触孔贯穿金属硅化物，进而避免非易失性存储器装置100的电性效能劣化。

(3)对制造成本而言，采用本发明的两步骤沉积制造工艺，不需使用光掩模，即可兼顾阵列区10与周边电路区20对金属层厚度的不同要求，因而大幅提升产品良率。再者，此方法可轻易整合至原有的制造工艺中，而不会增加购置设备的成本。

综上所述，本发明所提供的利用两步骤沉积制造工艺形成不同厚度金属层的方法，可有效解决非易失性存储器装置100效能劣化或电性失效的问题，进而提升产品良率并降低制造成本。

虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的为准。

Claims

1.一种非易失性存储器装置，其特征在于，包括：

一基板，包括一阵列区；

至少两个第一多晶硅栅极堆叠结构，位于该基板的该阵列区上；

一绝缘层，位于该至少两个第一多晶硅栅极堆叠结构之间，且在该至少两个第一多晶硅栅极堆叠结构之间的该绝缘层上具有一沟槽；

一第一金属层，位于该沟槽的侧壁及底部上；

一第一保护层，位于该沟槽中及该第一金属层之上；以及

一第二金属层，位于该至少两个第一多晶硅栅极堆叠结构及该第一保护层的顶部表面上，使该第一金属层及该第二金属层包围该第一保护层。

2.如权利要求1所述的非易失性存储器装置，其特征在于，该第一金属层在该沟槽的底部具有一第一厚度，该第二金属层在该至少两个第一多晶硅栅极堆叠结构的顶部表面上具有一第二厚度，且其中该第二厚度大于该第一厚度。

3.如权利要求1所述的非易失性存储器装置，其特征在于，该第一金属层及该第二金属层分别包括钴或镍。

4.如权利要求1所述的非易失性存储器装置，其特征在于，该基板还包括一周边电路区相邻于该阵列区，且其中该非易失性存储器装置还包括至少一第二多晶硅栅极堆叠结构，位于该周边电路区上。

5.如权利要求4所述的非易失性存储器装置，其特征在于，该第二金属层延伸至该至少一第二多晶硅栅极堆叠结构的顶部表面上。

6.如权利要求5所述的非易失性存储器装置，其特征在于，该第一金属层在该沟槽的底部具有一第一厚度，该第二金属层在该至少两个第一多晶硅栅极堆叠结构的顶部表面上具有一第二厚度，该第二金属层在该至少一第二多晶硅栅极堆叠结构的顶部表面上具有一第三厚度，且其中该第二厚度大于该第一厚度，且等于该第三厚度。

7.一种非易失性存储器装置的制造方法，其特征在于，包括：

提供一基板，包括一阵列区；

在该基板的该阵列区上形成至少两个第一多晶硅栅极堆叠结构以及在该至少两个第一多晶硅栅极堆叠结构之间形成一绝缘层，其中该至少两个第一多晶硅栅极堆叠结构之间的该绝缘层上具有一沟槽；

在该沟槽的侧壁及底部顺应性地形成一第一金属层，且在该沟槽中填入一第一保护层以覆盖该第一金属层；以及

在该至少两个第一多晶硅栅极堆叠结构及该第一保护层的顶部表面上形成一第二金属层，使该第一金属层及该第二金属层包围该第一保护层。

8.如权利要求7所述的非易失性存储器装置的制造方法，其特征在于，在该沟槽底部的该第一金属层具有一第一厚度，在该至少两个第一多晶硅栅极堆叠结构顶部表面上的该第二金属层具有一第二厚度，且该第二厚度大于该第一厚度。

9.如权利要求7所述的非易失性存储器装置的制造方法，其特征在于，形成该第一金属层及填入该第一保护层的步骤还包括：

在该至少两个第一多晶硅栅极堆叠结构上沉积该第一金属层，且顺应性地覆盖该沟槽的侧壁及底部；

在该至少两个第一多晶硅栅极堆叠结构上方的该第一金属层上沉积该第一保护层，并填入该沟槽中；以及

实施一蚀刻制造工艺，以移除该沟槽上方的该第一保护层及该第一金属层，且暴露出该至少两个第一多晶硅栅极堆叠结构的顶部表面。

10.如权利要求9所述的非易失性存储器装置的制造方法，其特征在于，该蚀刻制造工艺包括干式蚀刻制造工艺、湿式蚀刻制造工艺或化学机械抛光制造工艺。

11.如权利要求7所述的非易失性存储器装置的制造方法，其特征在于，该基板还包括一周边电路区相邻于该阵列区，且该非易失性存储器装置的制造方法还包括在该周边电路区上形成至少一第二多晶硅栅极堆叠结构。

12.如权利要求11所述的非易失性存储器装置的制造方法，其特征在于，还包括在该至少一第二多晶硅栅极堆叠结构的顶部表面上形成该第二金属层，其中在该沟槽底部的该第一金属层具有一第一厚度，在该至少两个第一多晶硅栅极堆叠结构顶部表面上的该第二金属层具有一第二厚度，在该至少一第二多晶硅栅极堆叠结构顶部表面上的该第二金属层具有一第三厚度，且其中该第二厚度大于该第一厚度，且等于该第三厚度。

13.如权利要求7所述的非易失性存储器装置的制造方法，其特征在于，还包括：

在沉积该第二金属层之后，在该第二金属层上沉积一第二保护层；

在一第一温度下实施一第一退火制造工艺，以进行一金属硅化反应；

在实施该第一退火制造工艺之后，移除该基板上的该第二保护层、该第二金属层、该第一保护层及该第一金属层；以及

在一第二温度下实施一第二退火制造工艺，以在该至少两个第一多晶硅栅极堆叠结构的每一者上形成一金属硅化物层，其中该第二温度大于该第一温度。