DE69802509T2

DE69802509T2 - Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicheranordnung mit Grabenisolation

Info

Publication number: DE69802509T2
Application number: DE69802509T
Authority: DE
Inventors: Paolo Colpani
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1998-06-30
Filing date: 1998-06-30
Publication date: 2002-07-18
Anticipated expiration: 2018-07-01
Also published as: JP2000188345A; EP0971415A1; EP0971415B1; US6218265B1; DE69802509D1

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeicheranordnung, die mittels eines Grabenisolations(STI)-Verfahrens erhalten wurde, das geeignet ist, den elektrischen Durchgang der mittels eines SAS(selbstjustierte Source)-Verfahrens gebildeten selbstjustierten Source zu gewährleisten.
Die Hauptmerkmale der STI-Technologie sind die Beseitigung des lateralen Feldoxids (Vogelschnabel), die Verwendung eines abgelagerten Oxids anstelle eines thermischen Oxids und eine hervorragende Oxid-Einebnung über die gesamte Oberfläche des Siliziumwafers hinweg. Dies resultiert in einer hohen Skalierbarkeit des STI-Verfahrens und macht es beispielsweise geeignet für hochintegrierte Flash-Speicher.
Die Fig. 1 bis 3 zeigen einige der Hauptschritte des STI- Verfahrens: Fig. 1 zeigt den Querschnitt einer Siliziumschicht nach einer vertikalen Ätzung, die unter Verwendung einer Oxidmaske 1 und einer Nitridmaske 2 durchgeführt wurde, um Gräben zu bilden, die die zukünftigen aktiven Siliziumbereiche 3 von den Isolations- oder Feldoxidregionen 5 trennen. Danach wird eine Seitenwandoxidation bei hoher Temperatur verwendet, um die geätzte Oberfläche zu passivieren, während an der Ecke des aktiven Bereichs eine schwache Oxidabdünnung erhalten wird (in den Figuren nicht gezeigt).
Fig. 2 zeigt die gleiche Querschnittsansicht von Fig. 1, nach dem Füllschritt der Gräben mit Oxid 4, eine mögliche selektive Ätzung unter Verwendung einer Gegenmaske zum Verringern des Unterschiedes in der Oxiddicke zwischen den aktiven Bereichen 3 und den Isolationsbereichen 5 und den nachfolgenden chemischmechanischen Polierschritt, der auf der Nitridschicht 2 anhält und es liefert eine hervorragende Einebnung des Fülloxids 4 auf der gesamten Oberfläche des Siliziumwafers.
Schließlich zeigt Fig. 3 den gleichen Querschnitt der Anordnung nach der Entfernung der Nitridmaske 2 mittels eines geeigneten chemischen Ätzens.
Fig. 4 zeigt eine Ansicht von oben eines Abschnitts einer Halbleiterspeicheranordnungsmatrix bei einem Zwischenschritt der Herstellung: Besonders werden nach der Festlegung der aktiven Bereiche 3, die entsprechend des vorher beschriebenen Verfahrens (Fig. 1 bis 3) parallele Leitungen bildet, welche sich mit Isolationsregionen 5 abwechseln, kontinuierliche Leitungen 7 auf einer ersten Polysiliziumschicht entlang der aktiven Bereiche (Fig. 5) mittels Ablagerung und nachfolgendem selektivem Ätzen definiert. Danach wird eine dielektrische Zwischenschicht 9 (zum Beispiel ONO) über der gesamten Oberfläche gebildet und schließlich werden andere parallele Leitungen 6, die in einer zweiten Polysiliziumschicht und quer zu den aktiven Bereichen 3 definiert sind, mittels Ablagerung und selektiven Ätzens gebildet, wobei diese Leitungen 6 den zukünftigen Wortleitungen entsprechen (Fig. 6).
Fig. 5 zeigt eine Querschnittsansicht entlang der Linie V-V von Fig. 4, die die Querschnittsansicht der gemeinsamen Sourceleitung für jene Speicherzellen einer fertiggestellten Matrix darstellt, die zu zwei benachbarten Wortleitungen 6 gehören. Zur besseren Klarheit der Zeichnung zeigt Fig. 5 nicht die dielektrische Zwischenschicht 9.
Fig. 6 zeigt eine Querschnittsansicht entlang der Linie VI-VI einer Leitung des aktiven Bereiches 3 von Fig. 4.
Fig. 7 zeigt in ähnlicher Weise wie Fig. 5 eine Querschnittsansicht einer gemeinsamen Sourceleitung bei dem letzten Schritt des Verfahrens, das heißt nach der Source- und Drainimplantation. Die elektrische Kontinuität der selbstjustierten Source bei dem STI-Verfahren und allgemeiner bei vollständig versenkten Isolationen des Siliziums ist aufgrund der unterschiedlichen Siliziumniveaus zwischen den aktiven Bereichen (hohe Zonen) und den Isolationsbereichen (niedrige Zonen) entlang der gemeinsamen Sourceleitung ein Problem. Tatsächlich gibt es entlang der gemeinsamen Sourceleitungen Niveuaunterschiede von gewöhnlich ungefähr einem halben Mikrometer mit einer Submikrometer- Periodizität (zum Beispiel 0,7-0,8 um).
Die Implantationstechnologie alleine ist nicht in der Lage, eine perfekte Verbindung zwischen den hohen Zonen (aktive Bereiche 3) und den niedrigen Zonen (Isolationsbereiche 5) des Siliziums zu gewährleisten, wie in Fig. 7 gezeigt. Darüberhinaus ist die Verwendung von Titansalizid entlang der gemeinsamen Sourceleitung zur Verringerung ihres spezifischen Widerstandes ohne eine perfekte Abstimmung der Dotierungstiefe bezüglich der Siliziumgrabenwände nicht vorschlagenswert, um den vollständigen Verbrauch des Übergangs durch den Salizierungsprozeß und den nachfolgenden Kurzschluß mit dem Substrat zu vermeiden.
Eine vergrabene Diffusionsregion als gemeinsame Source, die bei einer Festwertspeicheranordnung Gräben durchquert, ist in US- A-5 453 637 beschrieben.
Angesichts des beschriebenen Standes der Technik ist es eine Aufgabe der vorliegenden Erfindung gewesen, ein technologisches Verfahren bereitzustellen, das in der Lage ist, die elektrische Kontinuität entlang der gemeinsamen Sourceleitungen der Matrix von Speicherzellen zu gewährleisten, sogar wenn das STI- Verfahren verwendet wird.
Gemäß der vorliegenden Erfindung wird eine derartige Aufgabe gelöst mittels eines Verfahrens zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung, die in einer Matrixstruktur in Zeilen und Spalten angeordnet ist, mit einem ersten Schritt des Bildens von parallelen Leitungen einer aktiven Fläche, die durch Feldoxidleitungen begrenzt sind, mittels eines Flachgrabenisolationsprozesses, einem zweiten Schritt des Bildens von Matrixzeilen, die sich quer zu den Leitungen der aktiven Fläche erstrecken, einem dritten Schritt des Bildens von gemeinsamen Sourceleitungen abwechselnd zwischen Paaren der Matrixzeilen, wobei der zweite Schritt einen ersten Unterschritt des Bildens von ersten Leitungen in einer ersten Polysiliziumschicht entlang der Leitungen der aktiven Fläche umfaßt, einen zweiten Unterschritt des Bildens einer dielektrischen Zwischenschicht, einen dritten Unterschritt des Bildens von zweiten Leitungen in einer zweiten Polysiliziumschicht zum Definieren der Matrixzeilen, einen vierten Unterschritt des Definierens der dielektrischen Zwischenschicht, einen fünften Unterschritt des Ätzens der ersten Polysiliziumleitungen, wobei die ersten Polysiliziumleitungen Unterbrechungen in Bereichen der Leitungen der aktiven Fläche haben, die den zukünftigen gemeinsamen Sourceleitungen der Matrix entsprechen, so daß während des fünften Ätzunterschrittes gleichzeitig mit dem Ätzen der ersten Polysiliziumleitungen die Bereiche der Leitungen der aktiven Fläche, die nicht mit den ersten Polysiliziumleitungen bedeckt sind, geätzt werden zum Verringern des Niveauunterschiedes entlang der gemeinsamen Sourceleitungen zwischen den Bereichen der Leitungen der aktiven Fläche und den Bereichen der Feldoxidleitungen und folglich zum Garantieren der elektrischen Kontinuität der gemeinsamen Sourcebereiche der Speichereinrichtung.
Die Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung einer speziellen Ausführungsform der Erfindung, die als ein nicht begrenzendes Beispiel in den beiliegenden Zeichnungen dargestellt ist, klarer gemacht werden, wobei:
die Fig. 1 bis 3 auf schematische Weise einige Hauptschritte eines traditionellen STI-Verfahrens zeigen;
Fig. 4 in einer Ansicht von oben einen Abschnitt der Matrix einer Speichereinrichtung bei einem Zwischenschritt der Herstellung gemäß eines traditionellen STI-Verfahrens zeigt;
Fig. 5 eine Querschnittsansicht entlang der Linie V-V von Fig. 4 zeigt;
Fig. 6 eine Querschnittsansicht entlang der Linie VI-VI von Fig. 4 zeigt;
Fig. 7 eine Querschnittsansicht entlang einer gemeinsamen Sourceleitung der Speichermatrix an dem Ende des Verfahrens nach der Sourceimplantation zeigt;
Fig. 8 die gleiche Ansicht von oben der Fig. 4 bei einem Zwischenschritt der Herstellung mittels eines Verfahrens gemäß der vorliegenden Erfindung zeigt;
die Fig. 9 bis 11 den Querschnitt entlang der Linie IX-IX der Fig. 8 in drei aufeinanderfolgenden Schritten des Verfahrens gemäß der vorliegenden Erfindung zeigen;
Fig. 12 eine Querschnittsansicht entlang der Linie XII-XII der Fig. 8, das heißt eine gemeinsame Sourceleitung der Speichereinrichtung vor dem SAS-Verfahren zeigt;
Fig. 13 eine Querschnittsansicht entlang einer gemeinsamen Sourceleitung der Matrix von Speicherzellen nach der Sourceimplantation an dem Ende des Prozesses gemäß der vorliegenden Erfindung zeigt.
Fig. 8 zeigt eine Ansicht von oben ähnlich der Fig. 4.
In unterschiedlicher Weise zu dem herkömmlichen Verfahren bildet das Verfahren gemäß der vorliegenden Erfindung nicht kontinuierliche Polysiliziumleitungen 7 auf den Leitungen 3 der aktiven Fläche, sondern über die gemeinsamen Sourceleitungen hinweg unterbrochene oder segmentierte Polysiliziumleitungen 7': Wie nachfolgend beschrieben, kann auf diese Weise das "Seitenverhältnis" zwischen den hohen Zonen (aktive Bereiche 3) und den niedrigen Zonen (Isolationsbereiche 5) während der Definitionsschritte der Wortleitungen 6 verringert werden, um die elektrische Kontinuität zwischen den hohen Zonen und den niedrigen Zonen des Siliziums entlang der gemeinsamen Sourceleitungen zu gewährleisten.
Die Fig. 9 bis 11 zeigen den Querschnitt entlang der Linie IX-IX der Fig. 8 während einiger aufeinanderfolgender Schritte des Verfahrens: Fig. 9 zeigt den Querschnitt kurze Zeit nach der Definition des oberen Polysiliziums 6 mittels eines geeigneten chemischen Ätzens; Fig. 10 zeigt denselben Schnitt nach dem Ätzen zur Definition des Zwischenschicht-Dielektrikums 9 (ONO), wobei zu sehen ist, daß in den Zonen, in denen die Polysiliziumleitung 7' unterbrochen ist, die dünne Gateoxid-Schicht 1 ebenfalls geätzt und abgetragen wird, wodurch die aktiven Siliziumbereiche 3 entlang der zukünftigen gemeinsamen Sourceleitung unbedeckt gemacht werden.
Das nachfolgende chemische Ätzen zur Bildung des unteren Polysiliziums 7' wirkt ebenfalls auf die aktiven Bereiche 3 des Siliziums ein, welche entlang der gemeinsamen Sourceleitung unbedeckt sind und bewirkt eine Verringerung der aktiven Bereiche 3 des Siliziums um einen Betrag, der im wesentlichen der Dicke des unteren Polysiliziums entspricht, wodurch das Seitenverhältnis zwischen Graben und aktivem Bereich entlang der einzigen gemeinsamen Sourceleitung verringert wird, wie in Fig. 11 gezeigt.
Auf diese Weise kann zum Beispiel der Unterschied des Niveaus zwischen dem aktiven Bereich und dem Isolationsbereich auf ungefähr 100-150 nm verringert werden. Die Leistung der vorliegenden Erfindung erfordert eine spezielle Festlegung der Verfahrensschritte des Ätzens von ONO und unterem Polysilizium während des Definitionsschrittes des Gates der Speicherzellen ohne irgendeine zusätzliche Maske.
Die Verringerung des Seitenverhältnisses entlang der einzigen gemeinsamen Sourceleitung ist geeignet, die elektrische Kontinuität entlang der Sourceleitung der Matrix zu gewährleisten, wohingegen die Drainregion überhaupt nicht verändert wird, da sie mit Polysiliziumsegmenten 7' bedeckt ist.
Fig. 12 zeigt die Querschnittsansicht entlang der Linie XII- XII der Fig. 8 vor dem SAS-Ätzen zum Entfernen des Fülloxids 4 entlang der gemeinsamen Sourceleitungen. Es sind das neue Profil 11 der aktiven Bereiche 3 und ebenfalls eine unterbrochene Linie, die das Profil 12 darstellt und mittels eines traditionellen Verfahrens erhalten wurde, gezeigt.
Es ist notwendig zu bemerken, daß das Verfahren gemäß der vorliegenden Erfindung mit der Source in der Kanalregion nicht den Gatekontakt beschädigt, da aufgrund dieser Verfahrenslösung der Siliziumbereich, der noch mit dem unteren Polysilizum bedeckt ist, auf dem gleichen Niveau des aktiven Bereichs. unter dem Gate bleibt.
Am Ende der Gatedefinition gibt es eine Ätzung zum Bilden von selbstjustierten Sourceleitungen. Das SAS-Verfahren wird beispielsweise in US 5,103,274 beschrieben. Eine Sourcemaske wird verwendet, um die gemeinsamen Sourceleitungen freigelegt zu halten; mittels eines nachfolgenden hochselektiven Ätzens wird das Fülloxid 4 entfernt; eine Hochdosis-Sourceimplantation von N-Typ-Dotanten wird durchgeführt, schließlich eine schräge Implantation zum Dotieren der Grabenseitenwände.
Wie in Fig. 13 zu sehen ist, gewährleistet die Sourceimplantation aufgrund des verringerten Seitenverhältnisses die wirkliche Ausbildung einer elektrisch kontinuierlichen gemeinsamen Sourceleitung.

Claims

1. Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung, die in einer Matrixstruktur in Zeilen und Spalten angeordnet ist, mit einen ersten Schritt des Bildens von parallelen Leitungen (3) einer aktiven Fläche, die durch Feldoxidleitungen (5) begrenzt sind, mittels eines Flachgrabenisolationsprozesses, einem zweiten Schritt des Bildens von Matrixzeilen (6), die sich quer zu den Leitungen (3) der aktiven Fläche erstrecken, einem dritten Schritt des Bildens von gemeinsamen Sourceleitungen abwechselnd zwischen Paaren der Matrixzeilen (6), wobei der zweite Schritt einen ersten Unterschritt des Bildens von ersten Leitungen (7') in einer ersten Polisiliziumschicht entlang den Leitungen (3) der aktiven Fläche umfaßt, einen zweiten Unterschritt des Bildens einer dielektrischen Zwischenschicht (9), einen dritten Unterschritt des Bildens von zweiten Leitungen (6) in einer zweiten Polisiliziumschicht zum Definieren der Matrixzeilen (6), einen vierten Unterschritt des Definierens der dielektrischen Zwischenschicht (9), einen fünften Unterschritt des Ätzens der ersten Polisiliziumleitungen (7'), wobei die ersten Polisiliziumleitungen (7') Unterbrechungen in Bereichen der Leitungen (3) der aktiven Fläche haben entsprechen den zukünftigen gemeinsamen Sourceleitungen der Matrix, so daß, während des fünften Ätzunterschrittes gleichzeitig mit dem Ätzen der ersten Polisiliziumleitungen (7') die Bereiche der Leitungen (3) der aktiven Fläche, die nicht mit den ersten Polisiliziumleitungen (7') bedeckt sind, geätzt werden zum Verringern des Niveauunterschiedes entlang der gemeinsamen Sourcleitungen zwischen den Bereichen der Leitungen (3) der aktiven Fläche und den Bereichen der Feldoxidleitungen (5) und folglich zum Garantieren der elektrischen Kontinuität der gemeinsamen Sourcebereiche der Speichereinrichtung.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Schritt des Bildens der gemeinsamen Sourceleitungen die SAS Technik zum Definieren einer Selbstausrichtung der gemeinsamen Sourceleitungen verwendet.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der dritte Schritt des Bildens der gemeinsamen Sourceleitungen eine schräge Ionenimplantation mit einem hochdosierten Dotierungsstoff zum Dotieren der Grabenseitenwände der Feldoxidleitungen (5) umfaßt.

Verfahren nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, daß die gemeinsamen Sourceleitungen Leitungen vom N-Typ sind.