KR910001990A - 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리셀 및 이의 제조 방법 - Google Patents
전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리셀 및 이의 제조 방법Info
- Publication number
- KR910001990A KR910001990A KR1019900008099A KR900008099A KR910001990A KR 910001990 A KR910001990 A KR 910001990A KR 1019900008099 A KR1019900008099 A KR 1019900008099A KR 900008099 A KR900008099 A KR 900008099A KR 910001990 A KR910001990 A KR 910001990A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- tunnel
- memory cell
- over
- oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims 7
- 239000012212 insulator Substances 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 3
- 239000000463 material Substances 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920000742 Cotton Polymers 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 따른 메모리 셀을 갖고 있는 반도체 칩의 작은 부분에 대한 평면도.
제2a도 내지 제2e도들은 제1도의 각각의 선 a-a, b-b, c-c, d-d 및 e-e를 따라 절취하여 도시한 제1도의 반도체 디바이스의 정면도.
제4a도 내지 제4d도들은 연속적인 제조단계에서 제2a도에 대응하는 제1도 및 제2a도-제2e도 디바이스의 정면도.
Claims (22)
- 전기적으로-소거가능하고, 전기적으로-프로그램가능한 부동-게이트 메모리 셀에 있어서, 각각의 영역이 본체의 하부에 놓인 물질과 반대의 전도-형의 무겁게-도프된 영역이고, 각각의 영역이 면상의 실리콘 산화물의 비교적 두꺼운 층하부에 매립되며, 소오스 영역이 채널 영역에 의해 면상의 드레인 영역으로부터 분리되고, 셀이 필드 산화물에 의해서 인접한 셀들로부터 한 방향으로 분리된/반도체 본체의 면내에 형성된 소오스 영역 및 드레인 영역, 채널 영역위에 있고, 소오스 영역 위의 실리콘 산화물, 드레인 영역 위의 실리콘 산화물, 및 상기 소오스 및 드레인 영역에 인접한 상기 필드 산화물 영역으로 연장되는 부동 게이트, 부동 게이트가 상기 터널 영역 위로 연장되고, 터널 절연체에 의해 소오스 영역으로부터 분리되며, 상기 터널 여역에서의 상기 터널 절연체의 두께가 상기 채널 영역에서의 상기 게이트 절연체의 두께 미만의 소오스 영역의 위의 터널 영역, 및 상기 부동 게이트 및 상기 소오스 및 드레인 영역 위의 상기 면을 따라 연장되고, 절연체 피막에 의해 부동 게이트로부터 분리된 제어 게이트를 포함하는 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 터널 영역이 상기 소오스 영역의 채널 측면내에 있는 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 터널 영역이 상기 실리콘 산화물의 두꺼운 층 및 상기 필드 산화물의 교차점에서 상기 소오스 영역 위에 있는 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 터널 영역이 실리콘 산화물의 두꺼운 층 및 상기 필드 산화물의 상기 교차점에서 상기 소오스 영역 위에 있고, 제2터널 영역이 상기 실리콘 산화물의 두꺼운 층 및 필드 산화물의 교차점에서 상기 드레인 영역 위에 있는 것을 특징하는 메모리 셀.
- 제1항에 있어서, 상기 반도체 본체가 실리콘이고 상기 소오스 및 드레인 영역이 N+형 인것을 특징으로 하는 메모리셀.
- 제1항에 있어서, 상기 부동 게이트 및 상기 제어 게이트가 다결정 실리콘층인 것을 특징으로 하는 메모리셀.
- 제1항에 있어서, 상기 실리콘 산화물이 상기 채널 영역에서의 상기 게이트 절연체 피막보다 두꺼운 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 제어 게이트가 상기 면을 따라 연장되는 연장된 워드라인 부분인 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 제어 게이트가 상기 부동 게이트의 연부와 일치하는 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 이곳에는 상기 소오스 또는 드레인, 영역 사이에 형성된 접촉이 없고 상기 셀 부근에 도전체층 중첩하는 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 터널 영역이 산화물 에칭에 의해 조절되는 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 터널 영역이 자기-정합된 것을 특징으로 하는 메모리셀.
- 제1항에 있어서, 상기 메모리 셀이 필드 산화물 영역에 의해 다른 방향으로 셀들로부터 분리된 것을 특징으로 하는 메모리 셀.
- 제1항에 있어서, 상기 셀이 트렌치하부의 도프된 영역에 의해 다른 방향으로 셀들로부터 분리된 것을 특징으로 하는 메모리 셀.
- 반도체 본체의 면내의 컬럼 라인 및 상기 면상의 로우라인들을 포함하는 소거가능하고, 전기적으로 프로그램가능한 부동 게이트 어레이 셀을 제고하기 위한 방법에 있어서, 반도체 본체의 상기 면에 산화-내성인 물질의 층을 인가하고, 상기면의 채널 영역 및 상기 면의 소오스 및 드레인 영역들이 커버된 상기츠을 패터닝하는 스텝 상기 면이 상기 산화-내성인 물질에 의해 커버되지 않은 곳에 제1필드 산화물을 생성하기 위해 상기 면상에 산화물 피막을 성장시키는 스탭, 상기 컬럼 라인들의 상기 영역들을 따라 소오스 및 드레인 영역을 생성하기 위해 상기 면내로 불순물을 선택적으로 주입하는 스텝, 상기 소오스 및 드레인 영역위에 두꺼운 열 산화물 피막을 형성하기 위해 상기 면상에 제2필드 산화물을 성장시키는 스텝, 상기 제1 및 제2필드 산화물미만이 제1두께로 상기 채널 영역 위의 상기 면사에 게이트 산화물 피막을 성장시키고, 그 다음, 터널 영역 위의 상기 게이트 산화물 피막내에 창을 개방하며, 상기 소오스 영역 위의 상기 제2필드 산화물에 인접한 터널 창을 제공하기 위해 상기 제1두께보다 상당히 얇은 제2두께로 상기 창내에 게이트 산화물을 재성장 시키는 스텝, 상기 표며상에 제1전도층은 인가하고, 상기 채널 영역 위의 부동게이트를 제거하기 위해 상기 제1전도층을 패터닝하며, 상기 제2필드 산화물을 중첩하고, 상기 제1필드 산화물을 부분적으로 중첩하는 스텝, 및 상기 부동 게이트 위에 제어 게이트를 생성하기 위해 상기 제1전도층으로부터 중첩되고 절연된 상기 면상의 제2도전 층을 인가하는 스텝을 포함하는 것을 특징으로하는 방법.
- 제15항에 있어서, 상기 터널창이 상기 소오스 영역 위의 상기 제2필드 산화물의 채널 층상에 존재하는 것을 특징으로하는 방법.
- 제15항에 있어서, 상기 터널창이 상기 제1필드 산화물과 상기 소오스 영역 위의 상기 제2필드 산화물 사이에 존재하는 것을 특징으로 하는 방법.
- 제15항에 있어서, 상기 터널창이 상기 제1필드 산화물과 상기 소오스 영역위의 상기 제2터널 산화물 상이에 존재하고, 제2터널창이 상기 제2필드 산화물과 상기 드레인 영역 위의 상기 제2필드 산화물 사이에 존재하는 것을 특징으로 하는 방법.
- 제15항에 있어서, 상기 반도체 본체가 p-형 실리콘이고 상기 불순물이 N-형 실리콘인 것을 특징으로 하는 방법.
- 제15항에 있어서, 상기 제1 및 제2층이 다결정 실리콘인 것을 특징으로 하는 방법.
- 제15항에 있어서, 상기 두께가 상기 제2두께보다 두껍고 상기 제1 및 제2필드 산화물의 두께가 상기 제1두께보다 매우 두꺼운 것을 특징으로 하는 방법.
- 제15항에 있어서, 상기 불순물이 상기 터널 상하부의 영역내로 별도로 주입되는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36055889A | 1989-06-02 | 1989-06-02 | |
| US360558 | 1999-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910001990A true KR910001990A (ko) | 1991-01-31 |
| KR100187748B1 KR100187748B1 (ko) | 1999-06-01 |
Family
ID=23418510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900008099A KR100187748B1 (ko) | 1989-06-02 | 1990-06-01 | 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독전용 메모리 셀 및 이의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03102879A (ko) |
| KR (1) | KR100187748B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806529B1 (ko) * | 1999-06-23 | 2008-02-25 | 에보니크 데구사 게엠베하 | 수성 라이신 함유 동물 사료 보충물 및 이의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844842A (en) | 1989-02-06 | 1998-12-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
| CN1309426A (zh) * | 1999-11-12 | 2001-08-22 | 密克罗奇普技术公司 | 用于独立阀值电压控制的存储单元和选择栅的装置及方法 |
-
1990
- 1990-06-01 KR KR1019900008099A patent/KR100187748B1/ko not_active IP Right Cessation
- 1990-06-01 JP JP2144255A patent/JPH03102879A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806529B1 (ko) * | 1999-06-23 | 2008-02-25 | 에보니크 데구사 게엠베하 | 수성 라이신 함유 동물 사료 보충물 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102879A (ja) | 1991-04-30 |
| KR100187748B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231299A (en) | Structure and fabrication method for EEPROM memory cell with selective channel implants | |
| US5297082A (en) | Shallow trench source eprom cell | |
| US5173436A (en) | Method of manufacturing an EEPROM with trench-isolated bitlines | |
| KR970054231A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| KR950015799A (ko) | 플래시메모리 및 그 제조방법 | |
| US4975384A (en) | Erasable electrically programmable read only memory cell using trench edge tunnelling | |
| KR920015556A (ko) | 불휘발성 메모리 셀 구조물 및 그 형성방법 | |
| US5241499A (en) | Non-volatile split gate eprom memory cell and self-aligned field insulation process for obtaining the above cell | |
| KR930011232A (ko) | 불휘발성 반도체메모리장치 및 그 제조방법 | |
| KR940001426A (ko) | 폴리 터널 스페이서를 갖는 완전 특징 고밀도 "전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(eeprom)" 셀을 제조하는 방법 | |
| KR950034805A (ko) | 반도체 소자와 그 제조방법 | |
| KR900003875B1 (ko) | 소거가능 프로그래머블 판독전용 메모리장치 및 그의 제조방법 | |
| KR860001491A (ko) | 독출전용 기억장치와 그 제조방법 | |
| US5057886A (en) | Non-volatile memory with improved coupling between gates | |
| KR970024313A (ko) | 불휘발성 반도체기억장치 및 그 제조방법(nonvolatile semiconductor memory device and method of manufacturing the same) | |
| US5556799A (en) | Process for fabricating a flash EEPROM | |
| KR100231962B1 (ko) | 비트라인 사이의 리치스루우 및 비트라인의 인터럽션에 대한 면역성을 제공하는 고밀도로 적층된 분할 게이트 eprom 셀 | |
| US6037226A (en) | Method of making contactless nonvolatile semiconductor memory with asymmetrical floating gate | |
| US4135289A (en) | Method for producing a buried junction memory device | |
| US5340768A (en) | Method of fabricating self-aligned field-plate isolation between control electrodes | |
| KR910001990A (ko) | 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리셀 및 이의 제조 방법 | |
| JPH08162547A (ja) | 半導体記憶装置 | |
| KR970054236A (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| KR900002313A (ko) | 자기-정합 터널을 갖고 있는 전기적으로 소거 가능하고 전기적으로 프로그램 가능한 판독 전용 메모리 및 그 제조방법 | |
| US4272774A (en) | Self-aligned floating gate memory cell and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021230 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |