KR930020697A - 마스크롬 셀의 제조방법 - Google Patents
마스크롬 셀의 제조방법 Download PDFInfo
- Publication number
- KR930020697A KR930020697A KR1019920004971A KR920004971A KR930020697A KR 930020697 A KR930020697 A KR 930020697A KR 1019920004971 A KR1019920004971 A KR 1019920004971A KR 920004971 A KR920004971 A KR 920004971A KR 930020697 A KR930020697 A KR 930020697A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- semiconductor substrate
- gate
- mos transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 6
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract 13
- 238000000034 method Methods 0.000 claims abstract 12
- 239000000758 substrate Substances 0.000 claims abstract 11
- 229910052751 metal Inorganic materials 0.000 claims abstract 9
- 239000002184 metal Substances 0.000 claims abstract 9
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 7
- 239000012535 impurity Substances 0.000 claims 5
- 230000004913 activation Effects 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 239000011229 interlayer Substances 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 230000001681 protective effect Effects 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 필드영역의 상부면에 금속층을 형성하여 프로그램용 이온주입이 소자분리용 실리콘산화막을 투과하지 않도록 하는 방법을 이용하여 마스크롬이 전기적 특성개선을 도모한 고집적 반도체 메모리장치의 제조방법에 관한 것으로, 게이트와 소오스 및 드레인을 포함하는 MOS 트랜지스터에 의한 셀이 구성되는 마스크롬에 있어서, 제1도전형의 반도체기판상에 다수의 활성화영역과 상기 활성화영역들을 전기적으로 절연시키기 위한 필드영역이 나란히 신장되어 있고, 이와 수직한 방행으로 다수의 게이트전극이 나란히 신장되어 있으며, 상기 활성화영역에는 반도체기판과 반대도전형의 소오스 및 드레인이 채널영역에 의해 서로 이격되어 위치함과 더불어 상기 게이트전극을 공유하고 있고, 이들 상부에 절연막이 형성되어 있고, 상기 필드영역상에 형성된 절연막위에 필드영역이 신장되어 있는 방향과 같은 방향으로 금속층이 신장되어 있는 것을 특징으로 하는 마스크롬을 제공한다. 따라서, 본 발명에 의해 소자절연의 한계에 의한 각 소자의 전기적 특성저하를 개선할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 마스크롬의 특정하나 셀을 이온주입하기 위한 패턴을 도시한 단면도이다.
제4도는 본 발명에 의한 제1실시예로서 소자분리절연막 및 게이트 절연막의 형성을 도시한 단면도이다.
제5a도 및 제5b도는 본 발명에 의한 제1실시예로서 게이트전극의 형성을 도신하 단면도이다.
Claims (7)
- 게이트와 소오스 및 드레인을 포함하는 MOS트랜지스터에 의해 셀이 구성되는 마스크롬에 있어서, 제1도전형의 반도체기판상에 다수이 활성화영역과 상기 활성화영역들을 전기적으로 절연시키기 위한 필드영역이 나란히 신장되어 있고, 이와 수직한 방향으로 다수의 게이트전극이 나란히 신장되어 있으며, 상기 활성화영역에는 반도체기판과 반대도전형의 소오스 및 드레인이 채널영역에 의해 서로 이격되어 위치함과 더불어 상기 게이트전극을 공유하고 있고, 이들 상부에 절연막이 형성되어 있고, 상기 필드영역상에 형성된 절연막위에 필드영역이 신장되어 있는 방향과 같은 방향으로 금속층이 신장되어 있는 것을 특징으로 하는 마스크롬.
- 제1항에 있어서, 상기 금속층영역이 상기 필드영역과 일치함을 특징으로 하는 마스크롬.
- 제1항에 있어서, 상기 금속층영역이 상기 필드영역의 안쪽에 형성됨을 특징으로 하는 마스크롬.
- 제1항에 있어서, 상기 금속층영역이 상기 필드영역전체 및 상기 활성화영역의 일부에 이르는 영역상에 형성됨을 특징으로 하는 마스크롬.
- 게이트와 소오스 및 드레인을 포함하는 MOS트랜지스터에 의해 셀이 구성되는 마스크롬의 제조방법에 있어서, 제1도전형의 반도체기판 위에 소자분리절연막 및 게이트절연막을 형성하는 공정, 상기 게이트절연막을 상부면에 폴리실리콘과 텅스텐실리사이드를 순차적으로 침적하는 공정, 상기 폴리실리콘과 텅스텐실리사이드를 통상의 사진공정을 통하여 선택적으로 식각하여 게이트전극을 형성하는 공정, 제2도전형의 불순물의 확산에 의해 소오스 및 드레인영역을 구성하여 MOS트랜지스터를 형성하는 공정, 상기 형성한 MOS트랜지스터를 포함한 반도체기판 전면에 층간절연막을 도포한 후 콘택홀을 형성하는 공정, 상기 필드영역상에 콘택홀과 전기적으로 연결되도록 상기 층간절연막의 상부면에 금속층을 형성하는 공정, 상기 형성한 MOS트랜지스터로 구성된 다수의 셀중 이부를 선택하는 사진공정을 통하여 특정한 셀을 제외한 반도체기판의 전영역의 상부면에 포토레지스트를 도포하는 공정, 상기 포토레지스트 및 금속층을 마스크로 하여 상기 층간절연막을 식각하는 공정, 상기 특정한 셀이 개방된 반도체기판의 전면에 제2도전형의 불순물을 이온주입하여 상기 불순물이 게이트 절연막의 하부에 도달하도록 하는 공정 및 상기 이온주입의 후속공정으로 보호막 형성 및 패드개방을 실시하는 공정으로 이루어지는 것을 특징으로 하는 마스크롬의 제조방법.
- 게이트와 소오스 및 드레인을 포함하는 MOS트랜지스터에 의해 셀이 구성되는 마스크롬의 제조방법에 있어서, 제1도전형의 반도체기판 위에 소자분리절연막 및 게이트절연막을 형성하는 공정, 상기 게이트절연막의 상부면에 폴리실리콘과 텅스텐 실리사이드를 순차적으로 침적하는 공정, 상기 폴리실리콘과 텅스텐실리사이드를 통상의 사진공정을 통하여 선택적으로 식각하여 게이트전극을 형성하는 공정, 제2도전형의 불순물의 확산에 의해 소오스 및 드레인영역을 구성하여 MOS트랜지스터를 형성하는 공정, 상기 형성한 MOS트랜지스터를 포함한 반도체기판 전면에 층간절연막을 도포한 후 콘택홀을 형성하는 공정, 상기 필드영역상에 콘택홀과 전기적으로 연결되도록 상기 층간절연막의 상부면에 금속층을 형성하는 공정, 상기 형성한 MOS트랜지스터로 구성된 다수의 셀중 일부를 선택하는 사진공정을 통하여 특정한 셀을 제외한 반도체기판의 전영역의 상부면에 포토레디스터를 도포하는 공정, 상기 반도체기판의 전면에 제2도전형의 불순물을 이온주입하여 상기 불순물이 게이트 절연막의 하부에 도달하도록 하는 공정 및 상기 이온주입의 후속공정으로 보호막 형성 및 패드 개방을 실시하는 공정으로 이루어지는 것을 특징으로 하는 마스크롬의 제조방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004971A KR930020697A (ko) | 1992-03-26 | 1992-03-26 | 마스크롬 셀의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004971A KR930020697A (ko) | 1992-03-26 | 1992-03-26 | 마스크롬 셀의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930020697A true KR930020697A (ko) | 1993-10-20 |
Family
ID=67257356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920004971A KR930020697A (ko) | 1992-03-26 | 1992-03-26 | 마스크롬 셀의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930020697A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346834B1 (ko) * | 1999-05-10 | 2002-08-03 | 삼성전자 주식회사 | 반도체 소자의 마스크 롬 및 그 제조방법 |
| KR100808600B1 (ko) * | 2006-12-28 | 2008-02-29 | 주식회사 하이닉스반도체 | 모스 트랜지스터 |
-
1992
- 1992-03-26 KR KR1019920004971A patent/KR930020697A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100346834B1 (ko) * | 1999-05-10 | 2002-08-03 | 삼성전자 주식회사 | 반도체 소자의 마스크 롬 및 그 제조방법 |
| KR100808600B1 (ko) * | 2006-12-28 | 2008-02-29 | 주식회사 하이닉스반도체 | 모스 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625216A (en) | MOS transistor having increased gate-drain capacitance | |
| US6066534A (en) | Method of manufacturing a field effect transistor | |
| US5721148A (en) | Method for manufacturing MOS type semiconductor device | |
| KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US4635345A (en) | Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell | |
| KR970077229A (ko) | 반도체 장치의 제조 방법 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US6078079A (en) | Semiconductor device and method of manufacturing the same | |
| KR960032777A (ko) | 전계효과형 반도체 장치 및 그 제조방법 | |
| US5208168A (en) | Semiconductor device having punch-through protected buried contacts and method for making the same | |
| KR930020697A (ko) | 마스크롬 셀의 제조방법 | |
| KR20010071624A (ko) | 전계 효과 트랜지스터를 포함하는 반도체 디바이스의 제조방법 | |
| KR910017675A (ko) | 고전압 mos트랜지스터 및 그 제조방법 과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| KR960039434A (ko) | 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법 | |
| KR970003934A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| JPH09102555A (ja) | 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法 | |
| KR20000006396A (ko) | 반도체장치및그제조방법 | |
| KR100194204B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR100213237B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR960012261B1 (ko) | 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법 | |
| KR970053947A (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
| KR940008563B1 (ko) | Sram 소자 및 그 제조방법 | |
| JPS59195869A (ja) | 半導体装置の製造方法 | |
| KR930020710A (ko) | 마스크 롬의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |