KR950026026A

KR950026026A - 트랜지스터 제조 방법

Info

Publication number: KR950026026A
Application number: KR1019940002282A
Authority: KR
Inventors: 유의규
Original assignee: 김주용; 현대전자산업 주식회사
Priority date: 1994-02-07
Filing date: 1994-02-07
Publication date: 1995-09-18

Abstract

본 발명은 소자분리를 위한 필드 산화막(2)이 형성된 반도체 기판(1)상에 게이트 산화막(3), 폴리실리콘막(4), 절연막(5)을 예정된 두께로 차례로 형성하는 단계 ; 게이트 전극 식각 마스크용 제1감광막(6) 패턴을 형성하고 절연막(5), 폴리실리콘막(4)을 차례로 식각한후 상기 제1감광막(6)을 제거하는 단계 ; 상기 폴리실리콘막(4)이 식각되어 형성된 게이트 전극(4')측벽에 스페이서 절연막(8)을 형성하는 단계 ; 웨이퍼 전체구조 상부에 불순물이 도핑된 폴리실리콘막(11)을 증착한후 식각 마스크를 사용 소정 부위를 식각하여 이후에 형성되는 소오스/드레인 전도층의 콘택 패드용 폴리실리콘막(11')을 형성하는 단계 ; 웨이퍼 전체구조 상부에 절연막(14)을 형성하고 상기 절연막(14) 형성공정에서의 열처리 공정으로 콘택 패드용 폴리실리콘막(11')의 불순물이 동작영역으로 확산되어 고동도 이온 확산 영역(10')이 형성되도록 하는 단계 ; 전도층 (15)을 상기 콘택 패드용 폴리실리콘막(11')에 콘택시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜지스터 제조 방법에 관한 것으로, 종래 방법과 달리 고농도 불순물 이온을 주입을 하지 않고 얕은 접합구조의 소오스/드레인 접합을 갖게되어 고농도주입시 문제가 되는 접합의 손상을 방지하므로써 트랜지스터의 숏 채널 효과 방지 및 ESD 특성을 향상 시키는 효과가 있다.

Description

트랜지스터 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2D도는 본 발명의 일실시예에 따른 MOSFET 제조 공정도.

Claims

트랜지스터 제조 방법에 있어서, 소자분리를 위한 필드 산화막(2)이 형성된 반도체 기판(1) 상에 게이트 산화막(3), 폴리실리콘막(4), 절연막(5)을 예정된 두께로 차례로 형성하는 단계 ; 게이트 전극 식각 마스크용 제1감광막(6) 패턴을 형성하고 절연막(5), 폴리실리콘막(4)을 차례로 식각한후 상기 제1감광막(6)을 제거하는 단계 ; 상기 폴리실리콘막(4)이 식각되어 형성된 게이트 전극(4') 측벽에 스페이서 절연막(8)을 형성하는 단계 ; 웨이퍼 전체구조 상부에 불순물이 도핑된 폴리실리콘막(11)을 증착한후 식각 마스크를 사용 소정 부위를 식각하여 이후에 형성되는 소오스/드레인 전도층의 콘택 패드용 폴리실리콘막(11')을 형성하는 단계 ; 웨이퍼 전체구조 상부에 절연막(14)을 형성하고 상기 절연막(14) 형성공정에서의 열처리 공정으로 콘택 패드용 폴리실리콘막(11')의 불순물이 동작영역으로 확산되어 고농도 이온 확산 영역(10')이 형성되도록 하는 단계 ; 전도층(15)을 상기 콘택 패드용 폴리실리콘막(11')에 콘택시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
제1항에 있어서, 상기 게이트 전극(4') 측벽에 스페이서 절연막(8)을 형성하는 단계 이전에 저농도 이온확산 영역(7)을 형성하기 위한 저농도이온을 주입하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 트랜지스터 제조 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.