CN116234312A - 半导体结构及其制作方法、存储器 - Google Patents

Abstract

本公开提供一种半导体结构及其制作方法、存储器，涉及半导体技术领域，用于解决良率低的技术问题。该制作方法包括：形成叠层结构，叠层结构包括依序叠置的至少一个子叠层和第一牺牲层，子叠层包括第二牺牲层和第一支撑层；在叠层结构中形成电容孔；在电容孔内和第一牺牲层上形成导电层；去除部分导电层和部分第一牺牲层，剩余导电层形成分立的多个第一电极，多个第一电极凸出于剩余第一牺牲层，且剩余第一牺牲层的顶面具有不平整的形貌；形成覆盖剩余第一牺牲层和多个第一电极的第二支撑层，第二支撑层的底面形状与剩余第一牺牲层的顶面形状相适配。本公开可以改善第二支撑层的碗状缺陷的问题，同时改善第一电极顶部尺寸和底部尺寸之间的差异。

Description

半导体结构及其制作方法、存储器

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法、存储器。

背景技术

随着半导体技术的不断发展，半导体结构的应用越来越广，在计算机、通信等领域，都需要使用具有不同功能的半导体结构。电容器作为一种重要的半导体结构，因其具有电压调整、滤波等功能，被广泛用于集成电路中，例如用于动态随机存储器（DynamicRandom Access Memory，简称为DRAM）中。在动态随机存储器中，电容器的容量对动态随机存储器的工作性能有重要影响。随着电容器的容量要求的不断提高，电容器的间距（pitch）减小，高度增加，电容器的良率较低。

发明内容

鉴于上述问题，本公开实施例提供一种半导体结构及其制作方法、存储器，改善电容结构的支撑层的碗状缺陷，提高半导体结构的良率。

根据一些实施例，本公开的第一方面提供一种半导体结构的制作方法，其包括：

在基底上形成叠层结构，所述叠层结构包括依序叠置的至少一个子叠层和第一牺牲层，所述子叠层包括第二牺牲层和设置在所述第二牺牲层上的第一支撑层；

刻蚀所述叠层结构，以形成贯穿所述叠层结构的多个电容孔，所述电容孔暴露所述基底；

在所述电容孔内和所述第一牺牲层上形成导电层，所述导电层位于所述电容孔内，且覆盖所述第一牺牲层的顶面；

去除部分所述导电层和部分所述第一牺牲层，剩余导电层分别位于多个电容孔内，并形成为分立的多个第一电极，所述第一电极凸出于剩余第一牺牲层，且所述剩余第一牺牲层的顶面具有不平整的形貌；

形成覆盖所述剩余第一牺牲层和多个所述第一电极的第二支撑层，所述第二支撑层的底面形状与所述剩余第一牺牲层的顶面形状相适配。

在一些可能的实施例中，采用无掩模的干法刻蚀工艺，对所述导电层和所述第一牺牲层进行刻蚀，以使所述第一电极凸出于所述剩余第一牺牲层，且所述剩余第一牺牲层的顶面具有不平整的形貌，其中，所述干法刻蚀工艺的刻蚀气体至少包括氯基、氟基，以及氨基的混合气体。

在一些可能的实施例中，所述氨基气体的流量小于所述氟基气体的流量，以使所述位于相邻所述第一电极之间的所述剩余第一牺牲层的顶面形成凸起。

在一些可能的实施例中，所述氨基气体的流量大于所述氟基气体的流量，以使所述位于相邻所述第一电极之间的所述剩余第一牺牲层的顶面形成凹陷。

在一些可能的实施例中，所述干法刻蚀工艺中的刻蚀时间为3s~30s。

在一些可能的实施例中，形成覆盖所述剩余第一牺牲层上和多个所述第一电极的第二支撑层，包括：

在所述剩余第一牺牲层的顶面，以及各所述第一电极暴露的侧面和顶面上形成所述第二支撑层，所述第二支撑层的顶面高于多个所述第一电极的顶面。

在一些可能的实施例中，所述第二支撑层的高度为80-100nm。

在一些可能的实施例中，形成第二支撑层之后，还包括：

刻蚀所述第二支撑层，在相邻所述第一电极之间形成贯穿所述第二支撑层的第一刻蚀孔，所述第一刻蚀孔暴露所述剩余第一牺牲层的顶面；

利用所述第一刻蚀孔，沿靠近所述基底的方向依次刻蚀所述剩余第一牺牲层、所述第一支撑层，以及所述第二牺牲层，去除所述剩余第一牺牲层和所述第二牺牲层，并在所述第一支撑层中形成与所述第一刻蚀孔相对应的第二刻蚀孔；

形成电容介质层，所述电容介质层覆盖所述第一电极暴露的表面；

形成第二电极，所述第二电极覆盖所述电容介质层的表面，所述第二电极、所述电容介质层和所述第一电极形成电容结构。

本公开实施例提供的半导体结构的制作方法至少具有如下优点：

本公开实施例中的半导体结构的制作方法，通过在基底上形成叠层结构，且叠层结构远离基底的最外层为第一牺牲层，在叠层结构中形成电容孔时，一方面降低了叠层结构的高度，降低了电容孔的刻蚀深度，从而降低了电容孔的深宽比，改善了电容孔的刻蚀不足，使得电容孔的轮廓形状更好，后续形成在电容孔内的第一电极顶部尺寸和底部尺寸的差异较小。另一方面，第一牺牲层相较于第二支撑层更易被刻蚀，降低了叠层结构的顶部膜层刻蚀打开的难度，也可以避免干法刻蚀时等离子体散射被叠层结构的顶部膜层膜吸收使得叠层结构的顶部膜层出现碗状缺陷的问题，提高半导体结构的良率。通过在叠层结构的电容孔内形成导电层，并在去除部分导电层的同时去除部分第一牺牲层，使得剩余导电层形成分立的多个第一电极，多个第一电极凸出剩余第一牺牲层，且剩余第一牺牲层的顶面具有不平整的形貌。之后，在剩余第一牺牲层和多个所述第一电极的第二支撑层上形成的第二支撑层时，其底面形状与剩余第二牺牲层的顶面形状相适配，增加了第二支撑层和剩余第二牺牲层的接触面积，从而增加了第二支撑层的黏附性和稳定性，避免出现剥离的情况，以更好地为第一电极提供支撑。在后续刻蚀第二支撑层形成第一刻蚀孔时，不易出现应力问题，进一步避免相邻第一电极互相靠近而发生桥接，提高半导体结构的良率。

根据一些实施例，本公开第二方面提供一种半导体结构，其包括：

基底；

设置在所述基底上的多个间隔设置的第一电极；

设置在多个所述第一电极的侧壁之间的第一支撑层；

设置在所述第一支撑层远离所述基底一侧的第二支撑层，所述第二支撑层的顶面覆盖所述第一电极的顶面，且所述第二支撑层的底面具有不平整的形貌。

在一些可能的实施例中，位于相邻所述第一电极之间的所述第二支撑层的底面具有凸起或者凹陷。

在一些可能的实施例中，所述第二支撑层的底面为凸起时，所述凸起呈锥形、半球形或半椭球形；

或者，所述第二支撑层的底面为凹陷时，所述凹陷呈锥形、半球形或半椭球形。

在一些可能的实施例中，所述半导体结构还包括：

电容介质层，所述介质层设置在所述第一电极暴露的表面；

第二电极，所述第二电极设置在所述电容介质层的表面，所述第二电极、所述介质层和所述第一电极形成电容结构。

本公开实施例提供的半导体结构至少具有如下优点：

本公开实施例提供的半导体结构包括：基底、设置在基底上的多个间隔设置的第一电极、设置在多个第一电极的侧壁之间的第一支撑层，以及设置在第一支撑层远离基底一侧的第二支撑层。第二支撑层的顶面覆盖多个第一电极的顶面，其顶面碗状缺陷较少，可以较好的覆盖第一电极，为第一电极提供支撑。第二支撑层的底面具有不平整的形貌，以使第二支撑层暴露较多的面积，增加第二支撑层与其接触膜层的接触面积，以提高半导体结构的良率。

根据一些实施例，本公开第三方面提供一种存储器，其包括如上所述的半导体结构，因而至少具体良率较高的优点，具体效果参照上文所述，在此不再赘述。

附图说明

图1为本公开一实施例中的半导体结构的制作方法的流程图；

图2为本公开一实施例中的形成第二掩膜层后的结构示意图；

图3为本公开一实施例中的形成第二开口后的结构示意图；

图4为本公开一实施例中的形成电容孔后的结构示意图；

图5为本公开一实施例中的电容孔延伸至第三支撑层的结构示意图；

图6为本公开一实施例中的形成导电层后的结构示意图；

图7为本公开一实施例中的形成第一电极后的结构示意图；

图8为本公开一实施例中的形成第二支撑层后的结构示意图；

图9为本公开一实施例中第二支撑层底面的一种形貌示意图；

图10为本公开一实施例中第二支撑层底面的另一种形貌示意图；

图11为本公开一实施例中第二支撑层底面的又一种形貌示意图；

图12为本公开一实施例中第二支撑层底面的再一种形貌示意图；

图13为本公开一实施例中的形成第一掩膜层后的结构示意图；

图14为本公开一实施例中的形成第一刻蚀孔后的结构示意图；

图15为本公开一实施例中的第一刻蚀孔与第一电极的相对位置示意图；

图16为本公开一实施例中的去除剩余第一牺牲层和第二牺牲层后的结构示意图；

图17为本公开一实施例中的形成电容介质层后的结构示意图；

图18为本公开一实施例中的形成第二电极后的结构示意图。

附图标记说明：

10-基底； 11-衬底；

12-支撑垫； 13-第三支撑层；

20-叠层结构； 21-子叠层；

22-第二牺牲层； 23-第一支撑层；

24-第一牺牲层； 25-电容孔；

30-导电层； 31-第一电极；

40-第二支撑层； 41-第一刻蚀孔；

50-第一掩膜层； 60-第二掩膜层；

61-第二开口； 70-电容介质层；

80-第二电极。

具体实施方式

半导体结构制作过程中，通常在叠层结构中形成电容孔，并在电容孔内形成电容结构的第一电极。叠层结构通常包括依次交替且层叠设置的多个牺牲层和多个支撑层，且支撑层位于叠层结构的顶层，即支撑层为叠层结构的顶部膜层。在刻蚀叠层结构形成电容孔时，所需刻蚀的深度较大，电容孔易出现刻蚀不足、顶部尺寸和底部尺寸差异较大的问题。

此外，形成第一电极后，需在支撑层上形成刻蚀孔，以去除各牺牲层。刻蚀支撑层时，一方面支撑层的硬度通常较大，难以打开；另一方面等离子体散射，被位于叠层结构顶层的支撑层吸收，使得该支撑层出现碗状缺陷，即叠层结构的顶部膜层出现碗状缺陷，这些都会降低半导体结构的良率。

为此，本公开实施例提供一种半导体结构的制作方法，通过形成叠层结构且叠层结构的顶层为第一牺牲层，降低叠层结构的高度，降低形成在叠层结构中的电容孔的高度，提高电容孔的质量，从而改善后续形成在电容孔内的第一电极的顶部尺寸和底部尺寸的差异。同时，第一牺牲层相较于叠层结构的其他膜层更易刻蚀，也不易吸收干法刻蚀时散射的等离子体，从而避免叠层结构的顶部膜层出现碗状缺陷，提高半导体结构的良率。通过在电容孔内和第一牺牲层上沉积导电层，并去除部分导电层和部分第一牺牲层，导电层形成分立的多个第一电极，多个第一电极凸出于剩余第一牺牲层，且剩余第一牺牲层的顶面具不平整的形貌，在剩余第一牺牲层上形成第二支撑层后，第二支撑层与剩余第一牺牲层的接触面积增加，从而增加了第二支撑层的黏附性和稳定性，进一步提高半导体结构的良率。

为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。

参阅图1，本公开实施例提供一种半导体结构的制作方法，该制作方法包括以下步骤：

步骤S100：在基底上形成叠层结构，叠层结构包括依序叠置的至少一个子叠层和第一牺牲层，子叠层包括第二牺牲层和设置在第二牺牲层上的第一支撑层。

参阅图2，基底10为叠层结构20提供支撑，叠层结构20包括至少一个子叠层21和第一牺牲层24，且至少一个子叠层21和第一牺牲层24依序叠置。其中，第一牺牲层24设置在子叠层21上，其位于子叠层21远离基底10的一侧，即第一牺牲层24位于叠层结构20的顶层（远离基底10的最外层）。

子叠层21的数量大于或者等于1，子叠层21的数量大于1时，多个子叠层21也依序叠置。其中，子叠层21包括第二牺牲层22和设置在第二牺牲层22上的第一支撑层23。在一些示例中，叠层结构20包括依次层叠设置的第二牺牲层22、第一支撑层23、第一牺牲层24。在另一些示例中，叠层结构20包括依次层叠设置的第二牺牲层22、第一支撑层23、第二牺牲层22、第一支撑层23、第一牺牲层24。当然，第二牺牲层22和第一支撑层23的数量还可以增加。

第一牺牲层24和第二牺牲层22的材质可以均包括氧化物，例如氧化硅，两者的材质可以相同，以便于后续去除。第一支撑层23的材质包括氮化物，例如氮化硅、氮氧化硅或者氮碳化硅。第一支撑层23的材质较硬，一方面使得第一牺牲层24、第二牺牲层22均相对第一支撑层23具有较大的刻蚀选择比，以减少或者在去除第一牺牲层24、第二牺牲层22时对第一支撑层23的损伤。另一方面，第一支撑层23不易变形，可以较好的对后续形成的第一电极31进行支撑，避免第一电极31倒塌或者倾斜，以避免相邻的第一电极31之间桥接，保证半导体结构的电性能。

步骤S200：刻蚀叠层结构，以形成贯穿叠层结构的多个电容孔，电容孔暴露基底。

参阅图2至图5，刻蚀叠层结构20，在叠层结构20中形成贯通的电容孔25，以暴露基底10。即电容孔25贯穿第二牺牲层22、第一牺牲层24和第一支撑层23，延伸至基底10，并与基底10的支撑垫12相对应，暴露相对应的支撑垫12。

叠层结构20远离基底10的最外侧为第二牺牲层22，相较于在第二牺牲层22上还设置第二支撑层40，本公开实施例中的叠层结构20的高度有所降低，降低了电容孔25的刻蚀深度，以降低电容孔25的深宽比，改善了电容孔25的刻蚀不足，即增加了电容孔25的底部尺寸与开口尺寸的比率（Bottom Top Ratio），使得电容孔25的轮廓形状更好，从而保证后续形成在电容孔25内的第一电极的顶部尺寸和底部尺寸的差异较小。

此外，第二牺牲层22相较于第二支撑层40更易被刻蚀，在后续去除第二牺牲层22，以形成容纳介质层的空间时，降低了叠层结构20的顶部膜层刻蚀打开的难度，也可以避免干法刻蚀时等离子体散射被叠层结构20的顶部膜层吸收使得叠层结构20的顶部膜层出现碗状缺陷的问题。

步骤S300：在电容孔内和第一牺牲层上形成导电层，导电层位于电容孔内，且覆盖第一牺牲层的顶面。

参阅图5和图6，在电容孔25内和第一牺牲层24上沉积导电层30，导电层30填平电容孔25，且覆盖第一牺牲层24的顶面，导电层30的顶面高于第一牺牲层24的顶面。位于电容孔25内的导电层30与位于第一牺牲层24上的导电层30连成一体，导电层30的材质可以包括金属，例如钨。

步骤S400：去除部分导电层和部分第一牺牲层，剩余导电层分别位于多个电容孔内，并形成为分立的多个第一电极，第一电极凸出于剩余第一牺牲层，且剩余第一牺牲层的顶面具有不平整的形貌。

参阅图6和图7，刻蚀导电层30，去除位于第一牺牲层24远离基底10一侧的导电层30，以使位于电容孔25内的导电层30均暴露，继续刻蚀导电层30的同时还刻蚀第一牺牲层24，即去除位于第一牺牲层24上的导电层30、位于电容孔25内且远离基底10的部分导电层30，以及远离基底10的部分第一牺牲层24。

剩余导电层30形成分立的多个第一电极31，各第一电极31与各电容孔25相对应。多个第一电极31之间相互间隔，彼此独立，以形成多个电容结构。剩余导电层30凸出剩余第一牺牲层24，即多个第一电极31均凸出于剩余第一牺牲层24，以增加多个第一电极31暴露的面积，从而提高后续形成的第二支撑层40与各第一电极31的结合力，减少第二支撑层40和各第一电极31分离。

在一些可能的实现方式中，采用无掩模的干法刻蚀工艺，对导电层30和第一牺牲层24进行刻蚀，以使第一电极31凸出于剩余第一牺牲层24，且剩余第一牺牲层24的顶面具有不平整的形貌。其中，干法刻蚀工艺的刻蚀气体至少包括氯基、氟基，以及氨基的混合气体。

在第一牺牲层24的材质包括氧化物的示例中，导电层30的材质可以包括金属，例如钨。剩余第一牺牲层24的顶面具有不平整的形貌，即剩余第一牺牲层24的顶面不是平面，以增大第一牺牲层24暴露的面积。通过调节刻蚀气体比例以及刻蚀时间中的至少一者，可以使得第一电极31凸出于剩余第一牺牲层24，且剩余第一牺牲层24的顶面具有不平整的形貌。

例如，氨基气体的流量小于氟基气体的流量，由于氟更易往周围扩散，在相应的刻蚀时间的控制下，使用更多的氟基气体时，可以使得位于相邻第一电极31之间的剩余第一牺牲层24的顶面形成凸起，凸起呈锥形、半球形或半椭球形。或者，氨基气体的流量大于氟基气体的流量，使用更多的氨基气体，在相应的刻蚀时间的控制下，可以使得位于相邻第一电极31之间的剩余第一牺牲层24的顶面形成凹陷，凹陷呈锥形、半球形或半椭球形。干法刻蚀工艺中的刻蚀时间为3s~30s，例如5s、8s、16s、20s。

步骤S500：形成覆盖剩余第一牺牲层和多个第一电极的第二支撑层，第二支撑层的底面形状与剩余第一牺牲层的顶面形状相适配。

参阅图7和图8，在剩余第一牺牲层24远离基底10的一侧，以及多个第一电极31远离基底10的一侧沉积第二支撑层40，第二支撑层40覆盖剩余第一牺牲层24和多个第一电极31。第二支撑层40对各第一电极31远离基底10的一端（顶端）进行支撑，以减少或者避免各第一电极31倾斜或者坍塌。

第二支撑层40的底面形状与相接触的剩余第一牺牲层24的顶面形状相适配，以使第二支撑层40的底面与剩余第一牺牲层24的顶面相贴合，增加了第二支撑层40和剩余第一牺牲层24的接触面积，从而增加了第二支撑层40的黏附性和稳定性，避免出现剥离的情况，以更好地为第一电极31提供支撑。在后续刻蚀第二支撑层40形成第一刻蚀孔41时，不易出现应力问题，从而避免相邻第一电极31互相靠近而发生桥接。

参阅图9至图12，以垂直于基底10且过第二支撑层40的中心线的平面为截面，相邻两个第一电极31之间的第二支撑层40的顶面呈倒三角形（如图9所示）、正三角形（如图10所示）、凹陷的半球形或半椭球形（如图11所示），或者凸向基底10的半球形或半椭球形（如图12所示）。半球形可以为小半球形，半椭球形可以为小半椭球形，其表面小于二分之一的球面或者椭球面。

第二支撑层40的材质包括氮化硅、氮氧化硅或者氮碳化硅，以使第二支撑层40具有一定的硬度，提供稳定支撑。第二支撑层40的材质可以与第一支撑层23的材质相同，即第一支撑层23和/或第二支撑层40的材质包括氮氧化硅、氮化硅或者氮碳化硅，以保证第一支撑层23和第二支撑层40的性能。

在一些示例性中，形成覆盖剩余第一牺牲层24上和多个第一电极31的第二支撑层40，包括：在剩余第一牺牲层24的顶面，以及各第一电极31暴露的侧面和顶面上形成第二支撑层40，第二支撑层40的顶面高于多个第一电极31的顶面。

如图8至图12所示，第二支撑层40填充在多个第一电极31之间，且覆盖多个第一电极31，以使各第一电极31远离基底10的顶面及周向的侧面均覆盖有第二支撑层40，即各第一电极31远离基底10的一端包覆有第二支撑层40。

第二支撑层40的顶面高于多个第一电极31的顶面，第二支撑层40的高度至少高于多个第一电极31凸出剩余第一牺牲层24的高度。示例性的，第二支撑层40的高度为80-100nm，以保证第二支撑层40具有足够的厚度，使得多个第一电极31位于第二支撑层40的内部，从而保证相邻第一电极31之间均填充满第二支撑层40，以保证第一电极31彼此间隔，相互独立。

综上，本公开实施例中的半导体结构的制作方法，在基底10上形成叠层结构20，且叠层结构20远离基底10的最外层为第一牺牲层24。在叠层结构20中形成电容孔25时，一方面降低了叠层结构20的高度，降低了电容孔25的刻蚀深度，从而降低了电容孔25的深宽比，改善了电容孔25的刻蚀不足，使得电容孔25的轮廓形状更好，后续形成在电容孔25内的第一电极31顶部尺寸和底部尺寸的差异较小。另一方面，第一牺牲层24相较于第二支撑层40更易被刻蚀，降低了叠层结构20的顶部膜层刻蚀打开的难度，也可以避免干法刻蚀时等离子体散射被叠层结构20的顶部膜层吸收使得其出现碗状缺陷的问题。通过在叠层结构20的电容孔25内形成导电层30，并在去除部分导电层30的同时去除部分第一牺牲层24，使剩余导电层30形成分立的多个第一电极31，多个第一电极31凸出剩余第一牺牲层24，且剩余第一牺牲层24的顶面具有不平整的形貌。形成覆盖剩余第一牺牲层24和多个第一电极31的第二支撑层40后，第二支撑层40的底面形状与剩余第一牺牲层24的顶面形状相适配，增加了第二支撑层40和剩余第一牺牲层24的接触面积，从而增加了第二支撑层40的黏附性和稳定性，避免出现剥离的情况，以更好地为第一电极31提供支撑。在后续刻蚀第二支撑层40形成第一刻蚀孔41时，不易出现应力问题，进一步避免相邻第一电极31互相靠近而发生桥接，提高半导体结构的良率。

在一些可能的示例中，参阅图13至图15，形成覆盖剩余第一牺牲层24上和多个第一电极31的第二支撑层40（步骤S500）之后，还包括：

步骤S600：刻蚀第二支撑层，在相邻第一电极之间形成贯穿第二支撑层的第一刻蚀孔，第一刻蚀孔暴露剩余第一牺牲层的顶面。

刻蚀第二支撑层40，在第二支撑层40内形成多个第一刻蚀孔41，多个第一刻蚀孔41贯穿第二支撑层40，且暴露剩余第一牺牲层24的顶面，以便于利用第一刻蚀孔41去除剩余第一牺牲层24。其中，第一刻蚀孔41位于相邻第一电极31之间，以实现多个第一电极31共用一个第一刻蚀孔41，以减少第一刻蚀孔41的数量，降低第一刻蚀孔41的制作难度。

参阅图13和图14，在第二支撑层40上形成第一掩膜层50，并通过图形化工艺使得第一掩膜层50形成第一开口，以第一掩膜层50为掩膜，刻蚀第二支撑层40，以在第二支撑层40中形成第一刻蚀孔41，第一掩膜层50可以为叠层。

在一些示例中，参阅图15，三个第一电极31为一个第一电极组，每个第一电极组中的三个第一电极31呈三角形排布，每个第一电极31位于三角形的一个顶点上。多个第一电极组中三个第一电极31的排布形状相同。每个第一电极组对应一个第一刻蚀孔41，且每个第一电极组的三个第一电极31的部分顶面均暴露在相对应的第一刻蚀孔41内。

在另一些示例中，四个第一电极31为一个第一电极组，每个第一电极组中的四个第一电极31呈矩形排布，每个第一电极31位于矩形的一个顶点上。多个第一电极组中四个第一电极31的排布形状相同。每个第一电极组对应一个第一刻蚀孔41，且每个第一电极组的四个第一电极31的部分顶面均暴露在相对应的第一刻蚀孔41内。

步骤S700：利用第一刻蚀孔，沿靠近基底的方向依次刻蚀剩余第一牺牲层、第一支撑层，以及第二牺牲层，去除剩余第一牺牲层和第二牺牲层，并在第一支撑层中形成与第一刻蚀孔相对应的第二刻蚀孔。

参阅图14和图16，叠层结构20的各膜层沿靠近基底10的方向逐层刻蚀。其中，剩余第一牺牲层24暴露在第一刻蚀孔41内，刻蚀暴露的剩余第一牺牲层24，并去除整层的剩余第一牺牲层24，以使第一电极31的部分侧面，以及剩余第一牺牲层24下方的第一支撑层23的顶面暴露。

沿第一刻蚀孔41刻蚀第一支撑层23，在第一支撑层23形成贯穿第一支撑层23的第二刻蚀孔，第二刻蚀孔与第一刻蚀孔41相对应，第二刻蚀孔暴露该第一支撑层23下方的第二牺牲层22。利用第一刻蚀孔41和第二刻蚀孔，刻蚀暴露的第二牺牲层22，并去除整层的第二牺牲层22。重复去除第一支撑层23和第二牺牲层22的过程，直至所有的第二牺牲层22被去除，并在所有的第一支撑层23形成第二刻蚀孔。

步骤S800：形成电容介质层，电容介质层覆盖第一电极暴露的表面。

参阅图17，在第一电极31暴露的表面上沉积电容介质层70，电容介质层70可以为绝缘材料，例如为高介电常数（High k）材料。电容介质层70还覆盖基底10的顶面、第二支撑层40、各第一支撑层23暴露的表面，以便于电容介质层70的制作，并保证电容介质层70将第一电极31包覆隔离。

步骤S900：形成第二电极，第二电极覆盖电容介质层的表面，第二电极、电容介质层和第一电极形成电容结构。

参阅图18，在电容介质层70背离第一电极31的表面上形成第二电极80，第二电极80的材质可以与第一电极31的材质相同。与第一电极31相对应第二电极80间隔设置，即覆盖有第二电极80的第一电极31之间间隔设置，以提高第二电极80与第一电极31相对的面积，第二电极80、电容介质层70和第一电极31形成电容结构，增加电容结构的电容量。

在一些示例中，参阅图2至图5，在基底10上形成叠层结构20（步骤S100），包括：

步骤S101：提供基底，基底包括多个间隔设置的支撑垫，以及覆盖支撑垫的第三支撑层。

在一些示例中，如图2所示，基底10包括衬底11，衬底11可以为硅衬底、锗衬底、锗硅衬底、绝缘体上硅（Silicon On Insulator，简称SOI）衬底，或者绝缘体上锗（GermaniumOn Insulator，简称GOI）衬底等半导体衬底。衬底11内设置有多个间隔设置的有源区，以及多条间隔设置的字线，即字线为埋入式字线。

基底10还包括设置在衬底11上的多条间隔设置的位线、位于相邻位线之间且凸出于位线的多个间隔设置的支撑垫12，以及覆盖支撑垫12和位线的第三支撑层13。第三支撑层13的材质包括氮化硅、氮氧化硅，或者氮碳化硅。第三支撑层13隔离各支撑垫12，并提供支撑平面。

步骤S102：在第三支撑层上沉积叠层结构。

在第三支撑层13上依次沉积至少一个子叠层21和第一牺牲层24，子叠层21包括第二牺牲层22，以及设置在第二牺牲层22上的第一支撑层23。示例性的，叠层结构20包括三个子叠层21和第一牺牲层，相应的，在第一支撑层23上依次沉积第二牺牲层22、第一支撑层23、第二牺牲层22、第一支撑层23和第一牺牲层24，第二牺牲层22、第一支撑层23、第二牺牲层22、第一支撑层23和第一牺牲层24层叠设置。

步骤S103：刻蚀叠层结构，形成多个间隔设置的电容孔，电容孔与支撑垫相对应。

在叠层结构20上形成第二掩膜层60，如图3所示，通过图形化工艺在第二掩膜层60形成多个间隔设置的第二开口61。参阅图4，以第二掩膜层60为掩膜，刻蚀叠层结构20，形成贯穿叠层结构20的电容孔25，电容孔25暴露第三支撑层13，且与支撑垫12相对应，例如电容孔25与支撑垫12相正对。

步骤S104：沿电容孔刻蚀第三支撑层，以使电容孔延伸至第三支撑层，并暴露相对应的支撑垫。

参阅图5，刻蚀暴露在电容孔25内的第三支撑层13，以使电容孔25延伸至支撑垫12，暴露相对应的接触垫，即电容孔25的孔底位于第三支撑层13内。在刻蚀叠层结构20和第三支撑层13的过程中，第二掩膜层60同时也被消耗去除，无需单独去除第二掩膜层60。

本公开实施例还提供一种半导体结构，参阅图18，该半导体结构包括：基底10、设置在基底10上的多个间隔设置的第一电极31、设置在多个第一电极31的侧壁之间的第一支撑层23，以及设置在第一支撑层23远离基底10一侧的第二支撑层40。

其中，基底10为第一电极31提供支撑，示例性的，基底10包括衬底11，衬底11可以为半导体衬底。衬底11内设置有多个间隔设置的有源区，以及多条间隔设置的字线。基底10还包括设置在衬底11上的多条间隔设置的位线、位于相邻位线之间且凸出于位线的多个间隔设置的支撑垫12，以及覆盖支撑垫12和位线的第三支撑层13。第三支撑层13的材质包括氮化硅、氮氧化硅，或者氮碳化硅。第三支撑层13隔离各支撑垫12，并提供支撑平面。

多个第一电极31彼此间隔设置，且多个第一电极31的一端设置在基底10内。多个第一电极31贯穿第三支撑层13，以使第一电极31与支撑垫12对应接触。多个第一电极31的材质可以包括金属，例如钨。多个第一电极31的侧壁之间设置有第一支撑层23，第一支撑层23与第三支撑层13间隔设置，且与多个第一电极31的顶面间隔设置。第一支撑层23可以有多个，多个第一支撑层23沿第一电极31的轴向间隔设置。

多个第一电极31的顶面覆盖有第二支撑层40，即第二支撑层40包覆多个第一电极31远离基底10的一端，以使第二支撑层40的顶面覆盖各第一电极31的顶面，其顶面碗状缺陷较少，可以较好的覆盖第一电极31，为第一电极31提供支撑。

第二支撑层40的底面具有不平整的形貌，例如，位于相邻第一电极31之间的第二支撑层40的底面具有凸起或者凹陷，以使第二支撑层40暴露较多的面积，增加第二支撑层40与其接触膜层的接触面积。

在一些示例中，第二支撑层40的底面为凸起时，凸起呈锥形、半球形或半椭球形；或者，第二支撑层40的底面为凹陷时，凹陷呈锥形、半球形或半椭球形。

以垂直于基底10且过第一电极31的中心线的平面为截面，相邻两个第一电极31之间的第二支撑层40的顶面呈倒三角形（如图9所示）、正三角形（如图10所示）、凹陷的半球形或半椭球形（如图11所示），或者凸向基底10的半球形或半椭球形（如图12所示）。半球形可以为小半球形，半椭球形可以为小半椭球形，其表面小于二分之一的球面或者椭球面。

在一些示例中，半导体结构还包括：电容介质层70，电容介质层70设置在第一电极31暴露的表面；第二电极80，第二电极80设置在电容介质层70表面，第二电极80、电容介质层70和第一电极31形成电容结构。其中，电容介质层70的材质可以为绝缘材料，例如为高介电常数（High k）材料。电容介质层70还覆盖基底10的顶面、第二支撑层40和第一支撑层23暴露的表面，以便于电容介质层70的制作，并保证电容介质层70将第一电极31包覆隔离。

第二电极80的材质可以与第一电极31的材质相同。与第一电极31相对应第二电极80间隔设置，即覆盖有第二电极80的第一电极31之间间隔设置，以提高第二电极80与第一电极31相对的面积，第二电极80、电容介质层70和第一电极31形成电容结构，增加电容结构的电容量。

综上，本公开实施例中的半导体结构包括：基底10、设置在基底10上的多个间隔设置的第一电极31、设置在多个第一电极31的侧壁之间的第一支撑层23，以及设置在第一支撑层23远离基底10一侧的第二支撑层40。第二支撑层40覆盖多个第一电极31的顶面，以及远离基底10的部分侧面，其顶面碗状缺陷较少，可以较好的覆盖第一电极31，为第一电极31提供支撑。第二支撑层40的底面具有不平整的形貌，以使第二支撑层40暴露较多的面积，增加第二支撑层40与其接触膜层的接触面积，以提高半导体结构的良率。

本公开实施例还提供一种存储器，存储器可以为动态随机存储器等。该存储器包括上文实施例中的半导体结构，因而具有良率较高的优点，具体效果参照上文，在此不再赘述。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (13)

1.一种半导体结构的制作方法，其特征在于，包括：

在基底上形成叠层结构，所述叠层结构包括依序叠置的至少一个子叠层和第一牺牲层，所述子叠层包括第二牺牲层和设置在所述第二牺牲层上的第一支撑层；

刻蚀所述叠层结构，以形成贯穿所述叠层结构的多个电容孔，所述电容孔暴露所述基底；

在所述电容孔内和所述第一牺牲层上形成导电层，所述导电层位于所述电容孔内，且覆盖所述第一牺牲层的顶面；

去除部分所述导电层和部分所述第一牺牲层，剩余导电层分别位于多个电容孔内，并形成为分立的多个第一电极，所述第一电极凸出于剩余第一牺牲层，且所述剩余第一牺牲层的顶面具有不平整的形貌；

形成覆盖所述剩余第一牺牲层和多个所述第一电极的第二支撑层，所述第二支撑层的底面形状与所述剩余第一牺牲层的顶面形状相适配。

2.根据权利要求1所述的制作方法，其特征在于，采用无掩模的干法刻蚀工艺，对所述导电层和所述第一牺牲层进行刻蚀，以使所述第一电极凸出于所述剩余第一牺牲层，且所述剩余第一牺牲层的顶面具有不平整的形貌，其中，所述干法刻蚀工艺的刻蚀气体至少包括氯基、氟基，以及氨基的混合气体。

3.根据权利要求2所述的制作方法，其特征在于，所述氨基气体的流量小于所述氟基气体的流量，以使所述位于相邻所述第一电极之间的所述剩余第一牺牲层的顶面形成凸起。

4.根据权利要求2所述的制作方法，其特征在于，所述氨基气体的流量大于所述氟基气体的流量，以使所述位于相邻所述第一电极之间的所述剩余第一牺牲层的顶面形成凹陷。

5.根据权利要求2-4任一项所述的制作方法，其特征在于，所述干法刻蚀工艺中的刻蚀时间为3s~30s。

6.根据权利要求1-4任一项所述的制作方法，其特征在于，形成覆盖所述剩余第一牺牲层上和多个所述第一电极的第二支撑层，包括：

在所述剩余第一牺牲层的顶面，以及各所述第一电极暴露的侧面和顶面上形成所述第二支撑层，所述第二支撑层的顶面高于多个所述第一电极的顶面。

7.根据权利要求6所述的制作方法，其特征在于，所述第二支撑层的高度为80-100nm。

8.根据权利要求1-4任一项所述的制作方法，其特征在于，形成第二支撑层之后，还包括：

刻蚀所述第二支撑层，在相邻所述第一电极之间形成贯穿所述第二支撑层的第一刻蚀孔，所述第一刻蚀孔暴露所述剩余第一牺牲层的顶面；

利用所述第一刻蚀孔，沿靠近所述基底的方向依次刻蚀所述剩余第一牺牲层、所述第一支撑层，以及所述第二牺牲层，去除所述剩余第一牺牲层和所述第二牺牲层，并在所述第一支撑层中形成与所述第一刻蚀孔相对应的第二刻蚀孔；

形成电容介质层，所述电容介质层覆盖所述第一电极暴露的表面；

形成第二电极，所述第二电极覆盖所述电容介质层的表面，所述第二电极、所述电容介质层和所述第一电极形成电容结构。

9.一种半导体结构，其特征在于，包括：

基底；

设置在所述基底上的多个间隔设置的第一电极；

设置在多个所述第一电极的侧壁之间的第一支撑层；

设置在所述第一支撑层远离所述基底一侧的第二支撑层，所述第二支撑层的顶面覆盖所述第一电极的顶面，且所述第二支撑层的底面具有不平整的形貌。

10.根据权利要求9所述的半导体结构，其特征在于，位于相邻所述第一电极之间的所述第二支撑层的底面具有凸起或者凹陷。

11.根据权利要求9所述的半导体结构，其特征在于，所述第二支撑层的底面为凸起时，所述凸起呈锥形、半球形或半椭球形；

或者，所述第二支撑层的底面为凹陷时，所述凹陷呈锥形、半球形或半椭球形。

12.根据权利要求9-11任一项所述的半导体结构，其特征在于，所述半导体结构还包括：

电容介质层，所述电容介质层设置在所述第一电极暴露的表面；

第二电极，所述第二电极设置在所述电容介质层的表面，所述第二电极、所述电容介质层和所述第一电极形成电容结构。

13.一种存储器，其特征在于，包括权利要求9-12任一项所述的半导体结构。

Images