CN115274564A

CN115274564A - 半导体结构的制造方法

Info

Publication number: CN115274564A
Application number: CN202211035501.4A
Authority: CN
Inventors: 邵波
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2022-08-26
Filing date: 2022-08-26
Publication date: 2022-11-01

Abstract

本公开提供一种半导体结构的制造方法，包括：形成贯穿叠层结构的多个电容孔，叠层结构包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；形成包括随形覆盖电容孔表面的第一导电材料段及覆盖叠层结构顶面的第二导电材料段的导电材料层；在导电材料层上形成具有多个开口的硬掩模层，以硬掩模层为掩模对导电材料层和第一支撑层进行刻蚀，以将开口转移至第一牺牲层上，并去除剩余的硬掩模层；沿开口去除第一牺牲层；沿开口对导电材料层和第二支撑层进行刻蚀，以将开口继续转移至第二牺牲层上；去除剩余的第二导电材料段；沿开口去除第二牺牲层，剩余的第一导电材料段形成为底部电极，剩余的第一支撑层和第二支撑层支撑底部电极。

Description

半导体结构的制造方法

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体结构的制造方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)需要在器件结构中设置存储器电容，存储器电容受晶体管控制，通过存储电荷的方式保存数据。在制作存储器电容时，

但是，随着动态随机存储器的尺寸不断缩小、集成度不断提高，持续开发更高的深宽比的电容矩阵，提高电容的存储和减少短路故障，制备这些电容矩阵时，需要考虑控制电容矩阵的表面形貌缺陷。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开实施例的目的在于提供一种半导体结构的制造方法，改善了电容表面的形貌缺陷。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开实施例的一个方面，提供了一种半导体结构的制造方法，该制造方法包括：

提供衬底，所述衬底包括阵列区域，在所述阵列区域上形成叠层结构，形成贯穿所述叠层结构的多个电容孔，所述叠层结构在背离所述衬底的方向上包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；

形成导电材料层，所述导电材料包括随形覆盖所述电容孔表面的第一导电材料段，以及覆盖所述叠层结构顶面的第二导电材料段；

在所述导电材料层背离所述衬底的一侧形成硬掩模层，所述硬掩模层中具有多个开口，各所述开口暴露出部分所述第二导电材料段；

以所述硬掩模层为掩模，对所述导电材料层和所述第一支撑层进行刻蚀，以将所述开口转移至所述第一牺牲层上，并去除剩余的所述硬掩模层；

沿所述开口去除所述第一牺牲层；

沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上；

去除剩余的所述第二导电材料段；

沿所述开口去除所述第二牺牲层，剩余的所述第一导电材料段形成为底部电极，剩余的第一支撑层和所述第二支撑层支撑所述底部电极。

在本公开的一种示例性实施例中，以所述硬掩模层为掩模，通过第一干法刻蚀制程对所述导电材料层和所述第一支撑层进行刻蚀，其中，所述第一干法刻蚀制程的刻蚀气体包括Cl₂、SF₆、CF₄、C₂F₂中的至少一种。

在本公开的一种示例性实施例中，通过无掩模的第二干法刻蚀制程，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上，其中，所述第二干法刻蚀制程中，对所述导电材料层的刻蚀速率小于对所述第二支撑层的刻蚀速率。

在本公开的一种示例性实施例中，所述第二干法刻蚀制程中的刻蚀气体包括刻蚀气体包括Cl₂、N₂、O₂、Ar，所述Cl₂、N₂、O₂、Ar的比例为(0～20)：(0～1)(0.1～2)：(0～10)。

在本公开的一种示例性实施例中，所述第二干法刻蚀制程中源功率和所述偏置功率的比例为1：(0.1～0.5)。

在本公开的一种示例性实施例中，所述第二干法刻蚀制程中卡盘温度为10℃-30℃，刻蚀时间150s-250s，以及刻蚀压力为5mTorr-20mTorr。

在本公开的一种示例性实施例中，去除剩余的所述第二导电材料段后，还包括去除部分所述第一导电材料段，其中，通过无掩模的第三干法刻蚀制程，去除剩余的所述第二导电材料段，所述第三干法刻蚀制程中，对所述导电材料层的刻蚀速率大于对所述第一支撑层的刻蚀速率。

在本公开的一种示例性实施例中，所述第三干法刻蚀制程中的刻蚀气体包括Cl₂、N₂、O₂、Ar，所述Cl₂、N₂、O₂、Ar的比例为(1～10)：(0.1～2)：(0～0.1)：(20～50)。

在本公开的一种示例性实施例中，所述第三干法刻蚀制程中源功率和所述偏置功率的比例为1：(0.01～0.3)。

在本公开的一种示例性实施例中，所述第三干法刻蚀制程中卡盘温度20℃-50℃，刻蚀时间10s-60s，以及刻蚀压力为5mTorr-20mTorr。

在本公开的一种示例性实施例中，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上之后，所述制造方法还包括：

使用氮气或者惰性气体进行吹扫。

在本公开的一种示例性实施例中，吹扫的流量为100sccm-300sccm。

在本公开的一种示例性实施例中，吹扫过程中的源功率和偏置功率的比例为1：(0.01～0.1)。

在本公开的一种示例性实施例中，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上的同时，去除剩余的所述第二导电材料段。

在本公开的一种示例性实施例中，所述制造方法还包括：

形成随形覆盖所述底部电极表面的介电层；

形成覆盖所述介电层表面的顶部电极。

本公开提供的半导体结构的制造方法，首先，在随形覆盖电容孔表面的第一导电材料段，以及覆盖叠层结构顶面的第二导电材料段后，直接在导电材料层背离衬底的一侧形成了硬掩模层，未去除位于叠层结构顶面上的第二导电材料段，减少了一道制程，节约了制造成本；其次，在后续去除第一牺牲层、部分第二支撑层以及第二牺牲层时，第一支撑层的表面被第二导电材料段覆盖，第二导电材料段形成了第一支撑层的保护层，改善了在刻蚀过程中对第一支撑层表面形貌的损害，减少对第一支撑层的损耗，进而提高对高深宽比电容的支撑力；此外，本公开实施例可以控制调控位于电容孔内第一导电材料段和所述第一支撑层之间的高度差的高度，从而有效地调控电容矩阵的表面形貌，避免了构成底部电极的第一导电材料段高于第一支撑层时，随着电容孔洞直径减小，出现坍塌而导致电容短路等情况出现。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为本公开的一种实施例提供的半导体结构的制造方法的流程图；

图2-图4为本公开的一种实施例提供的叠层结构中形成电容孔的工序图；

图5为本公开的一种实施例提供的叠层结构中形成电容孔后的俯视图；

图6为图5中A-A面的截面图；

图7为本公开的一种实施例提供的形成导电材料层的俯视图；

图8为图7中A-A面的截面图；

图9为本公开的一种实施例提供的形成硬掩模层的示意图；

图10为本公开的一种实施例提供的对硬掩模层进行图案化的示意图；

图11为本公开的一种实施例提供的图案化后的硬掩模层的俯视图；

图12为图11中A-A面的截面图；

图13为本公开的一种实施例提供的形成电容打开孔的示意图；

图14为本公开的一种实施例提供的去除第一牺牲层的示意图；

图15为本公开的一种实施例提供的去除电容打开孔暴露出的第二支撑层的示意图；

图16为本公开的一种实施例提供的去除位于叠层结构顶面上的导电材料层的示意图；

图17为本公开的一种实施例提供的去除第二牺牲层的示意图；

图18为本公开的一种实施例提供的形成介电层的示意图；

图19为本公开的一种实施例提供的形成顶部电极的示意图；

图20为本公开的一种实施例提供的形成填充层的示意图；

图21为本公开的一种实施例提供的第一支撑层和底部电极的高度的高度差与去除位于叠层结构顶面上的第二导电材料段时刻蚀时间的关系示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

目前，常见电容上表面形貌缺陷主要有三种类型，(1)电容矩阵与电容矩阵之间的形貌缺陷，影响结构稳定性导致边缘电容失去支撑倒塌；(2)单独电容矩阵边缘形貌缺陷，会影响后续电容封装，沉积硅化物形貌异常且难以刻蚀；(3)沉积在电容孔表面的底部电极高于支撑层，随着电容孔洞直径减小，坍塌会导致电容短路影响其他正常电容。

针对上述技术问题，本公开的实施例首先提供了一种半导体结构的制造方法，如图1所示，该半导体结构的制造方法包括：

步骤S100、提供衬底，衬底包括阵列区域，在阵列区域上形成叠层结构，形成贯穿叠层结构的多个电容孔，叠层结构在背离衬底的方向上包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层；

步骤S200、形成导电材料层，导电材料包括随形覆盖电容孔表面的第一导电材料段，以及覆盖叠层结构顶面的第二导电材料段；

步骤S300、在导电材料层背离衬底的一侧形成硬掩模层，硬掩模层中具有多个开口，各开口暴露出部分第二导电材料段；

步骤S400、以硬掩模层为掩模，对导电材料层和第一支撑层进行刻蚀，以将开口转移至第一牺牲层上，并去除剩余的硬掩模层；

步骤S500、沿开口去除第一牺牲层；

步骤S600、沿开口对导电材料层和第二支撑层进行刻蚀，以将开口继续转移至第二牺牲层上；

步骤S700、去除剩余的第二导电材料段；

步骤S800、沿开口去除第二牺牲层，剩余的第一导电材料段形成为底部电极，剩余的第一支撑层和第二支撑层支撑底部电极。

本公开对半导体结构不作具体限制，下面，将结合附图和具体的实施例对本公开提供的半导体结构的制造方法中的各步骤进行详细的说明。

请参阅图1，在步骤S100中，提供衬底，衬底包括阵列区域，在阵列区域上形成叠层结构，形成贯穿叠层结构的多个电容孔，叠层结构在背离衬底的方向上包括交替设置的第二牺牲层、第二支撑层、第一牺牲层和第一支撑层。

具体地，提供衬底100，衬底100上包括阵列区域和外围区域(即为包围阵列区域的边缘区域，图中未示出)，例如可以在阵列区域和外围区域上交替形成牺牲层和支撑层，形成叠层结构200，叠层结构200的顶层结构为支撑层。如图2所示，在衬底100上交替形成第二牺牲层240、第二支撑层230、第一牺牲层220和第一支撑层210，第一支撑层210为叠层结构200的顶层。当然，叠层结构200还可包括第三牺牲层和第三支撑层，例如在衬底100上交替形成第三牺牲层、第三支撑层、第二牺牲层240、第二支撑层230、第一牺牲层220和第一支撑层210。叠层结构200的牺牲层和支撑层的具体叠层数量和叠层高度可根据底部电极的高度进行设置，本公开对此不做限制。需要注意是，本公开实施例中的提供的半导体结构主要位于阵列区域，因此，本公开实施例描述的过程主要针对阵列区域进行，对于外围区域的结构可以根据实际的需要进行相应的调整。

如图3所示，在衬底100上形成叠层结构200之后，在阵列区域，在叠层结构200的表面上形成图案化的掩模层，例如图案化的第一光刻胶层910，图案化的第一光刻胶层910暴露出部分叠层结构200的顶面。

如图4所示，通过图案化的第一光刻胶层910对叠层结构200进行刻蚀，形成贯穿叠层结构200的多个电容孔300，电容孔300暴露出部分衬底。

如图5所示，形成的多个电容孔300中相邻的六个电容孔300在水平面内呈正六边形排列，正六边形的每个顶角均设有一个电容孔300，且正六边形的中心设有一个电容孔300，电容孔300的排列方式为六边形最密堆积结构(Hexagonal Closest Packed，HCP)，电容孔300的数量决定了DRAM器件中存储器电容的数量，基于该HCP结构，可以在后续步骤中形成紧密排列的存储器电容，进而提高DRAM器件中存储器电容的排布密度和集成度，从而保证DRAM器件的数据存储量。

如图2至5所示，衬底100为半导体衬底，衬底100的阵列区域中形成多个有源区(图中未示出)和隔离结构(图中未示出)，多个有源区呈阵列式排布，且相邻设置的有源区之间均设有隔离结构，而且每个有源区中均形成有至少一个晶体管以及贯穿有源区的字线结构，有源区的表面形成有位线结构。其中，每个晶体管的栅极电性连接至字线结构，漏极电性连接至位线结构，源极电性连接至电容的底部电极，从而向电容存取数据。

如图2至5所示，衬底100的阵列区域中还形成有多个接触焊盘110，且多个接触焊盘110在水平面内规则排列，形成贯穿叠层结构200的多个电容孔300之后，每个接触焊盘110对应一个电容孔300露出，进而接触焊盘110的一端接触底部电极，另一端接触晶体管的源极。其中，形成接触焊盘110的材料可以为钨、铝、铜、钛、钽、多晶硅中的一种或多种。

如图2至图5所示，相邻的接触焊盘110之间还形成有间隔层，以隔离不同的接触焊盘110，从而防止不同的接触焊盘110之间发生短路现象，以提高DRAM的可靠性。其中，形成间隔层的材料可以为氮化硅(SiN)、氧化硅(SiO₂)、氧化铝(Al₂O₃)中的一种或多种。

如图2至5所示，形成第一牺牲层220、第二牺牲层240的材料包括二氧化硅(SiO₂)、硼磷硅玻璃(BPSG)、正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)和氟硅玻璃(FSG)中的一种或多种。其中，形成第一支撑层210、第二支撑层230的材料包括氮化硅(Si₃N₄)、氮氧化硅、碳氮化硅中的至少一种。

返回参阅图1，在骤S200中，形成导电材料层，导电材料包括随形覆盖电容孔表面的第一导电材料段，以及覆盖叠层结构顶面的第二导电材料段。

具体地，如图6至8所示，可采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积导电材料，导电材料覆盖电容孔300的侧壁、底面以及叠层结构200的顶面，形成导电材料层410，导电材料层410包括随形覆盖电容孔300表面的第一导电材料段411和覆盖叠层结构顶面的第二导电材料段412。位于电容孔300中的第二导电材料段412为杯式结构；当然，还可通过导电材料填充满电容孔300，从而位于电容孔300中的第二导电材料段412为柱式结构。

其中，形成导电材料层410的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，例如氮化钛(TiN)，硅化钛(TiSi)，硅化镍(NiSi)，硅氮化钛(TiSixNy)等。

返回参阅图1，在步骤S300中，在导电材料层背离衬底的一侧形成硬掩模层，硬掩模层中具有多个开口，各开口暴露出部分第二导电材料段。

具体地，如图9所示，可通过化学气相沉积工艺沉积第一材料，第一材料覆盖在导电材料层410背离第一支撑层210的表面，形成第一材料层510。其中，第一材料可以为碳化物，例如，第一材料可以为晶体碳或非晶碳等材料

接着，可通过化学气相沉积工艺或物理气相沉积工艺沉积第二材料，第二材料覆盖在第一材料层510的顶面，形成第二材料层520。其中，第二材料可以为氮化硅、氮氧化硅等材料。

第一材料层510与第二材料层520组合形成硬掩膜层500。形成的硬掩膜层500包括第一材料层510和第二材料层520双层结构，使第一材料相对于第二材料具有高刻蚀选择比，以使刻蚀第一材料层510时，第二材料层520不会被刻蚀损伤，保证后续刻蚀形成的开口具有高精度的形貌和尺寸。

接着，如图10所示，在第二材料层520的顶面形成第二光刻胶层920，图案化第二光刻胶层920，图案化的第二光刻胶层920暴露出部分第二材料层520的顶面。

接着，如图11和图12所示，通过图案化的第二光刻胶层920对硬掩膜层500进行刻蚀，以在硬掩膜层500上形成多个开口530，各开口530至少暴露出叠层结构200部分顶面上的第二导电材料段412。

其中，各开口530在衬底100上形成的投影和一个电容孔300在衬底100上形成的投影存在部分重合区域；或者，各开口530在衬底100上形成的投影和多个电容孔300在衬底100上形成的投影存在部分重合区域。

各开口530在衬底100上形成的投影和多个电容孔300在衬底100上形成的投影存在部分重合区域时，将多个电容孔300分为多组，每组包括数个相邻设置的电容孔300，各开口530在衬底100上形成的投影和一组中的数个电容孔300在衬底100上形成的投影均存在部分重合区域。示例性，如图11所示，一组电容孔300包括三个电容孔300；当然，一组电容孔300还可包括两个电容孔、四个电容孔、六个电容孔、八个电容孔或其它数量的电容孔，本公开对此不做限制。

需要说明的是，各电容在衬底100上形成的投影的重合区域越大，电容孔300中第一导电材料段411被开口530暴露出的面积越大，在后续刻蚀叠层结构200的过程中第一导电材料段411被刻蚀损伤的风险增大，但重合部分的面积过小，会导致后续刻蚀叠层结构200的工艺窗口太小。因此，本公开以三至五个电容孔300为一组，各开口530在衬底100上形成的投影和每组中的三至五个电容孔300在衬底100上形成的投影均存在部分重合区域。以使各第一导电材料段411被开口530暴露出面积较小，减小后续刻蚀叠层结构200对第一导电材料段411的损耗，还能保证开口530能够为后续刻蚀叠层结构200提供足够大的工艺窗口，保证后续制程的顺利进行。

返回参阅图1，在步骤S400中，以硬掩模层为掩模，对导电材料层和第一支撑层进行刻蚀，以将开口转移至第一牺牲层上，并去除剩余的硬掩模层。

具体地，如图12和图13所示，图案化的硬掩膜层500中的开口530暴露出导电材料层410，图案化的硬掩膜层500为掩模，进行第一干法刻蚀制程，去除开口530暴露出的第二导电材料段412，以及其下方的第一支撑层210和部分第一导电材料段411，进而将该开口图形转移至第一牺牲层220上，此时，该开口图形称为电容打开孔600。

其中，第一干法刻蚀制程的刻蚀气体可包括Cl₂(氯气)、SF₆(六氟化硫)、CxFx(氟化碳，例如CF₄、C₂F₂)中的至少一种。本公开实施例中的导电材料层410的厚度例如为2～10nm，第一支撑层210的厚度较大，例如为100～500nm，通过上述范围内的第一干法刻蚀制程条件下，可以容易打开导电材料层410，并充分刻蚀第一支撑层210，进而完全可以将图形转移至第一牺牲层220，形成电容打开孔600。

如图13所示，以形成电容打开孔600之后，去除剩余的硬掩膜层500。其中，通过气体去除硬掩膜层500的刻蚀产物为含氮或含氢的挥发性物质，刻蚀产物不会和导电材料层410的材料发生反应。

返回参阅图1，在步骤S500中，沿开口去除第一牺牲层。

具体地，如图14所示，例如通过湿法蚀刻去除第一牺牲层220。示例的，向开口，也即电容打开孔600中注入蚀刻溶液，例如酸液，通过酸液溶解第一牺牲层220以将第一牺牲层220全部去除，暴露出第二支撑层230。

需要说明的是，可以根据第一牺牲层220的具体材料，选择相应的湿法蚀刻溶液，从而提高湿法蚀刻的效率，并保证第一牺牲层220被完全蚀刻干净。

返回参阅图1，在步骤S600中，沿开口对导电材料层和第二支撑层进行刻蚀，以将开口继续转移至第二牺牲层上。

具体地，如图15所示，第一牺牲层220被完全蚀刻干净后，沿开口对暴露出的导电材料层410和第二支撑层230进行第二干法刻蚀制程，通过无掩模的第二干法刻蚀制程，沿开口对导电材料层410和第二支撑层230进行刻蚀，并通过第二支撑层230上第二干法刻蚀制程形成的开口对第二牺牲层240的表面形成了部分刻蚀，以将开口继续转移至第二牺牲层240上。

其中，第二干法刻蚀制程中，对导电材料层410的刻蚀速率小于对第二支撑层230的刻蚀速率，即，第二支撑层230对导电材料层410的刻蚀选择比高(NIT/TIN)，从而，在刻蚀过程中，位于第一支撑层210表面的第二导电材料段412可以作为刻蚀第二支撑层230的牺牲层，可以快速地打开第二支撑层230，而对导电材料层410的损伤少，进而减少对顶部第一支撑层210消耗损伤，第一支撑层210的表面形貌较好，不仅提高对高深宽比电容的支撑力，还使得导电材料层410的第一导电材料段412和第一支撑层210之间的高度差可控。

在一些实施例中，第二干法刻蚀制程中的刻蚀气体包括Cl₂、N₂、O₂、Ar，Cl₂、N₂、O₂、Ar的比例为(0～20)：(0～1)(0.1～2)：(0～10)，例如Cl₂：N₂：O₂：Ar＝6:0:0.7:2、8:0.1:1:2。

此外，又例如，第二干法刻蚀制程中源功率和所述偏置功率的比例为1：(0.1～0.5)，例如source Power(源功率)：bias power(偏置功率)＝1：0.2、1：0.3、1：0.4，通过调整源功率和偏置功率之间的比例可以控制等离子体轰击不同材料表面的强弱。

此外，还例如，第二干法刻蚀制程中的静电卡盘温度10℃-30℃，例如23℃、25℃、28℃，时间150s-250s，例如165s、173s、200s，压力5mTorr-20mTorr，例如8mTorr、12mTorr、18mTorr。

在上述范围内的第二干法刻蚀制程条件，可以有效地使得导电材料层410的刻蚀速率小于对第二支撑层230的刻蚀速率，第二支撑层230对导电材料层410的刻蚀选择比高。

返回参阅图1，在步骤S700中，去除剩余的第二导电材料段。

具体地，如图16所示，通过无掩模的第三干法刻蚀制程，去除剩余的第二导电材料段412和去除部分第一导电材料段411。其中，第三干法刻蚀制程中，对导电材料层410的刻蚀速率大于对第一支撑层210的刻蚀速率，即，导电材料层410对第一支撑层210刻蚀选择比高。

在一些实施例，第三干法刻蚀制程可大幅改善导电材料层410对第一支撑层210刻蚀选择比(TIN/NIT)，从而在刻蚀导电材料层410的第一导电材料段411和第二导电材料段412时，控制对顶部第一支撑层210刻蚀。

本公开实施例中，先后通过高选择比的NIT/TIN和TIN/NIT，可以控制第一支撑层210和侧壁处第一导电材料段411的消耗，可以调控第一支撑层210与第一导电材料段411中非电容打开孔位置部分(被硬掩模层500遮盖的部分)的高度差ΔH，从而实现调整电容矩阵中非电容打开孔位置(即被硬掩膜层500遮盖的位置)的表面形貌。

在一些实施例中，第三干法刻蚀制程中的刻蚀气体包括Cl₂、N₂、O₂、Ar，Cl₂、N₂、O₂、Ar的比例为(1～10)：(0.1～2)：(0～0.1)：(20～50)，例如Cl₂：N₂：O₂：Ar＝1:0.5:0:20、2:1:0.02:30。

此外，又例如，第三干法刻蚀制程中源功率和偏置功率的比例为1：(0.01～0.3)，例如source Power(源功率)：bias power(偏置功率)＝1:0.1、1:0.2、1:0.25。

其中，第三干法刻蚀制程中静电卡盘温度20℃-50℃，例如30℃、35℃、45℃，时间10s-60s，例如15s、30s、40s，压力5mTorr-20mTorr，例如8mTorr、12mTorr、18mTorr。

在上述范围内的第三干法刻蚀制程条件，可以有效地使得导电材料层410的刻蚀速率大于对第一支撑层210的刻蚀速率，导电材料层410对第一支撑层210的刻蚀选择比高，调整电容矩阵的形貌。

至此，如图16和图21所示，去除位于叠层结构200顶面上的第二导电材料段412之后，位于电容孔300中的第一导电材料段411形成了底部电极413。如图21所示(横坐标为刻蚀时间T/s，纵坐标为高度差△H/nm)，可通过观察到随着刻蚀时间的变化，通过上述范围内的刻蚀条件下，控制侧壁底部电极413和第一支撑层210的高度差△H，即底部电极413的顶面与第一支撑层210顶面之间的高度差△H，从而可以根据半导体制造工艺的需求，例如良率的需求，选择需要的高度差△H。

如图16所示，通过导电材料层410/第一支撑层210刻蚀选择比高的第三干法刻蚀制程中后，去除位于叠层结构200顶面上的第二导电材料段412之后，第一支撑层210表面形貌好，且第一支撑层210顶面高度高于底部电极413的顶面，从而保证了第一支撑层210对底部电极413的支撑作用，避免了底部电极413高于第一支撑层210时随着电容孔洞直径减小，出现坍塌而导致电容短路等情况出现。

其中，在本公开的另一些实施例中，去除位于叠层结构200顶面上的第二导电材料段412之前，制造方法还包括：在第二干法刻蚀制程之后，还包括使用氮气或者惰性气体进行吹扫，以去除第二干法刻蚀制程产生的副产物。具体地，在去除电容打开孔600暴露出的第二支撑层230之后，第二干法刻蚀制程在半导体初始结构上形成有副产物，在半导体初始结构的堆积，可通过N₂或者惰性气体进行吹扫处理，以清除第二干法刻蚀制程产生的副产物，使得所述导电材料层410的表面清洁，不仅利于降低对后续第三干法刻蚀制程的影响，还有利于后续介电层、和顶部电极材料的沉积。

在一些实施例中，N₂流量为100sccm-300sccm，例如120sccm、200sccm、240sccm，source Power(源功率)/bias power(偏置功率)为1：(0.01～0.1)，例如为1:0.01、1:0.02、1:0.05，例如静电卡盘温度20℃-40℃，例如为25℃、30℃，时间10～20s，例如为15s、18s，压力5mTorr-20mTorr，例如8mTorr、12mTorr、18mTorr。在该范围内的N₂吹扫，可以有效地保证所述导电材料层410表面的洁净，而又有效地控制成本。

在本公开的另一种实施例中，沿开口对导电材料层和第二支撑层进行刻蚀，以将开口继续转移至第二牺牲层上的同时，去除剩余的第二导电材料段。

具体地，在第一牺牲层220被完全蚀刻干净后，沿开口对暴露出的导电材料层410和第二支撑层230进行第二干法刻蚀制程，通过无掩模的第二干法刻蚀制程，沿开口对导电材料层410和第二支撑层230进行刻蚀，以将开口继续转移至第二牺牲层240上。

其中，第二干法刻蚀制程中，对导电材料层410的刻蚀速率小于对第二支撑层230的刻蚀速率，但位于第二导电材料段412的厚度相对较薄，通过第二干法刻蚀制程刻蚀第二支撑层230以将图形转移到第二牺牲层240上时，能够将第一支撑层210表面的第二导电材料段412同时去除，以露出第一支撑层210。

返回参阅图1，在步骤S800中，沿开口去除第二牺牲层，剩余的第一导电材料段形成为底部电极，剩余的第一支撑层和第二支撑层支撑底部电极。

具体地，如图17所示，通过湿法蚀刻去除第二牺牲层240。示例的，向电容打开孔600中注入蚀刻溶液，例如酸液，通过酸液溶解第二牺牲层240以将第二牺牲层240全部去除，暴露出第二支撑层230。

需要说明的是，可以根据第二牺牲层240的具体材料，选择相应的湿法蚀刻溶液，从而提高湿法蚀刻的效率，并保证第二牺牲层240被完全蚀刻干净。

具体地，如图18所示，制造方法还包括：形成覆盖底部电极413及叠层结构200表面的介电层420。可以采用原子层沉积工艺沉积形成介电层420，介电层420的材料为高介电材料(High-k)，高介电材料的介电常数大于二氧化硅的介电常数。介电层420覆盖底部电极413暴露的侧壁以及支撑结构。示例的，介电层420的材料可以为二氧化铪、二氧化钛、氧化铝、氧化镧等。

具体地，如图19所示，制造方法还包括：形成覆盖介电层420表面的顶部电极430。可以采用原子层沉积工艺沉积形成顶部电极430，顶部电极430的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物。示例的，顶部电极430的材料可以包括氮化钛、硅化钛、硅化镍、硅氮化钛)中的一种或两种。

具体地，如图20所示，制造方法还包括：形成覆盖顶部电极430的填充层700。形成顶部电极430之后，沉积导电材料填充顶部电极430之间缝隙，形成填充层700。示例的，填充层700的材料包括硅锗化合物。

本公开制造的半导体结构可为半导体存储器，半导体存储器可为计算存储器(例如DRAM、SRAM、DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM等)、消费型存储器(例如，DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM、SDR SDRAM等)、图形存储器(例如，DDR3 SDRAM、GDDR3 SDMRA、GDDR4 SDRAM、GDDR5 SDRAM等)、移动存储器等等。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims

1.一种半导体结构的制造方法，其特征在于，包括：

沿所述开口去除所述第一牺牲层；

去除剩余的所述第二导电材料段；

2.根据权利要求1所述的制造方法，其特征在于，以所述硬掩模层为掩模，通过第一干法刻蚀制程对所述导电材料层和所述第一支撑层进行刻蚀，其中，所述第一干法刻蚀制程的刻蚀气体包括Cl₂、SF₆、CF₄、C₂F₂中的至少一种。

3.根据权利要求1所述的制造方法，其特征在于，通过无掩模的第二干法刻蚀制程，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上，其中，所述第二干法刻蚀制程中，对所述导电材料层的刻蚀速率小于对所述第二支撑层的刻蚀速率。

4.根据权利要求3所述的制造方法，其特征在于，所述第二干法刻蚀制程中的刻蚀气体包括Cl₂、N₂、O₂、Ar，所述Cl₂、N₂、O₂、Ar的比例为(0～20)：(0～1)(0.1～2)：(0～10)。

5.根据权利要求3所述的制造方法，其特征在于，所述第二干法刻蚀制程中源功率和偏置功率的比例为1：(0.1～0.5)。

6.根据权利要求3所述的制造方法，其特征在于，所述第二干法刻蚀制程中卡盘温度为10℃-30℃，刻蚀时间150s-250s，以及刻蚀压力为5mTorr-20mTorr。

7.根据权利要求1～6任意一项所述的制造方法，其特征在于，去除剩余的所述第二导电材料段后，还包括去除部分所述第一导电材料段，其中，通过无掩模的第三干法刻蚀制程，去除剩余的所述第二导电材料段和去除部分所述第一导电材料段，所述第三干法刻蚀制程中，对所述导电材料层的刻蚀速率大于对所述第一支撑层的刻蚀速率。

8.根据权利要求7所述的制造方法，其特征在于，所述第三干法刻蚀制程中的刻蚀气体包括Cl₂、N₂、O₂、Ar，所述Cl₂、N₂、O₂、Ar的比例为(1～10)：(0.1～2)：(0～0.1)：(20～50)。

9.根据权利要求7所述的制造方法，其特征在于，所述第三干法刻蚀制程中源功率和偏置功率的比例为1：(0.01～0.3)。

10.根据权利要求7所述的制造方法，其特征在于，所述第三干法刻蚀制程中卡盘温度20℃-50℃，刻蚀时间10s-60s，以及刻蚀压力为5mTorr-20mTorr。

11.根据权利要求1～6任意一项所述的制造方法，其特征在于，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上之后，所述制造方法还包括：

使用氮气或者惰性气体进行吹扫。

12.根据权利要求11所述的制造方法，其特征在于，吹扫的流量为100sccm-300sccm。

13.根据权利要求11所述的制造方法，其特征在于，吹扫过程中的源功率和偏置功率的比例为1：(0.01～0.1)。

14.根据权利要求1所述的制造方法，其特征在于，沿所述开口对所述导电材料层和所述第二支撑层进行刻蚀，以将所述开口继续转移至所述第二牺牲层上的同时，去除剩余的所述第二导电材料段。

15.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：

形成随形覆盖所述底部电极表面的介电层；

形成覆盖所述介电层表面的顶部电极。