KR920013756A - 화합물반도체소자 및 그 제조방법 - Google Patents

화합물반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR920013756A
KR920013756A KR1019900020357A KR900020357A KR920013756A KR 920013756 A KR920013756 A KR 920013756A KR 1019900020357 A KR1019900020357 A KR 1019900020357A KR 900020357 A KR900020357 A KR 900020357A KR 920013756 A KR920013756 A KR 920013756A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
compound semiconductor
semiconductor
region
Prior art date
Application number
KR1019900020357A
Other languages
English (en)
Other versions
KR930007759B1 (ko
Inventor
김종렬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900020357A priority Critical patent/KR930007759B1/ko
Publication of KR920013756A publication Critical patent/KR920013756A/ko
Application granted granted Critical
Publication of KR930007759B1 publication Critical patent/KR930007759B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음

Description

화합물반도체소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명에 따른 화합물반도체소자의 수직단면도,제4(A)~(D)도는 이 발명에 따른 화합물반도체소자의 제조공정도이다

Claims (12)

  1. 이종접합 바이폴라트랜지스터와 델타도프드 전계효과트랜지스터를 구비한 화합물반도체소자에 있어서, 반절연성 화합물반도체 기판상의 일측에 형성되어 부콜렉터영역이 되는 제1도전형의 제1반도체층과, 상기 제1반도체층의 소정부분에 형성되며 콜렉터영역이 되는 제1도전형의 제2반도체층과, 상기 제2반도체층의 상부에 형성되며 베이스영역이 되는 제2도전형의 제3반도체층과, 상기 제3반도체층의 상부에 형성되며 에미터영역이 되는 제1도전형의 제4반도체층과, 상기 제4반도체층의 상부에 형성되며 캡층이 되는 제1도전형의 제5반도체층과, 상기 제5반도체층 상부의 소정부분에 형성된 T자형의 에미터전극과, 상기 에미터전극을 이온주입마스크로 이용하여 상기 제2반도체층과 소정두께가 겹치도록 형성된 제2도전형의 이온주입영역과, 상기 이온주입영역의 상부에 형성된 베이스전극과, 상기 노출된 제1반도체층상의 일측에 상기 반절연성 화합물반도체 기판과 겹치도록 형성된 소자분리영역과, 상기 노출된 제C반도체층상의 타측에 형성된 콜렉터전극으로 이루어진 이종접합 바이폴라트랜지스터와; 상기 반절연성 화합물반도체 기판상의 타측에 형성되며 버피층이 되는 제3도전형의 제6반도체층과, 상기 제6반도체층상에 형성되어 2차원전자를 발생하는 정전우물이 되는 스페이서층으로 이용되는 제3도전형의 제7반도체층과, 상기 제8반도체층상의 양측에 각각 형성되어 캡층으로 이용되는 제1도전형의 제9반도체층과,상기 제 8반도체층의 노출된 부분상에 형성된 게이트전극과, 상기 제9반도체 층상에 각각 형성된 소오스 및 드레인전극과, 상기 소오스 및 드레인전극의 하부에 상기 제6반도체층과 겹치는 제1도전형의 이온주입영역으로 이루어진 델타도프드전계효과 트랜지스터와; 상기 이종접합 바이콜라트랜지스터와 델타도프드 전계효과트랜지스터 사이를 전기적으로 분리하는 흠과; 로 이루어짐을 특징으로 하는 화합물반도체소자.
  2. 제1항에 있어서, 상기 반절연성화합물반도체 기판은 GaAs임을 특징으로 하는 화합물반도체소자.
  3. 제1항에 있어서, 상기 제1도전형은 N형이고, 제2도전형은 P형이며, 제3도전형은 I형 임을 특징으로 하는 화합물반도체 소자.
  4. 제1항에 있어서, 상기 제1, 제3, 제5, 제6, 제8 및 제9 반도체층은 GaAs층이고, 제2 및 제4 반도체층은 AlGaAs층이며, 제7반도체층은 Si층임을 특징으로 하는 화합물반도체소자.
  5. 제4항에 있어서, 상기 GaAs층은 불순물의 농도가 높고, AlGaAs층은 불순물의 농도가 낮음을 특징으로 하는 화합물반도체소자.
  6. 제4항에 있어서, 상기 Si층은 단원자층임을 특징으로 하는 화합물반도체소자.
  7. 제1항에 있어서, 상기 소자분리영역은 B또는 H의 이온을 주입영역임을 특징으로 하는 화합물반도체소자.
  8. 이종접합 바이폴라트랜지스터와 델타도프드 전계효과트랜지스터를 구비한 화합물반도체소자의 제조방법에 있어서, 반절연성 화합물반도체기판의 전표면에 제1, 제2, 제3, 제4 및 제5 반도체층을 순차적으로 형성한 후 메사에칭하여 소정부분을 제외한 나머지 부분의 제1반도체층을 노출하는 공정과, 상기 노출된 제1반도체층의 일측의 1반절연성 화합물반도체 기판을 노출시켜 이종접합 바이폴라트랜지스터의 영역을 한정하는 공정과, 상기 노출된 반절연성 화합물반도체 기판상에 델타도프드 전계효과트랜지스터의 영역에 제6, 제7, 제8및 제9 반도체층을 형성하는 공정과, 상기 제5반도체층의 표면상에 T자형의 에미터전극을 형성하는 공정과, 상기 에미터전극을 이온주입마스크로 하여 상기 제2반도체층의 일부분과 겹치도록 제2 도전형의 이온주입영역을 형성하는 공정과, 상기 제9반도체층의 소정부분에 상기 제6반도체층과 겹치도록 제1도전형의 이온주입영역을 형성하는 공정과, 상기 델타도프드 전계효과트랜지스터의 반대측에 노출된 제1반도체층에 상기 반절연성 화합물반도체 기판의 일부분과 겹치도록 소자분리영역을 형성하는 공정과, 상기 제2도전형의 이온주입영역상에 베이스전극을 형성하는 공정과, 상기 제1반도체층의 노출된 부분과 제1도전형의 이온주입영역상에 이종법합 바이폴라트랜지스터의 콜렉터전극과 델타도프드 전계효과트랜지스터의 소오스 및 드레이 전극을 각각 형성하는 공정과, 상기 소오스 및 드레인 전극사이의 제9반도체층을 제거하여 노출된 제8반도체층상에 게이트전극을 형성하는 공정으로 이루어짐을 특징으로 하는 화합물반도체소자의 제조방법.
  9. 내용없음.
  10. 제9항에 있어서, 상기 제7반도체층을 Si단원자층으로 형성함을 특징으로 하는 화합물 반도체소자의 제조방법.
  11. 제1항에 있어서, 상기 에미터전극은 반음이온에칭방법으로 형성하는 것을 특징으로 하는 화합물반도체소자 제조방법.
  12. 제1항에 있어서, 상기 소자분리영역은 B또는 H의 이온을 주입하여 형성하는 것을 특징으로 하는 화합물반도체소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900020357A 1990-12-12 1990-12-12 화합물 반도체소자 및 그 제조방법 KR930007759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020357A KR930007759B1 (ko) 1990-12-12 1990-12-12 화합물 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020357A KR930007759B1 (ko) 1990-12-12 1990-12-12 화합물 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR920013756A true KR920013756A (ko) 1992-07-29
KR930007759B1 KR930007759B1 (ko) 1993-08-18

Family

ID=19307358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020357A KR930007759B1 (ko) 1990-12-12 1990-12-12 화합물 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR930007759B1 (ko)

Also Published As

Publication number Publication date
KR930007759B1 (ko) 1993-08-18

Similar Documents

Publication Publication Date Title
KR920020598A (ko) 반도체 장치 및 그 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR890004441A (ko) 화합물 반도체장치 및 그 제조방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR980006542A (ko) 반도체소자 제조방법
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR880006789A (ko) 고신뢰성 반도체 장치와 그 제조 방법
KR870006679A (ko) 전기효과 트랜지스터
KR880005690A (ko) 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법
KR920013756A (ko) 화합물반도체소자 및 그 제조방법
KR930022551A (ko) 반도체장치 및 그 제조방법
JPH02109360A (ja) 半導体装置
KR920015453A (ko) 스위칭 반도체장치의 제조방법
KR920013797A (ko) 화합물 반도체 소자 및 그 제조방법
KR0152897B1 (ko) 바이폴라소자 및 그 제조방법
KR890013792A (ko) 반도체장치 및 그 제조방법
JPS62126678A (ja) 接合型電界効果トランジスタとその製造方法
JPH01302771A (ja) 電界効果トランジスタ
JPS63124471A (ja) 電界効果トランジスタ
JPH04154130A (ja) 半導体装置
KR920013795A (ko) 화합물 반도체소자 및 그 제조방법
KR930020706A (ko) 고전자이동도 트랜지스터의 제조방법
KR930011305A (ko) 화합물 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020708

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee