KR0152897B1 - 바이폴라소자 및 그 제조방법 - Google Patents
바이폴라소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR0152897B1 KR0152897B1 KR1019890009424A KR890009424A KR0152897B1 KR 0152897 B1 KR0152897 B1 KR 0152897B1 KR 1019890009424 A KR1019890009424 A KR 1019890009424A KR 890009424 A KR890009424 A KR 890009424A KR 0152897 B1 KR0152897 B1 KR 0152897B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- base
- emitter
- bipolar device
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000926 separation method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
제1도의 (a) 내지 (d)는 일반적인 바이폴라소자의 제조 공정도.
제2도의 (a) 내지 (d)는 본 발명 바이폴라소자의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 매입층
23 : 에피텍셜층 24 : 산화물층
25a,25b : 분리영역 26 : 베이스영역
27 : 에미터영역 28 : 금속산화물층
29 : 베이스전극 30 : 에미터전극
31 : 콜렉터전극
본 발명은 바이폴라소자의 베이스벽형성과 베이스 및 콜렉터전극의 콘택에 관한 것으로, 특히 집적도를 향상시키고 콘택트 개방시 미스얼라인(Misalign)의 위험을 줄일 수 있도록 한 바이폴라소자 및 그 제조방법에 관한 것이다.
제1도의 (a) 내지 (d)는 일반적인 바이폴라소자의 제조 공정도로서 이를 살펴보면, 먼저 (a)와같이 기판(1)의 상부에 매입층(2)이 형성됨과 아울러, 에피텍셜층(3)이 형성되고, 이어서 산화막(4)이 일정두께로 도포된 후 불순물이 내부확산되어 분리영역(5a, 5b)이 형성되며, (b)와 같이 사진식각법으로 베이스창이 열려 베이스영역(6)이 형성됨과 아울러, (c)와 같이 에미터영역(7)이 형성되고나서, (d)와 같이 금속산화물층(8)이 형성되고, 이후 베이스영역(6) 및 에미터영역(7), 에피텍셜층(3) 표면에 각 전극단자(9-11)가 인출됨으로써 바이폴라소자의 제조공정이 완료되었다.
이와같이 제조된 바이폴라소자는 분리된 활성영역 내에 모든 콘택이 형성된 경우, NPN스탠다드 트랜지스터를 기준으로 할때 에미터(E) 및 베이스(B)의 바이어스와, 베이스(B) 및 콜렉터(C)의 바이어스 연결에 의해서 트랜지스터 동작이 수행되게 된다.
그러나, 이와같이 제조된 트랜지스터에 있어서는, 분리영역내에 모든 콘택이 형성되고, 베이스영역이 그 분리영역의 중앙부위에 형성되므로 스케일이 커짐은 물론, 콘택트 개방시 미스얼라인(Misalign)에 의한 전류누설 및 쇼트현상이 발생되는 문제점이 있었다.
본 발명은 이와같은 문제점을 해결하기 위하여, 집적도를 높히고 전류누설 및 쇼트현상을 방지할 수 있는 바이폴라소자 및 그 제조방법을 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제2도의 (a) 내지 (d)는 본 발명 바이폴라소자의 제조공정도로서 이를 살펴보면, 먼저 (a)와 같이 기판(21)의 상부에 형성된 매입층(22)상부에 에피텍셜층(23)을 형성하고, 그 에피텍셜층(23)상부에 산화막(24)을 일정두께로 도포한 후 불순물을 내부 확산시켜 분리영역(25a,25b)을 형성하며, 이후 (b)와같이 사진식각법으로 베이스창을 열어 상기 분리영역(25b)에 접촉되게 베이스영역(26)을 형성함과 아울러, (c)와 같이 에미터 영역(27)을 형성하고, 이어서 (d)와같이 금속산화물층(28)을 형성한 다음 베이스, 에미터, 콜렉터의 콘택부위를 마스크를 사용해 영역을 설정하는 데, 이때, 베이스, 콜렉터의 콘택부위가 분리영역(25b),(25a)에 겹치도록 마스킹영역을 설정한다. 이렇게 설정시킨 금속산화물층(28)의 전극 창을 열고 베이스전극(29) 및 에미터전극(30), 콜렉터전극(31)을 인출함으로써 제조공정을 완료한다.
이와같이 제조된 본 발명의 바이폴라소자는 콜렉터와 베이스 또는 에미터의 콘택이 분리영역과 겹쳐서 형성되므로 수평면에서 디바이스의 스케일 다운에 커다란 효과가 있고, 베이스벽 또는 에미터 콘택에서 미스얼라인에 의한 전류누설 및 쇼트의 현상을 최대로 감소시킬 수 있는 효과가 있다.
Claims (2)
- 기판상에 매입층과 에피텍셜층 그리고 분리영역이 형성된 바이폴라소자의 제조방법에 있어서, 상기분리영역에 접하는 에피텍셜층의 일측에 베이스영역을 형성하는 공정과, 상기 형성된 베이스영역내의 일측에 에미터영역을 형성하는 공정과, 상기 베이스, 에미터 그리고 에피텍셜층 각각에 전극을 형성할때 그 베이스전극은 상기 분리영역까지 연장되게 형성하는 공정으로 이루어지는 것을 특징으로 하는 바이폴라소자 제조방법.
- 기판상에 에피텍셜층과 분리영역이 형성된 바이폴라소자에 있어서, 상기 분리영역과 접촉되도록 형성한 베이스영역과, 상기 베이스영역내에 형성한 에미터영역과, 상기 에미터영역상에 형성한 에미터전극과, 상기 베이스영역상에 상기 분리영역과 겹치도록 형성한 베이스전극과, 상기 분리영역과 겹치도록 형성한 콜렉터전극으로 이루어지는 것을 특징으로 하는 바이폴라소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890009424A KR0152897B1 (ko) | 1989-06-30 | 1989-06-30 | 바이폴라소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890009424A KR0152897B1 (ko) | 1989-06-30 | 1989-06-30 | 바이폴라소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910001144A KR910001144A (ko) | 1991-01-30 |
| KR0152897B1 true KR0152897B1 (ko) | 1998-12-01 |
Family
ID=19287773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890009424A KR0152897B1 (ko) | 1989-06-30 | 1989-06-30 | 바이폴라소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152897B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474107B1 (ko) * | 2001-12-15 | 2005-03-08 | (주)이안종합건축사사무소 | 폐콘크리트를 이용한 재생골재 제조방법 |
-
1989
- 1989-06-30 KR KR1019890009424A patent/KR0152897B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910001144A (ko) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531282A (en) | Bipolar transistors having vertically arrayed collector-base-emitter with novel polycrystalline base electrode surrounding island emitter and method of making same | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| US4316203A (en) | Insulated gate field effect transistor | |
| US4456918A (en) | Isolated gate JFET structure | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| US4466008A (en) | Field effect transistor | |
| KR920007448B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
| US4495694A (en) | Method of fabricating an isolated gate JFET | |
| KR880005690A (ko) | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 | |
| JPH04291952A (ja) | 半導体装置 | |
| KR100332116B1 (ko) | 바이폴라트랜지스터제조방법 | |
| KR910009478B1 (ko) | 콘택실패 방지용 마스크층을 가지는 반도체장치 및 그의 제조방법 | |
| JPH04112539A (ja) | 半導体装置の製造方法 | |
| JPH0369157A (ja) | 半導体装置の製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS62126651A (ja) | 半導体装置及びその製造方法 | |
| KR970004071A (ko) | 접합의 전기적 특성을 향상시킨 반도체 장치 및 그 제조방법 | |
| JPS58188167A (ja) | 半導体デバイス | |
| KR970004059A (ko) | 횡형 트랜지스터 및 그 제조 방법 | |
| KR880014676A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR930015013A (ko) | 매립형 콘택영역을 구비하는 반도체소자 및 그 형성방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS61239664A (ja) | 半導体装置の製造方法 | |
| KR970053807A (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |