KR910019205A - 저 저항성 규소화 기판 접점 - Google Patents

저 저항성 규소화 기판 접점 Download PDF

Info

Publication number
KR910019205A
KR910019205A KR1019910004977A KR910004977A KR910019205A KR 910019205 A KR910019205 A KR 910019205A KR 1019910004977 A KR1019910004977 A KR 1019910004977A KR 910004977 A KR910004977 A KR 910004977A KR 910019205 A KR910019205 A KR 910019205A
Authority
KR
South Korea
Prior art keywords
region
substrate
polysilicon
forming
contact
Prior art date
Application number
KR1019910004977A
Other languages
English (en)
Other versions
KR100234549B1 (ko
Inventor
씨. 제롬 릭
마라지타 프랭크
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR910019205A publication Critical patent/KR910019205A/ko
Application granted granted Critical
Publication of KR100234549B1 publication Critical patent/KR100234549B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

저 저항성 규소화 기판 접점
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 바이폴라 다바이스에 인접해 있는, 본 발명의 제1실시예에 따라 형성된 규소화된 기판 접점의 도면.

Claims (21)

  1. 집적회로용 기판접점 형성 방법에 있어서, 제1도전 형태를 지니는 기판에 제1채널 정지영역을 형성하는 단계; 상기 기판 표면의 제1부분상에 제1폴리실리콘 영역을 형성하는 단계; 상기 제1폴리실리콘 영역으로부터 상기 기판까지 확산을 제공하도록 상기 기판 및 제1폴리실리콘 영역을 어닐링(annealing)처리하여 상기 기판의 확산영역을 형성하는 단계를 포함하며, 상기 기판의 상기 제1영역이 적어도 상기 제1채널 정지 영역의 부분에 덧붙여 있으며, 상기 제1 폴리실리콘 영역이 상기 제1도전 형태를 지니며, 상기 확산 영역이 상기 폴리실리콘 영역과 상기 채널 정지영역 사이에 적어도 전도 경로의 일부를 형성하는 것을 특징으로 하는, 집적 회로용 기판접점 형성방법.
  2. 제1항에 있어서, 상기 기판에 상기 제1 도전형채의 도핑재료를 주입시켜 상기 기판 표면의 제2부분에 인접한 도핑된 제2영역을 형성하는 단계를 더포함하며, 상기 표면의 제2부분은 상기 표면의 제1부분에 인접하게되는 방법.
  3. 제2항에 있어서, 상기 제2영역이 상기 기판의 비도핑 영역에 의해 상기 채널 정지부 영역으로부터 이격되며, 상기 주입단계는 상기 어닐링 단계 이전에 이행되는 방법.
  4. 제2항에 있어서, 상기 기판에 상기 제1도전형태의 도핑 재료를 주입시켜 MOS 디바이스의 소스/드레인(source/drain)영역을 형성하는 단계를 더 포함하여, 도핑 재료를 주입시켜 소스/드레인 영역을 형성하는 단계 및 도핑재료를 주입시켜 상기 제2도핑된 영역을 형성하는 단계가 동시에 이행되는 방법.
  5. 제2항에 있어서, 상기 기판에 상기 제1도전 형태의 도핑재료를 주입시켜 바이포라 디바이스의 외인성 베이스 영역을 형성하는 단계를 더 포함하며, 도핑재료를 주입시켜 외인성 베이스 영역을 형성하는 단계와 도핑 재료를 주입시켜 상기 도핑된 제2영역을 형성하는 상기 단계가 동시에 이행되는 방법.
  6. 제1항에 있어서, 상기 제1도전 형태는 p형인 방법.
  7. 제1항에 있어서, 폴리실리콘의 상기 제1영역을 형성하는 상기 단계가 상기 기판의 상기 표면의 노출된 영역에 인접하게 폴리 실리콘 영역을 형성하는 단계를 포함하는 방법.
  8. 제7항에 있어서, 상기 노출 영역에 인접하게 상기 기판을 주입시켜 제 3기판 영역을 형성하는 단계를 더 포함하는 방법.
  9. 제7항에 있어서, 상기 제1폴리실리콘 영역 및 상기 노출 영역과의 접촉부에 연속 전도재료층을 형성하는 단계를 더 포함하는 방법.
  10. 제7항에 있어서, 상기 노출 영역의 표면에는 상기 전도 재료가 없는 방법.
  11. 제7항에 있어서, 상기 노출 영역표면이 전도재료 층에 의해 접촉되는 방법.
  12. 제1항에 있어서, 상기 제1폴리실리콘 영역과의 접합부에 전도재료층을 형성하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, 전도 재료층 형성단계가, 상기 제1도핑 폴리실리콘 영역에 인접하게 내화성 금속층을 배치시키는 단계; 상기 기판을 가열시켜 상기 제1폴리실리콘 영역에 인접하게 내화성 금속 규소화물 층을 형성하는 단계를 포함하는 방법.
  14. 표면을 지니는 에피택셜 영역을 포함하는 기판에 형성된 집적회로용 기판접점을 형성하는 방법에 있어서, 상기 기판에 p+도핑 재료를 주입시켜 상기 기판의 표면에서 이격된 채널 정지영역을 형성하는 단계; 상기 에피택셜 영역에 도핑재료를 주입시켜 도핑되지 않은 에피택셜 영역에 의해 상기 채널 정지영역에서 이격된, 상기 기판표면에 인접하게 p형으로 도핑된 제1에피택셜 영역을 형성하는 단계; 상기 제1에피택셜 영역의 노출 부분인접부에 제1의 p+폴리실리콘 영역을 형성하는 단계; 상기 제1폴리실리콘 영역으로부터 상기 기판까지의 확산을 제공하도록 상기 기판을 어닐링시켜 상기 기판의 확산영역을 형성하는 단계를 포함하며, 상기 제1폴리실리콘 영역이 상부 표면 및 적어도 제1측벽을 포함하며, 상기 확산된 영역이 상기 폴리실리콘 영역과 상기 채널 정지영역사이에 적어도 전도경로 부분을 형성하는 것을 특징으로 하는 기판 접점 형성방법.
  15. 제14항에 있어서, 상기 제1폴리실리콘 영역의 측벽과 적어도 상기 상부 표면을 접촉시키는 내화성 금속층을 배치시키는 단계, 상기 기판, 강기 제1폴리실리콘 영역 및 상기 내화성 금속을 가열시켜 적어도 상기 제1폴리실리콘 영역에 인접하게 내화성 금속규소화물층을 형성하는 단계를 더 포함하는 방법.
  16. 제15항에 있어서, 내화성 금속층을 배치시키는 단계가 상기 p+형 도핑 채널 정지영역, 상기 기판의 표면에 인접하며 상기 채널 정지영역과 접촉하는 제1의 p+형 도핑 기판영역, 상기 제1기판영역에 인접한 상기 기판의 표면상에 형성된 적어도 제1의 p+형 도핑 폴리실리콘 영역을 포함하는 기판 접점.
  17. 집적 회로 기판접점에 있어서, 기판에 형성된 p+형 도핑 채널 정지영역, 상기 기판의 표면에 인접하며 상기 채널 정지영역과 접촉하는 제1의 p+형 도핑 기판영역, 상기 제1기판영역에 인접한 상기 기판의 표면상에 형성된 적어도 제1의 p+형 도핑 폴리실리콘 영역을 포함하는 기판 접점.
  18. 제17항에 있어서, 상기 제1폴리실리콘 영역과 접촉하는 내화성 금속규소화물을 더 포함하는 기판접점.
  19. 제18항에 있어서, 상기 내화성 금속이 상기 제1기판영역과 접촉하는 집적회로.
  20. 제18항에 있어서, 상기 제1폴리실리콘 영역에서 이격된 상기 제1기관 영역에 인접한 상기 기판 표면에 형성된 제2의 p+도핑 폴리실리콘 영역, 상기 제2 폴리실리콘 영역과 접촉하는 내화성 금속 규소화물을 더 포함하는 집적회로.
  21. 제18항에 있어서, 상기 제1폴리실리콘 영역과 접촉하는 상기 내화성 금속이 상기 제2폴리실리콘 영역과 접촉하는 상기 내화성 금속으로부터 이격되는 집적회로.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910004977A 1990-04-02 1991-03-29 저저항 실리사이드 화기판접점 KR100234549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US503344 1990-04-02
US07/503,344 US5139966A (en) 1990-04-02 1990-04-02 Low resistance silicided substrate contact

Publications (2)

Publication Number Publication Date
KR910019205A true KR910019205A (ko) 1991-11-30
KR100234549B1 KR100234549B1 (ko) 1999-12-15

Family

ID=24001701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004977A KR100234549B1 (ko) 1990-04-02 1991-03-29 저저항 실리사이드 화기판접점

Country Status (3)

Country Link
US (2) US5139966A (ko)
JP (1) JPH04226060A (ko)
KR (1) KR100234549B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5124775A (en) * 1990-07-23 1992-06-23 National Semiconductor Corporation Semiconductor device with oxide sidewall
US5389553A (en) * 1993-06-30 1995-02-14 National Semiconductor Corporation Methods for fabrication of transistors
US6320245B1 (en) * 1998-05-19 2001-11-20 Nec Corporation Radiation-hardened semiconductor device
US8664698B2 (en) 2011-02-09 2014-03-04 Freescale Semiconductor, Inc. Bipolar transistor and method with recessed base electrode
US9917018B2 (en) 2012-12-04 2018-03-13 Synopsys, Inc. Method and apparatus with channel stop doped devices
US20150001631A1 (en) * 2013-06-28 2015-01-01 Qualcomm Incorporated Cmos technology integration
US9761581B1 (en) * 2016-03-03 2017-09-12 Texas Instruments Incorporated Single mask level including a resistor and a through-gate implant

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
US3955269A (en) * 1975-06-19 1976-05-11 International Business Machines Corporation Fabricating high performance integrated bipolar and complementary field effect transistors
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US4764480A (en) * 1985-04-01 1988-08-16 National Semiconductor Corporation Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4829025A (en) * 1987-10-02 1989-05-09 Advanced Micro Devices, Inc. Process for patterning films in manufacture of integrated circuit structures
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer

Also Published As

Publication number Publication date
US5139966A (en) 1992-08-18
US5350942A (en) 1994-09-27
JPH04226060A (ja) 1992-08-14
KR100234549B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR840008537A (ko) 반도체장치
KR890016691A (ko) 기생 트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
KR880014679A (ko) 샐로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR930001484A (ko) Dmos 트랜지스터를 제조하기 위한 방법
KR940704062A (ko) 억제된 커크효과를 나타내는 바이포울러 접합 트랜지스터(bipolar junction transistor exhibiting suppressed kirk effect)
KR930011301A (ko) 서브-마이크로 메터 집적회로의 얕은 접합 형성방법
KR910019143A (ko) 고성능 반도체 디바이스 및 그 제조방법
KR940004847A (ko) 낮은 드레쉬 홀드 전압을 갖는 에피택셜 이중 확산형 금속 산화 실리콘(dmos) 트랜지스터 구조체 형성방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
KR930001456A (ko) 자기 정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스
EP0268426A3 (en) High speed junction field effect transistor for use in bipolar integrated circuits
KR910019205A (ko) 저 저항성 규소화 기판 접점
KR840005927A (ko) 반도체 집적 회로 장치 및 그의 제조 방법
KR910019218A (ko) 보로실리케이트 유리스페이서를 갖는 반도체 디바이스 및 그 제조 방법
KR850005169A (ko) 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치
KR970054357A (ko) 반도체장치 및 그 제조방법
WO2000067301A3 (en) Method of making shallow junction semiconductor devices
KR890005882A (ko) 수직 반도체 소자
KR940008130A (ko) 반도체 장치 및 그 제조 방법
KR970003934A (ko) BiCMOS 반도체장치 및 그 제조방법
KR890008997A (ko) 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법
KR910019217A (ko) 근접 배치 접점을 갖는 bicmos 디바이스 및 그 제조 방법
KR910013579A (ko) npn바이폴라 트랜지스터를 가진 반도체 디바이스의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080916

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee