KR910019217A - 근접 배치 접점을 갖는 bicmos 디바이스 및 그 제조 방법 - Google Patents

근접 배치 접점을 갖는 bicmos 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR910019217A
KR910019217A KR1019910005080A KR910005080A KR910019217A KR 910019217 A KR910019217 A KR 910019217A KR 1019910005080 A KR1019910005080 A KR 1019910005080A KR 910005080 A KR910005080 A KR 910005080A KR 910019217 A KR910019217 A KR 910019217A
Authority
KR
South Korea
Prior art keywords
polysilicon
region
layer
substrate
forming
Prior art date
Application number
KR1019910005080A
Other languages
English (en)
Other versions
KR100227873B1 (ko
Inventor
아크바 이란마네쉬 알리
Original Assignee
존 지.웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지.웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지.웨브
Publication of KR910019217A publication Critical patent/KR910019217A/ko
Application granted granted Critical
Publication of KR100227873B1 publication Critical patent/KR100227873B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

근접 배치 접점을 갖는 BICMOS디바이스 및 그 제조방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 하나의 실시예에 따른 BICMOS구조의 단면도.

Claims (18)

  1. 기판상에 트랜지스터 디바이스를 형성하는 방법에 있어서, 상기 기판에 적어도 제 1 활성영역을 형성하는 단계와, 상기 기판의 표면에 제 1 도전형 제 1 폴리실리콘층을 형성하는 단계와, 제 1 폴리실리콘 영역은 상면과 제1 및 제2측벽 표면을 갖는데, 상기 제 1 폴리실리콘층의 패턴을 형성하기 위해 상기 제 1 폴리실리콘층의 선택된 부분을 제거하고, 상기 활성영역 위에 구역내에 제 1 폴리실리콘층의 적어도 제 2 영역을 도핑하는 단계와, 상기 제 1 및 제 2 측벽 표면상에 제 1 및 제 2 산화물 스페이서를 형성하는 단계와, 상기 제 1 및 제 2 스페이서에 의해 상기 제 1 폴리실리콘 영역으로부터 이격되고, 상면을 갖는 제 2 폴리실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 제 1 폴리실리콘 영역의 상기 상면의 적어도 일부와 상기 제 2 폴리실리콘층의 상면의 적어도 일부상에 고융점 금속을 포함하는 코팅을 형성하는 단계와, 상기 제 1 폴리실리콘 영역의 상면의 적어도 일부와, 상기 제 1 및 제2 스페이서까지 확장되는 상기 제2 실리사이드의 층을 발생시키기 위해 상기 금속을 인접 폴리실리콘과 반응시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 제 1 폴리실리콘 영역의 아래를 제 2 도전형 도팬트(dopant)로 도핑하고, 상기 제 1 폴리실리콘 영역에 인접한 상기 기판의 한 구역을 바이폴라 트랜지스터의 베이스부로 형성시키기 위해서 상기 기판을 어닐링(annealing)하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 제 1 폴리실리콘 영역을 전계 효과 트랜지스터의 게이트를 형성시키기 위해서 상기 제 1 폴리실리콘 영역을 도핑하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 전계 효과 트랜지스터의 소스 및 드레인 영역을 형성하기 위하여 상기 제 1 폴리실리콘 영역에 인접한 영역의 상기 기판을 도핑하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 제 1 폴리실리콘 영역을 형성하는 단계를 폴리실리콘을 형성하는 단계와 상기 폴리실리콘층의 선택된 부분에 도핑 재료를 주입하는 단계와, 상기 폴리실리콘층을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 제 1 및 제 2 산화물 스페이서를 형성하는 단계는 스페이서 산화물을 상기 기판의 전체 표면과 상기 제 1 폴리실리콘 영역위에 데포지트 시키는(depositiong)단계와, 상기 산화물의 선택된 부분을 제거하고 상기 제 1 폴리실리콘 영역의 상기 제 1 및 제 2 측벽 부근에 산화물 층을 남기도록 상기 산화물을 에칭(etching)하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 제 2 폴리실리콘을 형성하는 단계는 폴리실리콘층을 상기 기판의 거의 전체 표면과 상기 제 1 폴리실리콘 영역 위에 대포지트시키는 단계와, 평탄화층을 데포지트 시키는 단계와, 상기 제 1 및 제 2 스페이서까지 확장되는 상기 제 2 폴리실리콘층을 제공하기 위하여 상기 데포지트 폴리실리콘층의 상면을 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 제 2 폴리실리콘의 선택된 부분에 도핑재료를 주입하는 단계와 상기 주입 폴리실리콘을 어닐링하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 상기 코팅 단계전에 원하는 패턴을 제공하기 위해 상기 제 2 폴리실리콘층의 선택된 부분을 제거하기 위하여 상기 제 2 폴리실리콘층을 마스킹(masking)하고 에칭하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  11. 제 2 항에 있어서, 상기 교융점 금속의 반응되지 않은 부분을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  12. 제 1 항에 있어서, 상기 제 1 폴리실리콘 영역의 적어도 몇 부분에 질화물(nitride)의 층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 상기 기판은 에피텍셜층(epitaxial)을 포함하는 것을 특징으로 하는 방법.
  14. 트랜지스터를 형성하는 방법에 있어서, 실리콘 기판을 제공하는 단계와, 상기 기판내에 적어도 제1 매몰 도핑층을 형성하는 단계와, 상기 기판의 표면상에 제 1 폴리실리콘층을 형성하는 단계와, 제 1 폴리실리콘 영역은 상면과 제 1 및 제 2 측벽 표면을 갖는데, 상기 제 1 매몰층 위의 구역내의 상기 기판상에 제 1 폴리실리콘 영역을 제공하도록 상기 제 1 폴리실리콘층의 패턴을 형성하기 위해 상기 제 1 폴리실리콘층의 선택된 부분을 제거하는 단계와, 상기 제 1 폴리실리콘 영역을 도핑하는 단계와, 상기 기판을 어닐링하는 단계와, 스페이서 산화물을 상기 기판의 거의 전체 표면과 상기 제 1 폴리실리콘 영역 위에 데포지트 시키는 단계와, 상기 산화물의 선택된 부분을 제거하고 상기 제1 폴리실리콘 영역의 상기 제 1 및 제 2 측벽 부근에 산화물 층을 남기도록 상기 산화물을 드라이-에칭하는 단계와, 제 2 폴리실리콘층을 상기 기판의 거의 전체 표면과 상기 제 1 폴리실리콘영역 위에 바이폴라시키는 단계와, 평탄화층을 데포지트시키는 단계와, 상기 데포지트 폴리실리콘과 상기 평탄화층의 상면을 드라이-에칭하는 단계와, 상기 제 2 폴리실리콘층은 상기 제 1 및 제 2 스페이서에 의해서만 상기 제 1 폴리실리콘 영역으로 부터 분리되는데, 상기 제 1 및 제 2 스페이서까지 확정되는 상기 제 2 폴리실리콘층을 제공하기 위하여 상기 데포지트 폴리실리콘층의 상면을 습식-에칭하는 단계와, 원하는 패턴을 제공하기 위해 상기 제 2 폴리실리콘층의 선택된 부분을 제거하도록 상기 제2 폴리실리콘층을 마스킹하고 에칭하는 단계와, 상기 제 2 폴리실리콘층을 마스킹하고 에칭하는 단계와, 상기 제1 폴리실리콘 영역의 상면과 상기 폴리실리콘층의 상면의 적어도 일부분에 고융점 금속을 포함하는 코팅을 형성하는 단계와, 상기 제 1 폴리실리콘 영역위 상부의 적어도 일부분과 상기 제 2 폴리실리콘층의 적어도 일부분을 덮고 상기 제 1 및 제 2 스페이서까지 확장되는 실라사이드의 층을 형성하기 위해 상기 금속을 인접 폴리실리콘과 반응시키는 단계와, 상기 고융점 금속의 반응되지 않은 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 실리콘 기판과, 상기 실리콘 기판내에 형성된 도핑 메몰층과, 상면과 제 1 및 제 2 측벽을 가지며, 상기 메몰층의 적어도 일부위에 놓이는 상기 기판의 표면상에 형성된 제1도핑 폴리실리콘 영역과, 상기 제 1도핑 폴리실리콘 영역 바로 아래의 상기 기판내에 위치된 도핑 게이트 영역과, 상기 제 1 폴리실리콘 영역의 상기 제1 및 제2 측벽에 인접하여 형성된 제1 및 제2 측벽 스페이서와, 상기 기판의 표면상에 형성되고, 상면을 가지며, 상기 제1 및 제 2 스페이서까지 확장되는 제 2 폴리실리콘층과, 상기 제 1 폴리실리콘 영역의 상면의 적어도 일부와 상기 제 2 폴리실리콘층의 상면의 적어도 일부에 형성되고, 상기 제 2 폴리실리콘층상에 놓이며, 상기 제 1 및 제 2 스페이서까지 확장되는 금속 실리사이드를 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
  16. 제 15항에 있어서, 상기 기판은 에피택셜층을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
  17. 제 15항에 있어서, 상기 제 1 폴리실리콘 영역을 전계 효과 트랜지스터의 게이트를 형성시키기 위해 상기 기판의 일부분과 상기 제 1 폴리실리콘 영역이 도핑되는 것을 특징으로 하는 바이폴라 트랜지스터.
  18. 제 15항에 있어서, 상기 제 1 폴리실리콘 영역 부근의 상기 기판의 일부가 바이폴라 트랜지스터의 베이스부로 형성되도록 상기 기판의 선택된 부분이 도핑되는 것을 특징으로 하는 바이폴라 트랜지스터.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910005080A 1990-04-02 1991-03-30 밀접하게 이격된 콘택트를 지니는 BiCMOS 장치 및 그 제조방법 KR100227873B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50290290A 1990-04-02 1990-04-02
US502902 1990-04-02

Publications (2)

Publication Number Publication Date
KR910019217A true KR910019217A (ko) 1991-11-30
KR100227873B1 KR100227873B1 (ko) 1999-11-01

Family

ID=23999885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005080A KR100227873B1 (ko) 1990-04-02 1991-03-30 밀접하게 이격된 콘택트를 지니는 BiCMOS 장치 및 그 제조방법

Country Status (4)

Country Link
EP (1) EP0450376B1 (ko)
JP (1) JP3190370B2 (ko)
KR (1) KR100227873B1 (ko)
DE (1) DE69109919T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088268A (ja) * 1994-06-21 1996-01-12 Mitsubishi Electric Corp バイポーラトランジスタを有する半導体装置およびその製造方法
US6972466B1 (en) * 2004-02-23 2005-12-06 Altera Corporation Bipolar transistors with low base resistance for CMOS integrated circuits
JP2010278464A (ja) * 2010-08-06 2010-12-09 Sharp Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628266B2 (ja) * 1986-07-09 1994-04-13 株式会社日立製作所 半導体装置の製造方法
KR880005690A (ko) * 1986-10-06 1988-06-30 넬손 스톤 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법

Also Published As

Publication number Publication date
EP0450376B1 (en) 1995-05-24
JPH04226063A (ja) 1992-08-14
DE69109919D1 (de) 1995-06-29
KR100227873B1 (ko) 1999-11-01
JP3190370B2 (ja) 2001-07-23
EP0450376A1 (en) 1991-10-09
DE69109919T2 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
JP3301062B2 (ja) 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
EP0274278A1 (en) MOS field effect transistor and method of manufacturing the same
KR970053503A (ko) 게이트 전극 및 소스와 드레인 영역 사이의 단락을 없애는 얕은 불순물 영역을 구비한 반도체 디바이스 및 이를 제조하는 공정
KR880014679A (ko) 샐로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR20010076661A (ko) 반도체 소자 및 그 제조방법
KR910019143A (ko) 고성능 반도체 디바이스 및 그 제조방법
KR910019142A (ko) 반도체 디바이스용으로 제조되는 접점 구조물 및 이를 제조하는 방법
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
US6083798A (en) Method of producing a metal oxide semiconductor device with raised source/drain
US6352901B1 (en) Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions
US6254676B1 (en) Method for manufacturing metal oxide semiconductor transistor having raised source/drain
KR930001456A (ko) 자기 정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스
KR910007133A (ko) 고 성능 BiCMOS 회로를 제조하는 방법
KR950002064A (ko) 자기 정합된 정전 유도 트랜지스터 제조방법
KR960026951A (ko) 트랜지스터 및 그 제조 방법
KR910019253A (ko) 자기 정렬된 규소화 베이스 바이폴라 트랜지스터-레지스터 및 그 제조방법
KR950021768A (ko) 실드 확산 접합을 갖는 전계 효과 트랜지스터
KR920022562A (ko) 반도체 집적 회로 제조방법
KR910019217A (ko) 근접 배치 접점을 갖는 bicmos 디바이스 및 그 제조 방법
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
KR960702181A (ko) BiCMOS 구조 및 그 제조방법(BiCOMOS STRUCTURES AND METHOD OF FABRICATION)
KR930011031B1 (ko) Ldd 제조방법 및 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080801

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee