CN1018112B

CN1018112B - 半导体器件及其制造方法

Info

Publication number: CN1018112B
Application number: CN89100478A
Authority: CN
Inventors: 约翰·内斯·威廉马斯·阿德里安纳斯·范德韦尔登; 亨利卡斯·戈迪弗里达斯·拉斐尔·马斯; 马奎赖特·玛丽亚·凯瑟; 琳娜·范伊尔塞-施夫马赫
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-01-25
Filing date: 1989-01-23
Publication date: 1992-09-02
Also published as: EP0326211B1; KR890012359A; US5024956A; KR970011641B1; EP0326211A1; CN1034827A; NL8800157A; US4969026A; DE68916045T2; JPH0713973B2; JPH025432A; DE68916045D1

Abstract

半导体器件及其制造方法，该器件的单晶硅区域3包括第一区9和邻近的第二区10，其侧面由埋没的氧化层4和重叠的掺杂多晶硅层5所包围。硅层5侧面由氧化硅层6同区域3分开，并邻接区域3的上表面的窄边缘部分上的第一区9，后者具有与硅层5相同的导电类型。硅层5由以自对准方式形成的氧化物带12A与电极层11分开，而具有由氧化物带确定的宽度的至少一个掺杂连接区13位于第一和第二区之间，并位于氧化物带12A的下面。

Description

本发明涉及具有半导体本体的半导体器件，该本体包括：由单晶硅制成的表面邻接区域，该区域侧面至少部分地由埋没的氧化层所包围;以及设置在该区域上面的重掺杂硅层，所述硅层侧面由氧化层同所述区域大体上完全分开;所述区域包括：具有与至少邻接于所述区域边缘的硅层相同的导电类型的第一掺杂区以及邻近的第二区。该硅层是与所述区域表面的边缘部分上的第一区邻接的，所述第二区备有电极。

本发明还涉及制造该器件的方法。

上述那种晶体管器件可从Washio等人发表的、标题为“用自定位双极型工艺规程的E48 PS的发射极耦合逻辑”（E48ps ECL in a self-Aligned Bipo-lar Techology）（ISSCC，1987，P58-59）一文得知。

该文章公开了一种双极型晶体管，这种晶体管是在平面状的硅半导体区域中形成的。该平台状区域位于重掺杂隐埋层的上面，并且，侧面由埋没的氧化层和配置其上的多晶硅层所包围;后者邻接平台上表面的重掺杂基极接触区，并由侧面氧化层与所述平台大体上完全分开。

该公知的晶体管具有很小的尺寸，这是由于已经进行了各种有成效的试验，以便使所述多晶硅层以自对准方式与平台的很窄的边缘区域邻接的缘故。

但是，这种结构的缺点是：多晶基极接线和基极区之间的连接是仅仅经由多晶硅扩散成的基极接触区而建立的。该边缘区域中的凹凸不平（这是由于埋没的氧化层的所谓“鸟嘴”边缘结构不总是相同而容易发生的）会引起基极接触不良，或者多晶硅基极接线和发射区之间的距离太短。由于基极接触区和发射极区（它们都是重掺杂的）互相邻接，所以，会使发射极-基极间的击穿电压显著降低;同时，在若干给定场合下，甚至会使该发射极-基极结部分地伸入多晶材料中，这会有害地影响晶体管的特性。

应当指出，在本申请中，应当把术语“多晶硅层”理解为任何非单晶硅层，因此也可理解为例如无定形硅层。

本发明的目的尤其是要提供一种改进的半导体器件和它的制造方法，利用这种方法可避免所述缺点或至少显著地减少这些缺点。

按照本发明开头一节中所述的半导体器件的特征在于：以自对准方式形成的氧化物带使所述硅层同电极分开，并且，在第一和第二区之间存在于氧化物带下面的至少一个掺杂连接区，所述连接区是与所述第一和第二区邻接的，并且具有由所述氧化物带所确定的宽度。

通过使用一种可自由选定其掺杂浓度和可将其宽度做得很窄的自对准的连接区，就能避免前述缺点而不显著增加该晶体管的尺寸。

按照第一最佳实施例，所述第一区构成双极型晶体管的基极接触区，所述第二区构成发射极区以及所述硅层构成所述双极型晶体管的基极连接线。

另一个最佳实施例的特征在于：所述第一区构成双极型晶体管的发射极区，所述第二区构成基极接触区以及所述硅层构成所述双极型晶体管的发射极连接线。结果，能够实现具有亚微米尺寸的发射极区的晶体管，这将在下文中更充分地说明。

本发明还涉及一种特别适用的方法，利用这种方法就能用最少的掩蔽步骤来制造这种半导体器件。

按照本发明，这种方法的特征在于：

1 在单晶硅区域表面上形成含有氧化硅的绝缘中间层，以及在该中间层上形成第一氮化硅层，

2.在所述第一氮化硅层上形成第一硅层，

3.由第一硅层刻蚀出一种硅图案，

4.通过热氧化过程至少为所述硅图案的边缘提供氧化层，

5.去除第一氮化硅层的复盖部分和直接在其下面的中间层，

6.在所述硅区域的暴露部分上腐蚀出凹陷区，

7.去除未复盖的氧化物，

8.通过热氧化物过程为所述未复盖的硅提供又一层氧化层，

9.把所述第一氮化硅层和所述中间层的剩下的暴露部分都清除掉，

1.0在该组件上形成重掺杂的第二硅层，按平面化原则（Planarization）腐蚀所述第二硅层，然后，把它腐蚀到位于第一硅层上的氧化物的水平面以下的水平面，

1.1.通过腐蚀而有选择地去除暴露的氧化硅，

1.2.把所述第一氮化硅层的暴露部分清除掉，并通过掺杂而在所述硅区域的直接在下面的部分中形成至少一个连接区，

1.3.有选择地把所述第一硅层清除掉，使所述第二硅层和所述连接区氧化、并通过从所述第二硅层的扩散过程形成至少一个第一区，

1.4把所述第一氮化硅层清除掉，以及

1.5.在位于如此形成的窗口中的第二区的表面上形成电极，该电极是由所述又一氧化层定界的。

按照这个方法，只需通过单独一个掩蔽步骤就可使该半导体器件的制造过程大体上一直进行到金属化的步骤。

最好以这样的方式来进行此方法，即，在步骤6之后，步骤7之前，为未复盖的硅提供氧化层，在该氧化层上形成第二氮化硅层，然后，通过等离子体腐蚀工艺从平行于表面的面上去除第二氮化硅层，以及在步骤8以后、步骤9之前，去除所述第二氮化硅层的剩下的暴露部分，并使因此而露出的硅表面氧化。

按照另一个最佳实施例，该方法以这样的方式来进行，即，在步骤7以后、步骤8之前，在该组件上形成第二氮化硅层，后者比所述第一氮化硅层薄，并通过等离子体腐蚀工艺从平行于表面的面上把它清除掉，以及在步骤8之后、步骤9之前，去除所述第二氮化硅层的剩下的暴露部分，并使因此而暴露出的硅表面氧化。

现将参考几个实施例和附图对本发明进行更充分的描述，在各附图中：

图1以剖面图的形式用图解法说明本发明的半导体器件，

图2至9以剖面图的形式用图解法说明处在顺序的制作步骤中的本发明的半导体器件，

图10和11说明本发明的方法的第一变型的顺序步骤，

图12说明本发明的方法的第二变型的步骤，

图13至15说明以本发明方法的另一个实施例制造本发明的半导体器件的顺序步骤。

为清晰起见，各图都是简图，并且是不按比例绘制的。各对应部件一般都用同一标号标出。具有相同导电类型的半导体区域都画有相同方向的截面线。

图1以面图的形式用图解法说明本发明的半导体器件。该器件包括半导体本体1，后者具有邻接表面2并在侧面至少部分地由埋没的氧化层4所包围的单晶硅半导体区域3和配置在它上面的，并在侧面大体上完全由氧化层6与区域3隔开的重掺杂硅层5。在本实施例中，该半导体件区域是由生长在具有相反的导电类型的衬底7上的外延层的一部分构成的。具有与区域3相同的导电类型的重掺杂隐埋层8位于区域3和衬底7之间。

区域3还包括具有与同区域3的边缘邻接的硅层5相同的导电类型的第一掺杂区9和邻近的第二掺杂区10。在本实施例中，区域3是n型导电的，硅层5和区9都是P型导电，而区10是n型导电的。

硅层5在半导体区域3的表面2的边缘部分上同第一区9邻接，而在表面2上形成邻接于第二区10的电极层11。

按照本发明，以自对准方式形成的氧化物带12A把硅层5同电极11隔开，同时，在第一区9和第二区10之间存在至少一个位于氧化物带12A下面的掺杂连接区13;区13邻接第一区9同第二区10，并且有由氧化物带12A所确定的宽度。

因为连接区13是以自对准方式获得的，所以，可以把它做得很窄。通过使用这种可自由选定其掺杂浓度的连接区，就能避免上述的埋没的氧化物边缘处的问题了。

在本实施例中，第一区9构成双极型晶体管的基极接触区。具有同一导电类型的次重掺杂区14构成该晶体管的有源基区（参看图1）。具有相反导电类型的第二区10构成发射极区（发射极连线E），而硅层5构成基极接线。经由隐埋层8而与集电极（c）接触;该集电极接触点位于图平面之外，并且，仅仅示意地表示。

所述半导体器件可如同下述那样制造。

原材料（参看图2）是P型导电的硅衬底7，在该衬底中，用离子注入法形成重掺杂n型层8，然后，在该层上生长一层具有可以是大约1μm的厚度和可以是大约10¹⁶原子/cm³的掺杂浓度的外延层3。

按照本发明，在单晶外延层3的表面上生成具有厚度可以是50nm的、含有氧化硅或氮化硅的薄的中间氧化硅层20，而在这中间层上形成第一氮化硅层21（厚度大约120nm）。在该后一层上淀积厚度可以是大约1.2μm的、未掺杂的多晶硅层22。

接着，用照相制版工艺刻蚀出一个由硅层22构成的，例如岛形的图案，随后，通过在1000℃下持续3.5小时的热氧化过程、该图案备有厚度大约1μm的氧化层。接着，通过在热磷酸中和氟化氢缓冲水溶液中进行选择性腐蚀而把层21和20上的无复盖物部分除去。这样就得到了示于图2中的结构。

于是，在凹陷区上刻蚀出所述硅层的一部分，该部分是暴露的、未复盖的，因此，获得一个台状区域。在本实施例中（参看图3），该台状区域只包括外延层3的一部分，然而，也可在刻蚀所述凹陷区时穿透层3。

在所述方法的实施例中，通过热氧化过程，使该未复盖的硅备有氧化层24，在该层24上形成厚度大约50nm的第二氮化硅层25。然后，用等离子体腐蚀法，从平行于表面2的面上有选择地去除层25，而在垂直面上保留层25（参看图3）。

于是，通过腐蚀除去未复盖的氧化层（在本实施例中是氧化层23和24），此后，通过热氧化过程使该未复盖的硅备有新的氧化层4和26（参看图4）。氧化层4具有可以是1μm的厚度，而在多晶硅22上的氧化层26具有大约1.2μm的厚度。

接着，把第二氮化硅层25的剩下的暴露部分腐蚀掉，但保留一部分氮化硅21;此后，通过热氧化过程形成具有可以是0.3μm厚的氧化层6（参看图5）。

然后，通过腐蚀除去第一氮化硅层和中间层20的剩下的暴露部分。于是，在该组件上形成第二硅层5，在该形成过程期间或该过程之后，该第二硅层是重掺杂的。然后，按平面化（Planarization）原则去除硅层5，并且，用公知工艺把它腐蚀到低于第一硅层22上的氧化物26的水平面。于是，获得图6中所示的状态。

然后，有选择地把暴露的氧化硅层26腐蚀掉;此后，把第一氮化硅层21的暴露部分除去。接着，通过硼离子注入工艺在上述去除部分的正下方的硅区域的各部分中形成P型连接区13。于是，获得图7中所示的结构。

在本实施例中，连接区13的掺杂浓度为10¹⁸原子/cm³，其厚度为0.3μm。该离子注入过程是以30kev能量和3×10¹³个硼离子/cm²的剂量，穿过30nm厚的氧化物层20而进行的。也可用不同的方法，例如，用扩散法来实现这些连接区，这时，在进行扩散处理之前最好去除氧化层20。

此时，通过在KOH溶液中的腐蚀作用有选择地去除第一硅层22。由于在上述溶液中轻掺杂硅22的腐蚀速率显著地高于P型重掺杂的多晶硅层5的腐蚀速率，所以，不需要抗腐蚀掩模。

接着，对第二硅层5和连接区13进行热氧化，于是，获得比层20厚的氧化层12。通过从重掺杂多晶硅层5的扩散过程，获得强的P型导电的“第一”区9。应当指出，如果层20是由氧氮化硅制成的，则该层的暴露部分必须在进行热氧化过程之前腐蚀掉。

接着（参看图9），通过腐蚀而有选择地把第一氮化硅层21除去。在这样形成的由氧化层12的边缘12A所围成的窗口内，通过硼离子注入而形成有源基极区14，然后，通过注入施主离子，例如磷或砷离子而形成射极区10（即“第二”区）。这些离子注入过程可以或者穿过层20而进行，或者在除去层20以后进行。也可用其它各种例如扩散过程的掺杂方法。

在已经使发射极区10的表面暴露以后，就可（经由氧化层12中的各接触窗口）形成电极11和连接到层5的接线。通过连接到隐埋层8（经由氧化层4中的窗口）的接线可接触集电极区。这样，就获得图1的晶体管结构。

上述制造方法在许多方面是可改变的。

按照本方法的另一个实施例，以同实现图2中所示结构相同的方式开始。

接着，象前面的实施例那样，在硅区的暴露部分腐蚀出凹陷区。但是，与前面的实施例相反，这时立即把暴露的硅23腐蚀掉，随后，提供一层氮化硅层25，用等离子体腐蚀法除去水平面上的层25，而保留垂直面上的层25（参看图10）。较厚的第一氮化硅层21未被完全除去。然后，通过热氧化过程形成氧化层4和26（参看图11）。

此时，通过在一种例如热磷酸的腐蚀液中进行各向同性腐蚀，把氮化硅25全部腐蚀掉、而把暴露的、较厚的氮化硅21部分地腐蚀掉。然后，使区域3的如此暴露出来的硅以及层22热氧化，形成氧化层6。于是，得到与图5中相同的状态，然后，再以同参考图5至9所描述的相同的方式进行进一步的工序。

按照本方法的第三实施例，在已经获得图2所示的结构，已经在层3上刻蚀出凹陷区并已将氧化物23除去以后，在未形成第二氮化硅层的情况下，使暴露的硅氧化。这样，就得到了图12的状态。该结构类似于图5中所示的结构，所不同的仅在于现在氧化层6实际上具有与氧化层4相同的厚度，这是因为在所述平台的垂直壁上未形成抗氧化层。上述方法的进一步的工艺步骤与参考图6至9所描述的工艺步骤相同。

在至今所描述的本发明的方法的各实施例中，总是形成以剖面图的形式用图解法示出图1中的结构。于是，形成一种双极型晶体管;此时，“第一”区9起基极接触区的作用，而“第二”区构成该晶体管的发射极，多晶硅层5构成基极接线。

然而，本发明的方法也非常适用于制造其它半导体器件。例如，利用本发明，尤其可以实现具有亚微米尺寸的射极区的双极型晶体管。

为此，从图7所示的状态开始，首先有选择地腐蚀掉多晶硅层22。接着，注入砷离子，以便在硅层5中形成重掺杂的n型层（参看图13）。然后，把中间层20的暴露部分腐蚀掉。此后，进行热氧化。在该热氧化过程中，为层5提供氧化层12，同时，硼和砷从层5扩散进入区域3。由于硼的扩散比砷的快，因此，形成一个很小的n型射极区9和一个有源的P型基极区30（参看图14）。由于使用了大剂量的砷，所以，层5全部变成重掺杂的n型硅，该层构成射极连接线。

最后，把层20和21的剩下部分腐蚀掉，此后，通过注入硼离子而形成重掺杂的P型第二区10，即，基极接触区，然后，又可在该区上形成电极层11（参看图15）。因此，就获得一种具有很小的发射极区9的双极型晶体管。

本发明并不局限于制造双极型半导体器件，也可方便地用来制造MOS晶体管。例如，如果图8中左侧的区9和区13与右侧的区9和区13分开形成（利用附加的掩蔽步骤），则这两个区（9、13）就构成绝缘栅场效应管的源区和漏区。在层20和21已经被新形成的栅极氧化层所取代之后，必要的话，应当在层20和21的区域上或至少在层20和21的区域内形成栅极。在某些场合下，也可以用多晶硅层22作为栅极。此时，也象前面的各实施例那样，第一区9经由“中间区”13连接到“第二”区;在这种情况下，后者是由MOS晶体管的沟道区域构成的，并且，备有上述的栅极。

此外，在所有实施例中，各导电类型可以用其相反类型替换（全部同时替换）。此外，可以使用抗氧化层，而不使用氧氮化硅/ 氮化硅混合物。

最后，应当指出，为了改善导电性，可以用通常的工艺为层5提供由金属硅化物构成的表面层。

Claims

1、一种具有半导体本体的半导体器件，该本体包括侧面至少部分地由埋没的氧化层所包围的邻近表面的单晶硅区域和设置在它上面的重掺杂硅层，所述重掺杂硅层侧面大体全部由氧化层同所述区域分开，所述区域包括具有与至少邻接于该区域边缘的重掺杂硅层相同的导电类型的第一掺杂区和邻近的第二掺杂区，该重掺杂硅层是在所述区域表面的边缘部分上与第一区邻接的，所述第二区备有电极，其特征在于：

该重掺杂硅层是由以自对准方式形成的氧化物带同该电极分开的，

在第一和第二区之间设置至少一条位于该氧化物带下面的掺杂的连接区，所述连接区同所述第一和第二区邻接，并具有由所述氧化物带所确定的宽度。

2、如权利要求1中所要求的半导体器件，其特征在于：它包括一个发射极区与收集极区以基极区分隔开的双极型晶体管，其中，所述第一区构成基极接触区，所述第二区构成发射极区，而所述重掺杂硅层构成所述双极型晶体管的基极连接线。

3、如权利要求1中所要求的半导体器件，其特征在于：它包括一个发射极区与收集极区以基区分隔开的双极型晶体管，其中，所述第一区构成发射极区，所述第二区构成基极接触区，而所述重掺杂硅层构成所述双极型晶体管的发射极连接线。

4、制造半导体器件的方法，其特征在于：

（1）在单晶硅区域上形成含有氧化硅的绝缘中间层，以及在所述中间层上形成第一氮化硅层;

（2）在所述第一氮化硅层上形成第一硅层;

（3）由第一硅层刻蚀出一种硅图案;

（4）通过热氧化过程至少为所述硅图案的边缘提供氧化层;

（5）去除第一氮化硅层的未复盖部分和直接在其下面的中间层;

（6）在所述单晶硅区域的暴露部分上腐蚀出凹陷区;

（7）去除未复盖的氧化物;

（8）通过热氧过程为所述未复盖的硅提供又一层氧化层;

（9）把所述第一氮化硅层和所述中间层的剩下的暴露部分清除掉，

（10）在该组件上形成重掺杂的第二硅层，按平面化原则（Planarization）腐蚀所述第二硅层，然后把它向下腐蚀到低于第一硅层上的氧化物的水平面;

（11）通过腐蚀而有选择地去除暴露部分的氧化硅;

（12）把所述第一氮化硅层的暴露部分清除掉，并通过掺杂在所述单晶硅区域的底层部分中形成至少一个连接区;

（13）有选择地把所述第一硅层清除掉，使所述第二硅层和所述连接区氧化，并通过从所述第二硅层的扩散过程形成至少一个第一区;

（14）把所述第一氮化硅层清除掉;以及

（15）在位于如此形成的窗口中的第二区的表面上形成电极，该电极是由所述又一氧化层定界的。

5、如权利要求4中所要求的方法，其特征在于：

在步骤6之后、步骤7之前，为未复盖的硅提供氧化层，在该氧化层上形成第二氮化硅层，然后，通过等离子体腐蚀而从平行于表面的面上把该第二氮化硅层清除掉;

在步骤8之后、步骤9之前，把所述第二氮化硅层的剩下的各暴露部分清除掉，并使此暴露出的硅表面氧化。

6、如权利要求4中所要求的方法，其特征在于：

在步骤7之后、步骤8之前，在该组件上形成第二氮化硅层，该层比所述第一氮化硅层薄，并通过等离子体腐蚀而从平行于表面的面上被腐蚀掉;

在步骤8以后、步骤9之前，把所述第二氮化硅层的剩下的暴露部分清除掉，并使因此露出的硅表面氧化。