FR2728393A1 - Transistor bipolaire a colonnes et procede de fabrication de celui-ci - Google Patents
Transistor bipolaire a colonnes et procede de fabrication de celui-ci Download PDFInfo
- Publication number
- FR2728393A1 FR2728393A1 FR9415684A FR9415684A FR2728393A1 FR 2728393 A1 FR2728393 A1 FR 2728393A1 FR 9415684 A FR9415684 A FR 9415684A FR 9415684 A FR9415684 A FR 9415684A FR 2728393 A1 FR2728393 A1 FR 2728393A1
- Authority
- FR
- France
- Prior art keywords
- layer
- polysilicon
- column
- conductivity
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 229920005591 polysilicon Polymers 0.000 claims description 53
- 238000005498 polishing Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000003550 marker Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
Transistor bipolaire à colonnes comprenant un substrat semiconducteur (21) d'un premier type de conductivité ayant au moins trois régions en tranchées, et des première et deuxième structures en colonne (10, 20) formées entre les régions en tranchées; une région de collecteur (23) formée sous les première et deuxième structures en colonne et dans la deuxième structure en colonne, et dopée avec une impureté d'un deuxième type de conductivité; une région de base extrinsèque (24) enfouie dans les régions en tranchées; une couche d'oxyde (34) formée entre la région de base extrinsèque et le substrat; une région de base intrinsèque (27) du premier type de conductivité formée dans une portion centrale de la première structure en colonne; une portion de connexion (25) formée entre la région de base extrinsèque et la région de base intrinsèque pour relier électriquement la région de base extrinsèque à la région de base intrinsèque; une région d'émetteur (28) du deuxième type de conductivité formée dans une portion supérieure de la première structure en colonne; et des électrodes formées à travers des orifices de contact sur les régions d'émetteur, de collecteur et de base.
Description
TRANSISTOR BIPOLAIRE A COLONNES ET
PROCEDE DE FABRICATION DE CELUI-CI
La présente invention concerne un dispositif à semi-
conducteurs, et plus particulièrement un transistor bipolaire à colonnes qui a une caractéristique de fonctionnement bidirectionnel et dans lequel une capacité de jonction parasite d'une électrode de base est réduite,
et un procédé de fabrication de celui-ci.
Lorsque l'intégration d'un dispositif à semi-
conducteurs est augmentée, sa vitesse d'entraînement et son gain en courant sont améliorés, mais sa caractéristique de
fonctionnement est quelque peu restreinte.
La figure 1 est une vue en coupe montrant la construction d'un transistor bipolaire qui est fabriqué
selon un procédé de l'art antérieur.
Cette technique permet qu'une capacité de jonction parasite d'un collecteur 3, c'est-à-dire une capacité de jonction parasite entre un substrat 1 et un collecteur enfoui 2, soit réduite et que la taille d'un transistor
bipolaire soit encore plus faible.
Sur la figure 1, le numéro de référence 6 désigne une couche isolante, le numéro de référence 7 désigne une région de base, et les numéros de référence 8 et 9 désignent une région d'émetteur et une électrode, respectivement. Dans le transistor bipolaire de la figure 1, comme la région de base 7 est large et les régions d'émetteur et de base 8, 7 sont jointes l'une à l'autre à concentration 33 élevée, le problème d'une grande consommation de puissance
se pose.
De plus, pour améliorer la caractéristique de fonctionnement, la construction d'un transistor bipolaire à colonnes est décrite dans la demande de brevet européen n
84113062.8, comme le montre la figure 2.
En se référant à la figure 2, le procédé de fabrication du transistor bipolaire à colonnes décrit comprend les étapes consistant à graver sélectivement un substrat semi-conducteur monocristallin 11 pour y former des colonnes, former une région d'émetteur 18, une région de base 17, une région de collecteur 13 et une région 15 de puits de collecteur dans les colonnes, isoler des régions actives par une couche isolante enfouie 16, et former une couche de polysilicium 14 en tant que région de base extrinsèque des deux côtés de l'une des colonnes pour terminer la fabrication d'un transistor bipolaire à colonnes. Cependant, dans le transistor bipolaire à colonnes de l'art antérieur fabriqué par le procédé ci-dessus, comme la couche de polysilicium 14 est reliée avec les deux côtés de la colonne dans laquelle la région de base 17 est formée, la région de base 17 devient encore plus grande. Ainsi, la caractéristique de fonctionnement du transistor bipolaire à
colonnes est abaissée.
De plus, comme les régions d'émetteur et de collecteur doivent être formées dans une partie supérieure de la colonne, le problème se pose qu'il est extrêmement difficile d'effectuer un procédé à ouverture de contact auto-réglée. Un objectif de la présente invention est de fournir un transistor bipolaire à colonnes qui a une caractéristique de fonctionnement bidirectionnel et dans lequel une capacité de jonction parasite entre une base et un collecteur ou entre la base et un émetteur peut être
réduite.
Un autre objectif de la présente invention est de fournir un procédé de fabrication d'un transistor bipolaire à colonnes dans lequel il est facile de former une région de base extrinsèque en connexion électrique avec une région de base formée dans une colonne et de former une ouverture
de contact auto-réglée pour la connexion.
Selon un aspect de la présente invention, le
transistor bipolaire à colonnes comprend un substrat semi-
conducteur d'un premier type de conductivité ayant au moins trois régions en tranchées, et des première et deuxième structures en colonne formées entre les régions en tranchées; une région de collecteur formée sous les première et deuxième structures en colonne et dans la deuxième structure en colonne, et dopée avec une impureté d'un deuxième type de conductivité; une région de base extrinsèque enfouie dans les régions en tranchées; une couche d'oxyde formée entre la région de base extrinsèque et le substrat; une région de base intrinsèque du premier type de conductivité formée dans une portion centrale de la première structure en colonne; une portion de connexion formée entre la région de base extrinsèque et la région de base intrinsèque pour relier électriquement la région de base extrinsèque à la région de base intrinsèque; une région d'émetteur du deuxième type de conductivité formée dans une portion supérieure de la première structure en colonne; et des électrodes formées à travers des orifices de contact sur les régions d'émetteur, de collecteur et de base. Dans ce transistor, le transistor comprend de plus un film conducteur mince plus large que l'émetteur, afin de
faciliter la formation d'un orifice de contact.
Dans ce transistor, le film conducteur mince est composé d'un polysilicium contenant une impureté du
deuxième type de conductivité.
Dans ce transistor, la région de base extrinsèque est
composée de polysilicium.
Selon un autre aspect de la présente invention, le procédé de fabrication d'un transistor bipolaire à colonnes comprend les étapes consistant à graver un substrat en silicium d'un premier type de conductivité en utilisant une première couche isolante à motifs comme masque pour former des première et deuxième structures en colonne séparées par une région en tranchée dans celle-ci; injecter une impureté d'un deuxième type de conductivité en utilisant une deuxième couche isolante à motifs comme masque pour former une région de collecteur sous les première et deuxième structures en colonne et dans la deuxième structure en colonne; déposer l'une après l'autre une première couche d'oxyde et une première couche de polysilicium par-dessus; polir la première couche de polysilicium en utilisant la première couche d'oxyde comme repère d'arrêt de polissage; éliminer une partie de la première couche de polysilicium et une partie de la première couche d'oxyde pour définir une région de base extrinsèque; graver la couche d'oxyde formée des deux côtés de la première structure en colonne jusqu'à une profondeur prédéterminée pour définir une portion de connexion et y former un polysilicium enfoui pour former la portion de connexion; déposer l'une après l'autre une deuxième couche d'oxyde et une deuxième couche de polysilicium par-dessus; polir la deuxième couche de polysilicium en utilisant la deuxième couche d'oxyde comme repère d'arrêt de polissage; éliminer seulement la deuxième couche d'oxyde formée par-dessus la première structure en colonne pour mettre à nu une surface de la première structure en colonne; injecter une impureté du premier type de conductivité dans la première structure en colonne pour former une région de base dans une partie centrale de celle- ci; injecter une impureté du deuxième type de conductivité pour former une région d'émetteur dans une portion supérieure de la première structure en colonne; déposer une troisième couche de polysilicium sur la région d'émetteur, la troisième couche de polysilicium étant formée plus large que la région d'émetteur; et former des orifices de contact auto-réglés pour former des électrodes
à travers les orifices de contact.
Dans ce procédé, l'étape consistant à graver le substrat en silicium est réalisée en utilisant une différence de vitesse de gravure entre la première couche
isolante à motifs et le substrat en silicium.
Dans ce procédé, l'étape consistant à injecter l'impureté du deuxième type de conductivité est réalisée en utilisant une différence de diffusion entre la deuxième
couche isolante à motifs et le substrat en silicium.
Dans ce procédé, l'étape consistant à polir la première couche de polysilicium est réalisée par polissage mécano-chimique en utilisant une différence de vitesse de polissage entre la première couche de polysilicium et la
première couche d'oxyde.
Selon un autre aspect de la présente invention, le procédé de fabrication d'un transistor bipolaire à colonnes comprend les étapes consistant à graver un substrat en silicium d'un premier type de conductivité en utilisant une première couche isolante à motifs comme masque pour former des première et deuxième structures en colonne séparées par une région en tranchée dans celle-ci; injecter une impureté d'un deuxième type de conductivité en utilisant une deuxième couche isolante à motifs comme masque pour former une région d'émetteur sous les première et deuxième structures en colonne et dans la deuxième structure en colonne; déposer l'une après l'autre une première couche d'oxyde et une première couche de polysilicium par-dessus; polir la première couche de polysilicium en utilisant la première couche d'oxyde comme repère d'arrêt de polissage; éliminer une partie de la première couche de polysilicium et une partie de la première couche d'oxyde pour définir une région de base extrinsèque; graver la couche d'oxyde formée des deux côtés de la première structure en colonne jusqu'à une profondeur prédéterminée pour définir une portion de connexion et y former un polysilicium enfoui pour former la portion de connexion; déposer l'une après l'autre une deuxième couche d'oxyde et une deuxième couche de polysilicium par-dessus; polir la deuxième couche de polysilicium en utilisant la deuxième couche d'oxyde comme repère d'arrêt de polissage; éliminer seulement la deuxième couche d'oxyde formée par-dessus la première structure en colonne pour mettre à nu une surface de la première structure en colonne; injecter une impureté du premier type de conductivité dans la première structure en colonne pour former une région de base dans une partie centrale de celle-ci; injecter une impureté du deuxième type de conductivité pour former une région de collecteur dans une portion supérieure de la première structure en colonne; déposer une troisième couche de polysilicium sur la région de collecteur, la troisième couche de polysilicium étant formée plus large que la région de collecteur; et former des orifices de contact auto-réglés pour former des
électrodes à travers les orifices de contact.
Dans le transistor bipolaire à colonnes, la base intrinsèque peut être encore réduite de taille, car une portion de connexion électrique est prévue entre la base
intrinsèque et une base extrinsèque.
En outre, la région active peut être formée en autoréglage, ce qui permet d'améliorer son intégration. La capacité de jonction parasite entre une base et un collecteur ou entre la base et un émetteur peut être
réduite en formant la région active en autoréglage.
La présente invention sera mieux comprise et son objectif apparaîtra clairement aux spécialistes en la matière en se référant aux dessins annexés, dans lesquels: La figure 1 est une vue en coupe montrant la construction d'un transistor bipolaire qui est fabriqué par un procédé de l'art antérieur; La figure 2 est une vue en coupe montrant la construction d'un transistor bipolaire à colonnes qui est fabriqué par un autre procédé de l'art antérieur; -7 La figure 3 est une vue en coupe montrant la construction d'un transistor bipolaire à colonnes qui est fabriqué selon le procédé de la présente invention; et Les figures 4A à 4K sont des vues en coupe destinées à exposer les étapes de la fabrication du transistor bipolaire à colonnes de la figure 3 selon la présente invention. La figure 3 est une vue en coupe du transistor bipolaire à colonnes qui est fabriqué selon la présente
invention.
Comme le montre la figure 3, un substrat semi-
conducteur 21 est muni d'une région en tranchée ayant au moins trois portions en renfoncement, des première et deuxième structures en colonne 10, 20 formées entre les régions en tranchées. Une région de collecteur (ou une région d'émetteur) est formée sous les première et deuxième structures en colonne et dans la deuxième structure en colonne, et un film mince pour une électrode de base ou une région extrinsèque 24 est composée d'un polysilicium enfoui dans les régions en tranchées. Entre la base extrinsèque 24 et le substrat 21 est formée une couche d'oxyde 34. En outre, dans la partie centrale de la première structure en colonne 10, une région de base 27 d'un premier type de conductivité est formée. Une portion de connexion 25 est formée des deux côtés de la première structure en colonne , et la région d'émetteur (ou de collecteur) d'un deuxième type de conductivité est formée dans une partie supérieure de la première structure en colonne 10. Chaque électrode est formée dans une partie de chacune de la région de base extrinsèque 24, de la région 28 d'émetteur (ou de collecteur), et de la région 23 de collecteur (ou d'émetteur). Dans le transistor bipolaire à colonnes tel que décrit ci-dessus, un film conducteur mince 26 plus large que l'émetteur peut être formé afin de pouvoir réaliser facilement un orifice de contact destiné à relier l'émetteur (ou le collecteur) 28 et l'électrode 29 d'émetteur. Le film conducteur mince 26 est composé d'un polysilicium contenant une impureté du deuxième type de conductivité. Dans ce qui suit, le procédé de fabrication du transistor bipolaire à colonnes de la figure 3 va être décrit en détail en se référant aux figures 4A à 4K. Sur les figures 4A à 4K, des éléments de composants ayant des fonctions similaires à celles des éléments de composants du transistor bipolaire à colonnes représenté sur la figure 3
sont repérés par les mêmes numéros de référence.
Se référant à la figure 4A, sur un substrat en silicium 21 de type p, on forme une couche d'oxyde, puis un motif est formé sur la couche d'oxyde pour former une première couche 32 d'oxyde à motifs et définir une région en tranchée. Puis une gravure anisotrope est effectuée en utilisant la première couche d'oxyde à motifs comme masque de gravure pour former des première et deuxième structures à colonne 10, 20 séparées par la portion en tranchée. En ce qui concerne la gravure, le substrat 21 est gravé par une différence entre les vitesses de gravure de la première
couche 32 d'oxyde à motifs et du substrat 21.
Sur la figure 4B, après élimination de la couche 32 d'oxyde à motifs autre que la couche d'oxyde formée seulement sur la première structure en colonne 10, une couche d'oxyde est formée par- dessus, puis un motif est formé sur la couche d'oxyde pour former une deuxième couche
33 d'oxyde à motifs et définir une région de sous-
collecteur. Puis, utilisant la deuxième couche 33 d'oxyde à motifs comme masque, une impureté est injectée pour former une couche de collecteur (ou d'émetteur) 23 injectée avec une impureté à haute concentration. En ce qui concerne l'injection d'impureté, la couche de collecteur 23 est formée sous les première et deuxième structures en colonne , 20 et dans la deuxième structure en colonne 20 en utilisant une différence de diffusion d'impureté entre la
deuxième couche 33 d'oxyde à motifs et le substrat 21.
Comme le montre la figure 4C, après élimination de toutes les couches d'oxyde 32, 33 une couche d'oxyde 34 est formée par-dessus. Une couche de polysilicium 24' plus épaisse qu'un échelon entre la tranchée et la structure en
colonne est déposée par-dessus. Puis un polissage mécano-
chimique est effectué pour polir la couche de polysilicium 24' jusqu'à une surface de la couche d'oxyde 34, comme le montre la figure 4D. Dans le polissage à des fins d'aplanissement, la couche d'oxyde 34 est utilisée comme
repère d'arrêt de polissage.
Se référant à la figure 4E, une gravure à sec est effectuée pour éliminer une partie de la couche de polysilicium 24' et une partie de la couche d'oxyde 34. En conséquence, un film mince pour une électrode de base ou une base extrinsèque 24 est formée dans la région en tranchée. Ensuite, seule la couche d'oxyde 34 formée des deux côtés de la première structure en colonne 10 est éliminée sélectivement pour définir une région de connexion '. Dans la région de connexion 25', une couche de polysilicium est enfouie pour former une portion de connexion 25 destinée à relier électriquement une base, c'est-à-dire une base intrinsèque devant être formée par un procédé ultérieur, à la base extrinsèque 24, comme le
montre la figure 4F.
Ensuite, après formation d'une couche d'oxyde 36 comme le montre la figure 4G, une couche de polysilicium 35 est déposée par-dessus, puis un polissage mécano-chimique est effectué en utilisant la couche d'oxyde 36 comme repère d'arrêt de polissage pour obtenir une surface aplanie,
comme le montre la figure 4H.
Sur la figure 4I, après élimination de seulement la couche d'oxyde 36 formée au-dessus de la première structure en colonne 10, une impureté de type p est injectée pour former la base intrinsèque 27 dans une partie centrale de la première structure en colonne 10. Puis la base intrinsèque 27 est reliée électriquement à la base extrinsèque 24'. En outre, une impureté de type n est injectée dans la première structure en colonne 10 pour former une région d'émetteur 28 (ou de collecteur) dans une
partie supérieure de la première structure en colonne 10.
De plus, après élimination de la couche de polysilicium 35, une couche de polysilicium 26 dopée avec une impureté de type n est formée sur la région d'émetteur (ou de collecteur) 28, comme le montre la figure 4J. La couche de polysilicium 26 est formée plus large que la
région d'émetteur 28.
Enfin, comme le montre la figure 4K, une couche de passivation 37 est déposée par-dessus, puis des orifices de contact auto-réglés sont réalisés pour former des ouvertures sur chaque portion de la base extrinsèque 24, de la couche de polysilicium 26 et du collecteur (ou émetteur) 23. Puis on procède à une métallisation pour former des électrodes de câblage 29, et ainsi la séquence de fabrication du transistor bipolaire à colonnes est terminée. Comme décrit ci- dessus, une base intrinsèque du transistor bipolaire fabriqué selon le procédé de la présente invention peut être encore réduite de taille, car une portion de connexion électrique est prévue entre la
base intrinsèque et une base extrinsèque.
Dans le transistor bipolaire à colonnes, de plus, une région active de celui-ci peut être formée en autoréglage, ce qui permet d'améliorer son intégration. Une capacité de jonction parasite entre une base et un collecteur ou entre la base et un émetteur peut être réduite en formant la
région active en autoréglage.
De plus, selon le procédé de la présente invention, le l1 transistor bipolaire à colonnes ayant une bonne caractéristique de fonctionnement bidirectionnel peut être fabriqué. De plus, du fait de la réduction de la capacité parasite et de l'amélioration de la bonne caractéristique de fonctionnement bidirectionnel, le transistor bipolaire à colonnes est applicable à un circuit intégré nécessaire
pour une faible consommation de puissance.
Dans le procédé, il est facile d'établir une connexion
multicouches du fait d'un bon aplanissement d'une surface.
En particulier, une région de base extrinsèque devant être reliée électriquement à une région de base intrinsèque dans la colonne et des orifices de contact auto-réglés pour la
liaison d'électrodes sont faciles à former.
Il va de soi que diverses autres modifications apparaîtront et pourront facilement être apportées par les spécialistes en la matière sans s'écarter du cadre et de l'esprit de la présente invention. En conséquence, le cadre
des revendications ci-après ne doit pas être considéré
comme se limitant à la description exposée ci-dessus, mais
les revendications doivent plutôt être considérées comme
englobant toutes les caractéristiques de nouveauté brevetable qui résident dans la présente invention, y compris toutes les caractéristiques qui seraient traitées comme équivalentes par les spécialistes en la matière, à
qui s'adresse cette invention.
Claims (10)
1. Transistor bipolaire à colonnes, comprenant: un substrat semiconducteur (21) d'un premier type de conductivité ayant au moins trois régions en tranchées, et des première et deuxième structures en colonne (10, 20) formées entre les régions en tranchées; une région de collecteur formée sous les première et deuxième structures en colonne et dans la deuxième structure en colonne, et dopée avec une impureté d'un deuxième type de conductivité; une région de base extrinsèque (24) enfouie dans les régions en tranchées; une couche d'oxyde (34) formée entre la région de base extrinsèque et le substrat; une région de base intrinsèque (27) du premier type de conductivité formée dans une portion centrale de la première structure en colonne; une portion de connexion (25) formée entre la région de base extrinsèque et la région de base intrinsèque pour relier électriquement la région de base extrinsèque à la région de base intrinsèque; une région d'émetteur du deuxième type de conductivité formée dans une portion supérieure de la première structure en colonne; et des électrodes (29) formées à travers des orifices de contact sur les régions d'émetteur, de collecteur et
de base.
2. Transistor bipolaire à colonnes selon la revendication 1, comprenant de plus un film conducteur mince (26) plus large que l'émetteur, afin de faciliter
la formation d'un orifice de contact.
3. Transistor bipolaire à colonnes selon la revendication 2, dans lequel le film conducteur mince (26) est composé d'un polysilicium contenant une
impureté du deuxième type de conductivité.
4. Transistor bipolaire à colonnes selon la revendication 1, dans lequel la région de base
extrinsèque (24) est composée de polysilicium.
5. Transistor bipolaire à colonnes, comprenant: un substrat semiconducteur (21) d'un premier type de conductivité ayant au moins trois régions en tranchées, et des première et deuxième structures en colonne (10, 20) formées entre les régions en tranchées; une région d'émetteur formée sous les première et deuxième structures en colonne et dans la deuxième structure en colonne, et dopée avec une impureté d'un deuxième type de conductivité; une région de base extrinsèque (24) enfouie dans les régions en tranchées; une couche d'oxyde (34) formée entre la région de base extrinsèque et le substrat; une région de base intrinsèque (27) du premier type de conductivité formée dans une portion centrale de la première structure en colonne; une portion de connexion (25) formée entre la région de base extrinsèque et la région de base intrinsèque pour relier électriquement la région de base extrinsèque à la région de base intrinsèque; une région de collecteur du deuxième type de conductivité formée dans une portion supérieure de la première structure en colonne; et des électrodes (29) formées à travers des orifices de contact sur les régions d'émetteur, de collecteur et
de base.
6. Procédé de fabrication d'un transistor bipolaire à colonnes, comprenant les étapes consistant à: graver un substrat en silicium (21) d'un premier type de conductivité en utilisant une première couche (32) isolante à motifs comme masque pour former des première et deuxième structures en colonne (10, 20) séparées par une région en tranchée dans celle-ci; injecter une impureté d'un deuxième type de conductivité en utilisant une deuxième couche (33) isolante à motifs comme masque pour former une région de collecteur sous les première et deuxième structures en colonne et dans la deuxième structure en colonne (20); déposer l'une après l'autre une première couche d'oxyde (34) et une première couche de polysilicium (24') par-dessus; polir la première couche de polysilicium en utilisant la première couche d'oxyde comme repère d'arrêt de polissage; éliminer une partie de la première couche de polysilicium et une partie de la première couche d'oxyde pour définir une région de base extrinsèque (24); graver la couche d'oxyde formée des deux côtés de la première structure en colonne jusqu'à une profondeur prédéterminée pour définir une portion de connexion (25) et y former un polysilicium enfoui pour former la portion de connexion; déposer l'une après l'autre une deuxième couche d'oxyde (36) et une deuxième couche de polysilicium (35) par- dessus; polir la deuxième couche de polysilicium en utilisant la deuxième couche d'oxyde comme repère d'arrêt de polissage; éliminer seulement la deuxième couche d'oxyde (36) formée par-dessus la première structure en colonne (10) pour mettre à nu une surface de la première structure en colonne; injecter une impureté du premier type de conductivité dans la première structure en colonne pour former une région de base (27) dans une partie centrale de celle-ci; injecter une impureté du deuxième type de conductivité pour former une région d'émetteur dans une portion supérieure de la première structure en colonne (10); déposer une troisième couche de polysilicium (26) sur la région d'émetteur, la troisième couche de polysilicium étant formée plus large que la région d'émetteur; et former des orifices de contact auto-réglés pour former des électrodes (29) à travers les orifices de contact.
7. Procédé selon la revendication 6, dans lequel l'étape consistant à graver le substrat en silicium est réalisée en utilisant une différence de vitesse de gravure entre la première couche (32) isolante à
motifs et le substrat en silicium (21).
8. Procédé selon la revendication 6, dans lequel l'étape consistant à injecter l'impureté du deuxième type de conductivité est réalisée en utilisant une différence de diffusion entre la deuxième couche (33)
isolante à motifs et le substrat en silicium (21).
9. Procédé selon la revendication 6, dans lequel l'étape consistant à polir la première couche de
polysilicium (24') est réalisée par polissage mécano-
chimique en utilisant une différence de vitesse de polissage entre la première couche de polysilicium et
la première couche d'oxyde (34).
10. Procédé de fabrication d'un transistor bipolaire à colonnes, comprenant les étapes consistant
à:
graver un substrat en silicium d'un premier type de conductivité en utilisant une première couche (32) isolante à motifs comme masque pour former des première et deuxième structures en colonne (10, 20) séparées par une région en tranchée dans celle-ci; injecter une impureté d'un deuxième type de conductivité en utilisant une deuxième couche (33) isolante à motifs comme masque pour former une région d'émetteur sous les première et deuxième structures en colonne et dans la deuxième structure en colonne (20); déposer l'une après l'autre une première couche d'oxyde (34) et une première couche de polysilicium (24') par- dessus; polir la première couche de polysilicium en utilisant la première couche d'oxyde comme repère d'arrêt de polissage; éliminer une partie de la première couche de polysilicium et une partie de la première couche d'oxyde pour définir une région de base extrinsèque (24); graver la couche d'oxyde formée des deux côtés de la première structure en colonne jusqu'à une profondeur prédéterminée pour définir une portion de connexion (25) et y former un polysilicium enfoui pour former la portion de connexion; déposer l'une après l'autre une deuxième couche d'oxyde (36) et une deuxième couche de polysilicium (35) par- dessus; polir la deuxième couche de polysilicium en utilisant la deuxième couche d'oxyde comme repère d'arrêt de polissage; éliminer seulement la deuxième couche d'oxyde (36) formée par-dessus la première structure en colonne (10) pour mettre à nu une surface de la première structure en colonne; injecter une impureté du premier type de conductivité dans la première structure en colonne pour former une région de base (27) dans une partie centrale de celle-ci; injecter une impureté du deuxième type de conductivité pour former une région de collecteur dans une portion supérieure de la première structure en colonne (10); déposer une troisième couche de polysilicium (26) sur la région de collecteur, la troisième couche de polysilicium étant formée plus large que la région de collecteur; et former des orifices de contact auto-réglés pour former des électrodes (29) à travers les orifices de contact.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4445565A DE4445565C2 (de) | 1994-12-20 | 1994-12-20 | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| FR9415684A FR2728393A1 (fr) | 1994-12-20 | 1994-12-20 | Transistor bipolaire a colonnes et procede de fabrication de celui-ci |
| GB9425735A GB2296377A (en) | 1994-12-20 | 1994-12-20 | Pillar bipolar transistors |
| US08/469,677 US5506157A (en) | 1994-12-20 | 1995-06-06 | Method for fabricating pillar bipolar transistor |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4445565A DE4445565C2 (de) | 1994-12-20 | 1994-12-20 | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| FR9415684A FR2728393A1 (fr) | 1994-12-20 | 1994-12-20 | Transistor bipolaire a colonnes et procede de fabrication de celui-ci |
| GB9425735A GB2296377A (en) | 1994-12-20 | 1994-12-20 | Pillar bipolar transistors |
| US08/469,677 US5506157A (en) | 1994-12-20 | 1995-06-06 | Method for fabricating pillar bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2728393A1 true FR2728393A1 (fr) | 1996-06-21 |
| FR2728393B1 FR2728393B1 (fr) | 1997-02-07 |
Family
ID=27436119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9415684A Granted FR2728393A1 (fr) | 1994-12-20 | 1994-12-20 | Transistor bipolaire a colonnes et procede de fabrication de celui-ci |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5506157A (fr) |
| DE (1) | DE4445565C2 (fr) |
| FR (1) | FR2728393A1 (fr) |
| GB (1) | GB2296377A (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| KR100282710B1 (ko) * | 1998-03-12 | 2001-02-15 | 윤종용 | 바이폴라 트랜지스터의 제조 방법 및 그 구조 |
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| KR100339683B1 (ko) * | 2000-02-03 | 2002-06-05 | 윤종용 | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 |
| US8513087B2 (en) * | 2002-08-14 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Processes for forming isolation structures for integrated circuit devices |
| US7002221B2 (en) * | 2003-08-29 | 2006-02-21 | International Business Machines Corporation | Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same |
| DE102005013982A1 (de) * | 2005-03-26 | 2006-10-05 | Atmel Germany Gmbh | Verfahren zur Herstellung eines Bipolartransistors und nach einem derartigen Verfahren hergestellter Bipolartransistor |
| US7635599B2 (en) * | 2005-09-29 | 2009-12-22 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensing devices having base lead layers in-plane with collector substrate materials and methods of making the same |
| EP2954557B1 (fr) * | 2013-02-07 | 2021-03-31 | John Wood | Structure de transistor bipolaire à jonctions |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0140369A1 (fr) * | 1983-11-02 | 1985-05-08 | Hitachi, Ltd. | Circuit intégré semi-conducteur comportant des transistors connectés en série |
| US4674173A (en) * | 1985-06-28 | 1987-06-23 | Texas Instruments Incorporated | Method for fabricating bipolar transistor |
| EP0287318A2 (fr) * | 1987-04-14 | 1988-10-19 | Fairchild Semiconductor Corporation | Transistor intégré et son procédé de fabrication |
| EP0310087A2 (fr) * | 1987-09-29 | 1989-04-05 | Nec Corporation | Dispositif semi-conducteur ayant un transistor bipolaire avec rainure |
| US5187108A (en) * | 1990-01-16 | 1993-02-16 | Oki Electric Industry Co., Ltd. | Method of manufacturing a bipolar transistor |
| JPH079335A (ja) * | 1993-06-30 | 1995-01-13 | Hitachi Constr Mach Co Ltd | 研削ロボット |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| US4378630A (en) * | 1980-05-05 | 1983-04-05 | International Business Machines Corporation | Process for fabricating a high performance PNP and NPN structure |
| JPS5873156A (ja) * | 1981-10-28 | 1983-05-02 | Hitachi Ltd | 半導体装置 |
| JPS59126671A (ja) * | 1983-01-10 | 1984-07-21 | Mitsubishi Electric Corp | 半導体装置 |
| JPS60263916A (ja) * | 1984-06-13 | 1985-12-27 | Olympus Optical Co Ltd | 内焦式内視鏡対物レンズ |
| US4693782A (en) * | 1985-09-06 | 1987-09-15 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of semiconductor device |
| JPS63143865A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 半導体集積回路装置 |
| US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
| JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| NL8800157A (nl) * | 1988-01-25 | 1989-08-16 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US4965217A (en) * | 1989-04-13 | 1990-10-23 | International Business Machines Corporation | Method of making a lateral transistor |
| JPH0536712A (ja) * | 1991-08-01 | 1993-02-12 | Hitachi Ltd | 半導体集積回路装置および製造方法 |
| WO1993016494A1 (fr) * | 1992-01-31 | 1993-08-19 | Analog Devices, Inc. | Dispositifs emetteurs bipolaires complementaires en polysilicium |
-
1994
- 1994-12-20 FR FR9415684A patent/FR2728393A1/fr active Granted
- 1994-12-20 GB GB9425735A patent/GB2296377A/en not_active Withdrawn
- 1994-12-20 DE DE4445565A patent/DE4445565C2/de not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/469,677 patent/US5506157A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0140369A1 (fr) * | 1983-11-02 | 1985-05-08 | Hitachi, Ltd. | Circuit intégré semi-conducteur comportant des transistors connectés en série |
| US4674173A (en) * | 1985-06-28 | 1987-06-23 | Texas Instruments Incorporated | Method for fabricating bipolar transistor |
| EP0287318A2 (fr) * | 1987-04-14 | 1988-10-19 | Fairchild Semiconductor Corporation | Transistor intégré et son procédé de fabrication |
| EP0310087A2 (fr) * | 1987-09-29 | 1989-04-05 | Nec Corporation | Dispositif semi-conducteur ayant un transistor bipolaire avec rainure |
| US5187108A (en) * | 1990-01-16 | 1993-02-16 | Oki Electric Industry Co., Ltd. | Method of manufacturing a bipolar transistor |
| JPH079335A (ja) * | 1993-06-30 | 1995-01-13 | Hitachi Constr Mach Co Ltd | 研削ロボット |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 16, no. 297 (E - 1226) 30 June 1992 (1992-06-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9425735D0 (en) | 1995-02-22 |
| US5506157A (en) | 1996-04-09 |
| DE4445565C2 (de) | 2002-10-24 |
| FR2728393B1 (fr) | 1997-02-07 |
| GB2296377A (en) | 1996-06-26 |
| DE4445565A1 (de) | 1996-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0020994B1 (fr) | Procédé pour la formation de rainures d'isolation | |
| CN102290425B (zh) | 具有三维层叠结构的半导体器件的制造方法 | |
| US5614750A (en) | Buried layer contact for an integrated circuit structure | |
| US4889832A (en) | Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JPS6118147A (ja) | 半導体デバイスの形成方法 | |
| CN100385617C (zh) | 绝缘硅基板上单片集成铅直装置制造方法 | |
| FR2465316A1 (fr) | Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose | |
| FR2728393A1 (fr) | Transistor bipolaire a colonnes et procede de fabrication de celui-ci | |
| US5336632A (en) | Method for manufacturing capacitor and bipolar transistor | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| JP2009032967A (ja) | 半導体装置及びその製造方法 | |
| US5324672A (en) | Manufacturing method for bipolar transistor | |
| EP0444370A1 (fr) | Dispositif semi-conducteur à régime activé aminci et son procédé de fabrication | |
| FR2728391A1 (fr) | Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant | |
| US4720739A (en) | Dense, reduced leakage CMOS structure | |
| US20030137013A1 (en) | Isolation structure and method for semiconductor device | |
| KR19990008495A (ko) | 고속 바이폴라 트랜지스터 및 그 제조방법 | |
| WO1997033309A1 (fr) | Procede de formation d'un dispositif a semi-conducteur presentant des tranchees | |
| US20080197443A1 (en) | Semiconductor Substrate Comprising a Pn-Junction and Method For Producing Said Substrate | |
| KR100336770B1 (ko) | 커패시터 형성방법 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| KR0149130B1 (ko) | 기둥형 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP2535519B2 (ja) | 半導体集積回路装置とその製造方法 | |
| KR100211950B1 (ko) | 기둥형 바이폴라 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140829 |