CN100385617C - 绝缘硅基板上单片集成铅直装置制造方法 - Google Patents

绝缘硅基板上单片集成铅直装置制造方法 Download PDF

Info

Publication number
CN100385617C
CN100385617C CNB2005100976560A CN200510097656A CN100385617C CN 100385617 C CN100385617 C CN 100385617C CN B2005100976560 A CNB2005100976560 A CN B2005100976560A CN 200510097656 A CN200510097656 A CN 200510097656A CN 100385617 C CN100385617 C CN 100385617C
Authority
CN
China
Prior art keywords
silicon
opening
zone
layer
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100976560A
Other languages
English (en)
Other versions
CN1763909A (zh
Inventor
T·约翰斯森
H·诺斯特罗伊姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1763909A publication Critical patent/CN1763909A/zh
Application granted granted Critical
Publication of CN100385617C publication Critical patent/CN100385617C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种在一绝缘硅基板上制造一单片集成铅直装置的方法包含了下列步骤：提供一绝缘硅基板，其从底部到顶部依序包含一硅块材(11)、一绝缘层(12)与一单晶硅层(13)；在所述绝缘硅基板中形成一开口(31)，所述开口延伸到所述硅块材(11)中；在所述开口中暴露的硅表面上形成二氧化硅，并接着移除所形成的二氧化硅(51)，从而在所述开口中的所述绝缘硅基板中形成步阶(61)；在所述开口中形成一外延硅区域(62)；以及在所述开口周围的一区域中形成一深沟渠(161)，从而移除所述开口中的所述步阶(61)。

Description

绝缘硅基板上单片集成铅直装置制造方法
技术领域
本发明一般是关于集成电路技术领域，特别是关于一种在绝缘硅(silicon-on-insulator，SOI)基板上制造单片集成铅直装置的方法。
背景技术
CMOS SOI技术，特别是利用薄硅顶层使其在一非常低的偏压下即部分消耗(PD)或完全耗尽(FD)的技术已被认为是一项持续提升电路性能的关键贡献；所述薄硅顶层的厚度低于约200纳米。
今日所有的主要IC制造业者都评估出CMOS SOI制程能够产生低于100纳米的特征尺寸；部分制造业者将其制程着重在利用市售SOI晶片的PD SOI制程，且这些制造业者都认为FD SOI具有低功率数字、混波与射频(RF)应用的潜力。今日的SOI技术主要是应用在高速处理器技术的领域中，目前基于90纳米CMOS PD SOI所制造的处理器速度可达2.5GHz，其相当于约20至25％的速度增益。
如何去修饰改良PD或FD SOI的CMOS装置是一项公知的技术，然而，要采用PD或FD SOI的RF BiCMOS制程则是一项更为复杂的任务，这是因为目前仍未开发出一种简单方式以在薄SOI硅顶层中形成与块材(bulk material)中所形成的铅直NPN晶体管具有的性能相似的双极装置。
已有两种习知的主要方式可以将双极装置集成在一CMOS SOI制程中。
根据第一种主要方式，所述SOI起始材料并未做任何改良修饰，而是将所述装置形成在现存材料上，请见Eklund的美国专利第5,087,580号；然而此构想无法延伸到薄硅顶层，例如目前高性能SOI制程中所需者。Tsaur等人揭示了一种使用非常厚的起始顶部硅层的方式(见IDEM Tech.Dig.，p.812，1984)，而其比MOS装置欲形成者薄。J.Cai等人在研讨会“Proceedings of the 2003 Bipolar/BiCMOSCircuits and Technology Meeting”中发表文献“VerticalSiGe-Base Bipolar Transistors on CMOS-Compatible SOISubstrate，p.215”，其揭示了一种外延基础的晶体管结构以获得在厚度需求上的部分余裕，且起始材料的薄硅顶层整个皆作为双极晶体管的集极之用。
根据第二种主要方式，则是局部移除埋藏式SOI基板的氧化物，而在此区域中形成局部块状区域(bulk region)；Tsaur等人在上述文献中同样说明了此一方式，其利用选择性外延成长(SEG)来产生双极装置所需的岛状物(island)。在美国专利第4,575,925号中，Kanbara等人揭示了一种产生隔离的、相当深的硅“岛状物(island)”，以形成传统的扩散双极晶体管。在美国专利第5,904,535号与第6,232649号中，Lee说明了与Tsaur等人所揭示者相似的结构与方法，然其经修饰改良以适用于目前的基板与制程技术，且其延伸至包含了在块状岛状物的边缘具有氧化物间隙物以提升装置绝缘性。在文献“IEEETransactions on Electronic Devices，p.2052，Sep.1990”与文献“IEEE Transactions on Electronic Devices，p.1379，Aug.1994”中，Terada等人与Burghartz等人分别利用选择性外延成长(SEG)的方式来形成相当复杂的隔离结构，而其它的侧向延伸物则由严密的SEG过度成长与额外的多晶硅沉积而产生，且利用研磨方式而加以平面化。
装置结构必须能够尺寸化为非常薄的硅层厚度，因此在实行上仅考虑第二种主要方式。关于Tsaur等人所揭示的利用非常厚的起始顶部硅层来形成比MOS装置欲形成者更薄的方式需要高品质的硅蚀刻，以使在MOS装置所使用的区域中的硅层更薄；由于硅蚀刻速率在晶片上的精确性与变化性之故，因而此方式并不适于制作非常薄的膜层厚度。
由Tsaur等人所揭示的第二种方式缺乏埋藏集极“岛状物”绝缘性；同样的，在CMOS区域与双极区域间的高度差在光刻步骤中会产生对焦之类的问题，且在金属化前需经大幅地平面化。
Kanbara所揭示的方法则是相当复杂，且其尺度并不适于硅“岛状物”与薄硅SO I的集成。
美国专利第5,904,535号与第6,232649号揭示了结构与方法皆与最佳化制程相去甚远，其装置绝缘所使用的间隙物形成方式相当复杂；此外，所述间隙物会在硅岛状物周围表面产生大量的壁(wall)或步阶(step)，因而需要良好的平面化制程以将双极晶体管与电路剩余部分间的互连平面化。
发明内容
因此，本发明的一项目的在于提供一种在一绝缘硅基板上制造一单片集成铅直装置(特别是双极晶体管)的方法，其可克服习知技术中所存在的上述问题。
本发明的另一目的在于提供一种简单、连续且制程步骤最少的铅直装置制造方法。
本发明的再一目的在于提供一种可得良好装置绝缘性的方法。
本发明的又一目的在于提供一种可以在CMOS SOI装置水平面中制造所述铅直装置的方法。
上述目的可通过本发明权利要求1所述的方法而达成。
根据本发明的第一构想，提供了一种在一绝缘硅基板上制造一单片集成铅直装置的方法，所述方法包含了下列步骤：提供一绝缘硅基板，其从底部到顶部依序包含一硅块材、一绝缘层与一单晶硅层；在所述绝缘硅基板中形成所述铅直装置的一开口，所述开口延伸到所述硅块材中；在所述开口中暴露的硅表面上形成二氧化硅，并接着移除所形成的二氧化硅，从而在所述开口中的所述绝缘硅基板中形成步阶；在所述开口中形成一外延硅区域；在所述开口周围的一区域中形成一深沟渠，从而移除所述开口中的所述绝缘硅基板中的所述步阶。
所述铅直装置则为例如一铅直双极晶体管或一铅直电容器。
较佳为，在所述开口中形成一外延硅区域前，先在所述开口底部的所述硅块材中形成一埋藏掺杂区域。所述埋藏掺杂区域是通过离子注入的方式以及后续当所形成的二氧化硅覆盖所述暴露的硅表面时，至少执行一次热处理的驱入阶段而形成。
若所述铅直装置是一铅直双极晶体管，则所述埋藏掺杂区域即为所述铅直双极晶体管的一埋藏子集极；而若所述铅直装置是一铅直电容器，则所述埋藏掺杂区域构成所述电容器的低电极的至少一部份。
根据本发明，提供一种在一绝缘硅基板上制造一单片集成铅直装置的方法，其包含下列步骤：
a.提供一绝缘硅基板，其从底部到顶部依序包含：一硅块材、一绝缘层与一单晶硅层，
b.在所述绝缘硅基板中形成所述铅直装置的一开口，
c.通过离子注入的方法在所述硅块材中形成一埋藏掺杂区域，
d.在所述开口中形成一外延硅区域，以及
e.在所述开口周围的区域中形成一深沟渠，该沟渠延伸到低于该埋藏掺杂区域之下，
其中，步骤b中，所形成的开口延伸到该硅块材中，
其中，在步骤c中，所述埋藏掺杂区域形成于该开口的底部，其中该离子注入跟随著一驱入热处理程序，以在该开口所暴露的硅表面上形成一热氧化硅，
其中，在步骤d之前，移除在步骤c中所形成的热氧化硅，以在该开口的侧墙上形成该绝缘硅基板中的步阶，以及
其中，在步骤e中，所形成的深沟渠使得在该开口的侧墙上所形成该绝缘硅基板中的步阶被移除。
本发明的其它特征与优势阶可见于本发明的较佳实施方式以及伴随的图1至图20，其中所述图是仅为说明而绘制，其并不限制本发明的范畴。
附图说明
图1表示包含一SOI基板的半导体结构的截面图；
图2表示图1的结构中包含一图案化的光致抗蚀剂层的截面图；
图3表示图2的结构中包含一开口的截面图；
图4图示说明如图3的结构通过一离子注入形成一埋藏掺杂区域的截面图；
图5表示图4的结构中包含包含一热氧化物形成於暴露的矽表面上的截面图；
图6表示图5的结构中该开口填充一矽区域的截面图；
图7表示图6的结构中包含通过CMP而得到该矽区域的一平面化的上表面的截面图；
图8表示图7的结构中包含一新的氧化/氮化物双层的截面图；
图9表示图8的结构中包含一图案化的光致抗蚀剂层的截面图；
图10表示图9的结构中在使用该图案化的光致抗蚀剂层蚀刻之後的截面图；
图11表示图10的结构中包含一厚氧化层并经过CMP平面化的截面图；
图12表示图11的结构中包含一深沟渠的硬遮罩层的截面图；
图13表示图12的结构中包含另一图案化的光致抗蚀剂层的截面图；
图14表示图13的结构中在该硬遮罩中包含一开口的截面图；
图15表示图14的结构中该图案化的光致抗蚀剂层被移除後的截面图；
图16表示图15的结构中包含一深沟渠的截面图；
图17表示图16的结构中该图案化的光致抗蚀剂层被移除後的截面图；
图18表示图17的结构中经过热氧化以在该深沟渠开口中形成一薄氧化矽层的截面图；
图19表示图18的结构中该深沟渠开口填充多晶矽的截面图；
图20表示图19的结构中该氧化物及氮化物被移除後的截面图；
具体实施方式
以下通过图1至图20的辅助，说明根据本发明之在一绝缘硅基板上制造一单片集成铅直装置的方法的一个较佳实施方式；所述方法最好是在BiCMOS制程中执行，但亦可执行于纯粹的一CMOS制程中。
图1显示了一种含有一SOI基板的半导体结构截面图；所述SOI基板从底部到顶部依序包含一硅晶片11、含有氧化硅的一绝缘层12与一掺杂单晶硅层13；另一氧化硅层14与一氮化硅层15则形成在所述SOI基板的顶部。
在一实例中，所述晶片11的SOI硅块材的电阻率约为1000cm以上；所述SOI氧化硅层12厚度为400纳米；所述SOI单晶层13含有厚度为200纳米的<100>硅，其电阻率约为10cm；上层的氧化硅层14是厚约10纳米的一热氧化物，而所述氮化硅层的沉积厚度约为50纳米。较佳为，所述SOI单晶层13厚度小于约200纳米，以于其内制造部份或完全耗尽(PD或FD)的MOS装置。
接着在所述半导体结构上涂布一光致抗蚀剂层21，并将其图案化以形成一开口22，而铅直装置即欲形成于其中；所产生的结构如图2所示。
然后，利用已图案化的光致抗蚀剂层21作为掩膜以蚀刻所述结构，从而在所述氮化硅层15、上层的氧化硅层14、所述单晶硅层13、所述SOI氧化硅层12与所述SOI硅晶片11中形成一开口31；所产生的结构如图3所示。
接着执行离子注入(如图4中的箭号所示)，以形成子集极或埋藏掺杂区域，此时在所述结构上仍存有已图案化的光致抗蚀剂层21以保护所述结构的其它区域不被注入。一般而言，通常利用砷来注入，所使用的能量约为50keV，而其剂量约为5*1015cm-2。
将已图案化的光致抗蚀剂层21移除，并执行一驱入(drive-in)热处理制程；因此可在暴露的硅表面上形成一热氧化硅51，且可将所注入的物种驱入所述SOI硅晶片11中，以于所述开口31的底部形成一子集极或埋藏掺杂区域52。所述的子集极驱入可根据PCT申请案WO02/091463A1中所列出的细节而施行，在此已将该申请案内容列为参考的前案。
接着，通过蚀刻方式移除所述热氧化硅51，因而蚀刻所述SOI氧化硅层12且在所述SOI基板中形成步阶61；最好是以外延成长方式而在所蚀刻的开口中的形成一硅区域62，且较佳为，使硅稍微过度成长。所产生的结构如图6所示。
利用化学-机械研磨方法来移除过度成长的硅区域62以及在氮化物区域上所沉积的任何其它的硅(图中未示)，以使所述硅区域62形成一平坦的上表面71；较佳为，研磨所述硅区域62以使其上表面71与SOI单晶硅层13的上表面同一平面，如图7所示。
移除一开始所形成的氧化硅层14与氮化硅层15，并形成新的氧化物/氮化物双层81、82，以进而形成后续的浅沟渠绝缘；其可根据上述的WO 02/091463A1所定义者而执行；所产生的结构如图8所示。
接着在所述半导体结构上涂布另一光致抗蚀剂层91并将其图案化，以覆盖欲形成所述铅直装置的区域，而除了欲形成的所述铅直装置内的浅沟渠绝缘区域92外；所产生的结构如图9所示。
接着利用已图案化的光致抗蚀剂层91作为掩膜并利用SOI氧化硅层12作为蚀刻终止以蚀刻所述结构；在欲形成铅直结构内的浅绝缘的所述开92中，蚀刻所述双层81、82与所述硅区域62以形成延伸到所述硅区域62的一开口101；由于在此处并不存在蚀刻终止，因此蚀刻进一步持续而达所述硅区域62中，亦及所述开口101的底部会稍微比所述SOI氧化硅层12的上表面更低，如图10所示。然后移除已图案化的光致抗蚀剂层91。
在移除氧化物/氮化物双层81、82后，即沉积并图案化(即通过化学-机械研磨方式)厚氧化物，所沉积与图案化的厚氧化物形成所述硅区域62中的浅沟渠绝缘111，其中所述铅直结构即被形成，且一浅沟渠绝缘112与所述SOI氧化硅层同时围绕所述硅区域62，所产生的结构如图11所示。
接着形成深沟渠所需的硬掩膜，所述硬掩膜由底部到顶部依序包含了一薄氧化硅层121、一薄多晶硅层122与一厚氧化硅层123，如图12所示；所述硬掩膜的形成与后续蚀刻可根据PCT申请案WO 99/03151中所列出的细节而施行，在此已将该申请案内容列为参考的前案。
接着在所述半导体结构上涂布另一层光致抗蚀剂层131并将其图案化，以使其具有一开口132，而围绕所述硅区域62的一深沟渠即形成于其中；接着利用已图案化的光致抗蚀剂层131作为掩膜以及利用所述SOI硅块材11作为蚀刻终止，以蚀刻所述硬掩膜与所述浅沟渠绝缘区域112，从而在所述硬掩膜与所述浅沟渠绝缘区域112中形成一开口141，其围绕所述区域62并暴露所述SOI基板中的步阶61。在此，重要的是所述光致抗蚀剂层131是经图案化的，以使所述开口132可以与所述SOI基板中的硅区域62对准。图13至图15分别说明了在已图案化所述光致抗蚀剂层131、已蚀刻所述硬掩膜与所述浅沟渠绝缘区域112、以及已移除图案化的所述光致抗蚀剂层131后的半导体结构。
接着，利用已图案化的硬掩膜作为掩膜以蚀刻出一深沟渠，形成一深沟渠开口161，其延伸到所述SOI硅块材11中并围绕所述硅区域62；接着蚀刻移除所述厚氧化硅层123与所述薄多晶硅层122。图16与图17说明了在蚀刻层122与123前后的结构，所述深沟渠开口(161)最好是蚀刻至至少数微米的深度，且更佳的是蚀刻至5微米的深度，所述深度是从所述外延硅区域62的上表面开始测量。
接着热氧化所述结构，而在所述深沟渠开口161中形成一薄氧化硅层，如图18所示。
在所述半导体结构上沉积一氮化硅层191，并于其上沉积一TEOS层(图中未示)，并在之后在所述深沟渠开口161中填入多晶硅192，并回蚀此结构以加以平面化；执行深沟渠氧化的目的是为了在所述深沟渠开口161中所述多晶硅192的顶部产生一氧化硅层区域193，其所产生的结构如图19所示。
接着移除场区域上的氧化物与氮化物，亦即移除所述多晶硅192顶部的氧化层区域193、以及所述浅沟渠绝缘区域112顶部的氮化硅层191；经过上述制程后所得的半导体结构如图20所示。
经由上述说明，习知该项技艺之人士极可以任何方式而于所述硅区域62中形成所述铅直装置，所述硅区域62最好是与SOI硅层13厚度相同，且与配置在所述硅区域62下方的子集极或埋藏掺杂区域52接触。所述硅区域62与所述埋藏掺杂区域52是通过所述深沟渠161而与芯片的其它区域电性绝缘，所述深沟渠161围绕所述硅区域62与所述埋藏掺杂区域52，并延伸到比所述埋藏掺杂区域52更深的基板。
所述铅直装置可为铅直双极晶体管，且在此例中所述埋藏掺杂区域52即为所述铅直双极晶体管的一埋藏子集极。
此外，所述铅直装置也可以是一铅直电容器，而在此例中所述埋藏掺杂区域52即构成了所述电容器的一下电极。
另外，所述铅直装置亦可为需要连接至所述SOI硅晶片块材11及/或硅深度比所述SOI基板的多晶硅层13的厚度更大的区域的任何形式的装置；在某些例子中，则一点也不需要所述埋藏掺杂区域52及/或所述浅沟渠绝缘区域111。
上述说明是为了使本发明得已被全盘了解而提供，然本发明的范畴并不限于该等特定实例；然而，习知该项技艺之人士可明显了解到本发明可应用于与该等实例不同的其它构想；习知该项技艺之人士以本发明为基础所发展的各项修饰例盖不脱离本发明所附权利要求书的保护范畴。
在其它的例子中，省略了公知方法与技术的详细说明以免于赘述。至于其它的制程细节请参阅上述之PCT申请案WO 02/091463A1与WO 99/03151，其揭露了在所述硅区域62中制造铅直双极晶体管或电容器的详细方法，然须注意的是，在该等文献中所述深沟渠的侧向位置是经由光致抗蚀剂图案化而定义，因而不是自排列在所述浅沟渠的边缘上，即如先前参考文献中所述者。
组件符号说明
11  晶片
12  绝缘层
13  单晶硅层
14  氧化硅层
15  氮化硅层
21  光致抗蚀剂层
22  开口
31  开口
51  热氧化硅
52  埋藏掺杂区域
61  步阶
62  硅区域
71  上表面
81、82  氧化物/氮化物双层
91  光致抗蚀剂层
92  区域
101  开口
111  浅沟渠绝缘
112  浅沟渠绝缘
121  薄氧化硅层
122  薄多晶硅层
123  厚氧化硅层
131  光致抗蚀剂层
132  开口
141  开口
161  开口
191  氮化硅层
192  多晶硅
193  氧化硅层

Claims (14)

1.一种在一绝缘硅基板上制造一单片集成铅直装置的方法，其包含下列步骤：
a.提供一绝缘硅基板，其从底部到顶部依序包含：一硅块材(11)、一绝缘层(12)与一单晶硅层(13)，
b.在所述绝缘硅基板中形成所述铅直装置的一开口(31)，
c.通过离子注入的方法在所述硅块材(11)中形成一埋藏掺杂区域(52)，
d.在所述开口中形成一外延硅区域(62)，以及
e.在所述开口周围的区域中形成一深沟渠(161)，该沟渠延伸到低于该埋藏掺杂区域(52)之下，
其中，步骤b中，所形成的开口(31)延伸到该硅块材中(11)，
其中，在步骤c中，所述埋藏掺杂区域(52)形成于该开口(31)的底部，其中该离子注入跟随著一驱入热处理程序，以在该开口(31)所暴露的硅表面上形成一热氧化硅(51)，
其中，在步骤d之前，移除在步骤c中所形成的热氧化硅(51)，以在该开口(31)的侧墙上形成该绝缘硅基板中的步阶(61)，以及
其中，在步骤e中，所形成的深沟渠(161)使得在该开口(31)的侧墙上所形成该绝缘硅基板中的步阶(61)被移除。
2.如权利要求1所述的方法，其中所述铅直装置是一铅直双极晶体管，而所述埋藏掺杂区域(52)是所述铅直双极晶体管的一埋藏子集极。
3.如权利要求1所述的方法，其中所述铅直装置是一铅直电容器，而所述埋藏掺杂区域(52)构成一铅直双极晶体管的低电极的至少一部份。
4.如权利要求1所述的方法，其中利用化学-机械研磨方式将于所述开口中形成的所述外延硅区域(62)的上表面平面化。
5.如权利要求1所述的方法，其中一浅沟渠绝缘区域(112)环绕所述外延硅区域(62)而形成。
6.如权利要求5所述的方法，其中在形成环绕所述外延硅区域(62)的所述浅沟渠绝缘区域(112)时，同时在所述外延硅区域(62)中形成一浅沟渠绝缘区域(111)。
7.如权利要求6所述的方法，其中所述浅沟渠绝缘区域(111，112)是通过沉积氧化硅与将所沉积的氧化硅通过化学-机械研磨方式平面化而形成。
8.如权利要求1所述的方法，其中所述形成深沟渠的步骤包含通过掩蔽与蚀刻的方式移除所述单晶硅层(13)并在所述开口周围的区域的所述绝缘层(12)中形成一开口(141)，以使在所述开口(141)中的所述绝缘硅基板中的所述步阶(61)得以暴露。
9.如权利要求8所述的方法，其中所述掩蔽与蚀刻包含了形成一硬掩膜层、图形化所述硬掩膜层以及蚀刻所述硬掩膜层、所述单晶硅层(13)与所述绝缘层(12)。
10.如权利要求9所述的方法，其中所述硬掩膜层是一三层结构，其从底部到顶部依序包含氧化硅层(121)、多晶硅层(122)与氧化硅层(123)。
11.如权利要求9所述的方法，其中所述开口周围的区域中的所述深沟渠(161)是通过以所述图案化的硬掩膜层作为掩膜的方式而蚀刻形成。
12.如权利要求1所述的方法，其中所述开口周围的区域中的所述深沟渠(161)是通过利用一硬掩膜保护所述开口周围的区域以外的其它区域的方式而蚀刻形成。
13.如权利要求12所述的方法，其中在所述开口周围的区域中所蚀刻的所述深沟渠(161)中填入绝缘材料。
14.如权利要求1所述的方法，其中所述方法实施在一BiCMOS制程中。
CNB2005100976560A 2004-08-31 2005-08-31 绝缘硅基板上单片集成铅直装置制造方法 Expired - Fee Related CN100385617C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04020674.0A EP1630863B1 (en) 2004-08-31 2004-08-31 Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate
EP04020674.0 2004-08-31

Publications (2)

Publication Number Publication Date
CN1763909A CN1763909A (zh) 2006-04-26
CN100385617C true CN100385617C (zh) 2008-04-30

Family

ID=34926373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100976560A Expired - Fee Related CN100385617C (zh) 2004-08-31 2005-08-31 绝缘硅基板上单片集成铅直装置制造方法

Country Status (3)

Country Link
US (1) US7618865B2 (zh)
EP (1) EP1630863B1 (zh)
CN (1) CN100385617C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527487C2 (sv) * 2004-03-02 2006-03-21 Infineon Technologies Ag En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator
EP2264753A3 (en) 2006-06-27 2011-04-20 STMicroelectronics S.r.l. Integrated device with both SOI insulation and junction insulation and manufacturing method
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US7838376B2 (en) * 2007-12-20 2010-11-23 Texas Instruments Incorporated Non-destructive inline epi pattern shift monitor using selective epi
US20110269289A1 (en) * 2008-07-14 2011-11-03 Nxp B.V. Transistor device and a method of manufacturing the same
CN101989552B (zh) * 2009-08-07 2012-06-20 上海华虹Nec电子有限公司 超级结mos管的纵向区的制造方法
US8372725B2 (en) * 2010-02-23 2013-02-12 International Business Machines Corporation Structures and methods of forming pre fabricated deep trench capacitors for SOI substrates
US8946078B2 (en) * 2012-03-22 2015-02-03 United Microelectronics Corp. Method of forming trench in semiconductor substrate
US10262898B2 (en) * 2016-04-07 2019-04-16 Stmicroelectronics Sa Method for forming an electrical contact between a semiconductor film and a bulk handle wafer, and resulting structure
US10522388B1 (en) * 2018-08-24 2019-12-31 Tower Semiconductor Ltd. Method of forming high-voltage silicon-on-insulator device with diode connection to handle layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208670A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
CN1171626A (zh) * 1993-03-26 1998-01-28 松下电器产业株式会社 半导体器件的制造方法
CN1230771A (zh) * 1998-03-30 1999-10-06 日本电气株式会社 能够抑制晶体管特性退化的制造双极晶体管的方法
US20020053705A1 (en) * 2000-11-07 2002-05-09 Masao Kondo BICMOS semiconductor integrated circuit device and fabrication process thereof
EP1220312A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507158A (en) * 1983-08-12 1985-03-26 Hewlett-Packard Co. Trench isolated transistors in semiconductor films
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
US5234861A (en) * 1989-06-30 1993-08-10 Honeywell Inc. Method for forming variable width isolation structures
US5087580A (en) 1990-09-17 1992-02-11 Texas Instruments Incorporated Self-aligned bipolar transistor structure and fabrication process
US5143862A (en) * 1990-11-29 1992-09-01 Texas Instruments Incorporated SOI wafer fabrication by selective epitaxial growth
US6232649B1 (en) 1994-12-12 2001-05-15 Hyundai Electronics America Bipolar silicon-on-insulator structure and process
US5904535A (en) 1995-06-02 1999-05-18 Hyundai Electronics America Method of fabricating a bipolar integrated structure
JP2002509649A (ja) * 1997-07-11 2002-03-26 テレフオンアクチーボラゲツト エル エム エリクソン 高周波で使用されるｉｃ部品を製造するためのプロセス
AU1917099A (en) 1997-12-18 1999-07-05 Allied-Signal Inc. Silicon micro-machined accelerometer using integrated electrical and mechanical packaging
US6365447B1 (en) * 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US6501152B1 (en) * 1998-11-05 2002-12-31 Texas Instruments Incorporated Advanced lateral PNP by implant negation
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure
US6235567B1 (en) * 1999-08-31 2001-05-22 International Business Machines Corporation Silicon-germanium bicmos on soi
US6521974B1 (en) * 1999-10-14 2003-02-18 Hitachi, Ltd. Bipolar transistor and manufacturing method thereof
JP2001237249A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6506656B2 (en) * 2001-03-19 2003-01-14 International Business Machines Corporation Stepped collector implant and method for fabrication
SE0103036D0 (sv) 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
US6773973B2 (en) * 2001-08-13 2004-08-10 Maxim Integrated Products, Inc. Semiconductor transistor having a polysilicon emitter and methods of making the same
JP3984014B2 (ja) * 2001-09-26 2007-09-26 株式会社東芝 半導体装置用基板を製造する方法および半導体装置用基板
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US6943426B2 (en) * 2002-08-14 2005-09-13 Advanced Analogic Technologies, Inc. Complementary analog bipolar transistors with trench-constrained isolation diffusion
US7868424B2 (en) * 2004-07-20 2011-01-11 Nxp B.V. Semiconductor device and method of manufacturing the same
TWI269434B (en) * 2005-02-05 2006-12-21 Nanya Technology Corp Memory device with vertical transistor and trench capacitor and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208670A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
EP0236811B1 (en) * 1986-03-07 1994-04-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
CN1171626A (zh) * 1993-03-26 1998-01-28 松下电器产业株式会社 半导体器件的制造方法
CN1230771A (zh) * 1998-03-30 1999-10-06 日本电气株式会社 能够抑制晶体管特性退化的制造双极晶体管的方法
US20020053705A1 (en) * 2000-11-07 2002-05-09 Masao Kondo BICMOS semiconductor integrated circuit device and fabrication process thereof
EP1220312A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well

Also Published As

Publication number Publication date
US7618865B2 (en) 2009-11-17
EP1630863A1 (en) 2006-03-01
EP1630863B1 (en) 2014-05-14
US20070048928A1 (en) 2007-03-01
CN1763909A (zh) 2006-04-26

Similar Documents

Publication Publication Date Title
CN100385617C (zh) 绝缘硅基板上单片集成铅直装置制造方法
US7691716B2 (en) Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
US20090160009A1 (en) Semiconductor array and method for manufacturing a semiconductor array
JP4929538B2 (ja) 半導体装置の製造方法
US5882966A (en) BiDMOS semiconductor device and method of fabricating the same
US20100181640A1 (en) Semiconductor device
JP2009032967A (ja) 半導体装置及びその製造方法
US20040253773A1 (en) SOI shaped structure
KR101118649B1 (ko) 바이폴라 트랜지스터 및 그 형성 방법
US5506157A (en) Method for fabricating pillar bipolar transistor
TW200811960A (en) Method of manufacturing a semiconductor device and semiconductor device obtained therewith
JP2004080012A (ja) バイポーラトランジスタおよびその製造方法
CN103187355A (zh) 具有隔离结构的半导体衬底及其制备方法
JPH11111639A (ja) 半導体装置及びその製造方法
JP3257523B2 (ja) 半導体装置の製造方法
JP3361110B2 (ja) Ｃｍｏｓ構造を製作する方法
US6300220B1 (en) Process for fabricating isolation structure for IC featuring grown and buried field oxide
US6830988B1 (en) Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide
TWI550864B (zh) 溝槽型金屬－氧化物－半導體元件及其製造方法
JP4545360B2 (ja) 半導体装置
JPH03148862A (ja) 集積回路の製法と集積回路構造
JP2004063648A (ja) 半導体装置及びその製造方法
JPH0637276A (ja) 半導体装置
KR20100073778A (ko) 반도체 소자 및 그 제조 방법
JP2004063646A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20200831