SE527487C2 - En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator - Google Patents

En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator

Info

Publication number
SE527487C2
SE527487C2 SE0400504A SE0400504A SE527487C2 SE 527487 C2 SE527487 C2 SE 527487C2 SE 0400504 A SE0400504 A SE 0400504A SE 0400504 A SE0400504 A SE 0400504A SE 527487 C2 SE527487 C2 SE 527487C2
Authority
SE
Sweden
Prior art keywords
layer
silicon
region
area
insulating material
Prior art date
Application number
SE0400504A
Other languages
English (en)
Other versions
SE0400504L (sv
SE0400504D0 (sv
Inventor
Ted Johansson
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to SE0400504A priority Critical patent/SE527487C2/sv
Publication of SE0400504D0 publication Critical patent/SE0400504D0/sv
Priority to DE112005000487T priority patent/DE112005000487B4/de
Priority to PCT/SE2005/000251 priority patent/WO2005083768A1/en
Priority to CNB2005800133727A priority patent/CN100499042C/zh
Publication of SE0400504L publication Critical patent/SE0400504L/sv
Publication of SE527487C2 publication Critical patent/SE527487C2/sv
Priority to US11/469,651 priority patent/US7534685B2/en
Priority to US12/413,646 priority patent/US7871881B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

25 30 527 487 anordningar är en mycket mer komplex uppgift. Det finns inget enkelt sätt att bygga bipolära anordningar på det tunna SOI- materialet med liknande prestanda som hos bulkmaterial.
Emellertid beskrivs i det amerikanska patentet 5,087,58O av Vertical SiGe-Base Bipolar 215 i Eklund och J. Cai med flera, Transistors on CMOS-Compatible SOI Substrate, sid Proceedings of the 2003 Bipolar/BiCMOS Circuits and Technology Meeting, bipolära vertikal-laterala transistorer anpassade för O Eftersom varje RF-process, CMOS-, bipolär- eller BiCMOS-process, inkluderar ett antal högpresterande passiva anordningar som till exempel kondensatorer, resistorer, varaktorer, induktorer, etc. måste det substratmaterialet. också dessa anordningar omkonstrueras för nya I tidigare processer på bulkkisel skapades en kondensator med hög kapacitans per ytenhet och hög genombrottsspänning genom att använda ett tunt skikt av kiselnitrid deponerad ovanpå kraftigt dopat kisel. Ett kraftigt dopat polykristallint kiselskiktområde ovanpå nitriden tjänar som övreelektrod. Den undre elektroden utgörs av ett subkollektorskikt och en kollektorplugganordning till den övre sidan av substratet. Tjockleken hos nitridskiktetv väljs så att kondensatorn kommer att uppnå höga kapacitansvärden per ytenhet såsom till exempel 2-4 fF/unf.
Tillverkningen av sådana kondensatorer på bulkkisel visas i detg amerikanska patentet 6,6l0,578 (uppfinnare: H. och i WO 02/091463 Norström, S.
Nygren och O. Tylstedt) (uppfinnare: T.
Johansson, H. Norström och P. Algotsson).
En liknande metod för att realisera en kondensator visas av H.
Klose med flera, BGHF: A 0.8 micron 25GHz/25ps bipolar technology for "Mobile radio" och “Ultra fast data link" IC- 10 15 20 25 527 487 3 products, sid. 125 i Proceedings of the 1993 Bipolar/BiCMOS Circuits and Technology Meeting. Kondensatorn beskrivs emellertid som en av ON0-typ (ONO, oxide-nitride-oxide) med ett kapacitansvärde på 2 fF/unf, Vilket betYdef att tillverkningsmetoden är annorlunda.
I andra bulkprocesser för BiCMOS-anordningar kan substratkondensatorer bestå av en MOS-liknande struktur där styreoxiden tjänar som dielektrikum.
Då tunna SOI-skikt används, det vill säga skikt som har en tjocklek mindre än 200 nm når isolationsområdena ända ned till det begravda oxidskiktet och således kan kondensatorstrukturerna nämnda ovan inte tillverkas.
SAMMANFAITNING AV UPPFINNINGEN Ett syfte med föreliggande uppfinning är att âstadkoma en metod för tillverkningen av en monolitiskt integrerad SOI-baserad substratkondensator, särskilt en kiselnitridkondensator med hög kapacitans per ytenhet och hög genombrottsspänning.
Det är i detta avseende ett skärskilt syfte med uppfinningen att åstadkoma en sådan metod för tunna SOI-skikt, anordningar kommer att vara delvis eller helt utarmade.
Ytterligare ett syfte med uppfinningen är att åstadkomma en sådan metod, som när den implementeras i en konventionell bipolär eller BiCMOS-SOI- process inte kräver fler processteg. Ännu ett syfte med uppfinningen är att åstadkomma en sådan metod, när den implementeras i en sedvanlig CMOS-SOI- anordningsprocess endast behöver minimalt antal ytterliggare processteg tillagda till processen. där Mos-á 10 15 20 25 30 527 487 Det är även ett syfte med uppfinningen att åstadkomma en monolitiskt integrerad krets innefattande en SOI-baserad substratkondensator.
Dessa syften uppnås enligt föreliggande uppfinning genom tillverkningsmetoder och integrerade kretsar som anges i de bifogade patentkraven.
Enligt en första aspekt på föreliggande uppfinning är en metod åstadkommen för tillverkning av en nmnolitiskt integrerad SOI- baserad substratkondensator innefattande följande steg: ett isolerande dike skapas i ett nmnokristallint, övre kiselskikt hos en SOI-struktur där diket når ned till den begravda isolatorn och omger ett omrâde av det monokristallina, övre kiselskiktet hos SOI-strukturen, det monokristallina, övre kiselskiktet dopas, ett isolerande, företrädesvis nitrid, skiktområde skapas på en del av det monokristallina övre kiselskiktområdet, ett dopat kiselskiktområde skapas på det isolerande skiktområdet och en isolerande utvändig sidoväggsspacer skapas på det monokristallina kiselomrâdet, där den utvändiga sidoväggsspacern omger det dopade kiselskiktområdet för att åstadkomma en isolering mellan det dopade kiselskiktområdet och exponerade monokristallina, övre kiselskiktområdet. Det monokristallina, över kiselskiktområdet, det isolerande skiktområdet och det dopade kiselskiktområdet utgör en nedre elektrod, ett dielektrikum och en övre elektrod hos kondensatorn.
Företrädesvis skapas det monokristallina, övre kiselskiktområdet till en tjocklek av' mindre än cirka 200 nm för att tillåta tillverkning av delvis eller helt utarmade MOS-anordningar däri.
Enligt en andra aspekt på föreliggande uppfinning är en monolitiskt integrerad krets innefattande en SOI-substratbaserad delar av det* 10 15 20 25 30 527 487 plattkondensator åstadkommen. Den nedre elektroden hos kondensatorn innefattar ett dopat monokristallint SOI- skiktområde omgivet av ett isolerande dike vilket når ner till ett begravt oxidskikt hos SOI-strukturen. Dielektrikumet hos isolerande det kondensatorn innefattar ett skiktområde av ett material, företrädesvis nitrid, ovanpå en del av monokristallina SOI-skiktområdet. Den övre elektroden innefattar ett dopat polykristallint kiselskiktområde ovanpå skiktområdet av isolerande material. En utvändig sidoväggsspacerstruktur av ett isolerande nmterial som omger det dopade, polykristallina kiselskiktområdet åstadkommer' en isolering' mellan det dopade, polykristallina kiselskiktområdet och exponerade delar av' det monokristallina SOI-skiktområdet.
Företrädesvis är det dopade polykristallina kiselskiktområdet och de exponerade delarna av det monokristallina SOI- skiktområdet siliciderade och metallkontakter till dem är åstadkomna.
Föreliggande uppfinning tillhandahåller en nmnolitiskt integrerad SOI-baserad substratkondensator, vilken har hög kapacitans per ytenhet och kan således göras mycket kompakt.
Användningen av dopat nmnokristallint kisel som nedre elektrod sörjer för en kondensator med låg serieresistans. Användningen av kiselnitrid som enda material hos kondensatordielektrikumet har flera fördelar såsom till exempel högre genombrottsspänning och högre kapacitans per ytenhet. kännetecken hos bli beskrivningen av föredragna Ytterligare uppfinningen och fördelar med densama komer att uppenbara från den detaljerade utföringsformer av föreliggande 1-8, uppfinning given här nedan och de medföljande Fig. vilka endast ges i illustrerande syfte, och ska således inte vara begränsande för föreliggande uppfinning. 10 15 20 25 527 487 KORT BESKRIVNING AV RITNINGARNA Fig. 1-8 är kraftigt förstorade tvärsnittsvyer av en del av en halvledarstruktur under processing enligt föredragna utföringsformer av föreliggande uppfinning. varannan BESKRIVNING av FöRannAGNA urröluucsrommn En första föredragen utföringsform av en metod för tillverkning av en monolitiskt integrerad krets innefattande en SOI- substratkondensator beskrivs nedan med hänvisning till Fig. 1-6.
Metoden är implementerad i en CMOS-, bipolär eller BiCMOS- process.
En halvledarstruktur visas i tvärsnitt i Fig. 1. Ett begravt kiseloxidskikt 11 är anordnat nællan ett kiselbulksubstrat 12 och ett nwnokristallint kiselskikt 13 för att bilda en vanlig SOI-struktur. Det nmnokristallina kiselskiktet 13 är ett tunt skikt som fördelaktigt har en tjocklek av mindre än cirka 200 nm för att kunna tillverka helt utarmade eller delvis utarmade MOS- anordningar förutsatt att tillverkningsprocessen är en CMOS- eller en BiCMOS-process.
I det monokristallina kiselskiktet 13 skapas ett dike 14 förr att omge ett område 13' av det monokristallina skiktet 13 av kisel. Diket 14, som företrädesvis skapas genom maskning och etsning, fylls med ett isolerande material för att skapa ett STI-område (STI, Shallow Trench Isolation). Beroende på den tunna tjockleken hos det monokristallina kiselskiktet 13, når diket 14 ned till det begravda kiseloxidskiktet ll. Den slutliga strukturen illustreras i Fig. 2.
Ett tunt oxidskikt 15 skapas på det monokristallina skiktområdet 13' och en implantationsmask 16 appliceras på strukturen. Det tunna oxidskiktet 15 kan vara en deponerad lågkvalitetsoxid med 10 15 20 25 30 527 487 jonimplantation som. enda syfte eller kan det vara en högkvalitetsoxid för användning som till exempel styreoxider för MOS-transistorer i en CMOS- eller i en BiCMOS-process.
Det monokristallina kiselskiktområdet 13', omgett av diket 14, dopas sedan till n" eller p” för att skapa en nedre elektrod hos den monolitiskt integrerade SOI-substratkondensatorn. Om en bipolär eller BiCMOS- 13' substratkondensatorn tillverkas i process dopas det monokristallina kiselskiktomrâdet företrädesvis samtidigt med If-dopade lågresistans- kollektorkontakter eller -pluggar för bipolära transistorer. Den resulterande strukturen illustreras i Fig. 3.
Efter jonimplantationen avlägsnas masken 16 och det tunna oxidskiktet 15 och ett tunt skikt 17 av ett isolerande material, företrädesvis kiselnitrid, strukturen. Den skapas ovanpå resulterande strukturen är illustrerad i Fig. 4.
Om 'tillverkningsprocessen är en. bipolär eller BiCMOS-process, kan det tunna isolerande skiktet 17 användas för isolering mellan extrinsiska basavslutningar och kollektorområden hos bipolära transistorer för att sänka parasitkapacitansen hos bas- kollektorövergångarna och om tillverkningsprocessen är en CMOS-_ eller BiCMOS-process kan det tunna isolerande skiktet 17 användas för inkapsling av styren hos MOS-transistorer under efterföljande tillverkningsförlopp, till exempel för att skydda dem mot oönskad oxidation.
Ovanpå det tunna skiktet 17 skapas ett skikt av polykristallint kisel. Detta kiselskikt dopas antingen till n" eller till p” i samband med dess deponering eller dopas till n" eller p" efter deponering genom jonimplantation.
Det polykristallina kiselskiktet och det tunna isolerande skiktet 17 mönstras och etsas därefter för att skapa 10 15 20 25 30 527 487 skiktområden 18, 17' av dopat kisel respektive isolerande material ovanpå en del av det monokristallina kiselskiktområdet 13' som illustreras i Fig. 5. Etsningen kan utföras i en tvåstegs etsningsprocess. Det dopade kiselskiktområdet 18 utgör en övre elektrod hos den nmnolitiskt integrerade SOI-baserade substratkondenstorn, medan det isolerande skiktområdet 17' utgör ett dielektrikunn därav. Det är särskilt fördelaktigt om det isolerande skiktområdet 17' är av ett material som har högt dielektricitetstal som till exempel kiselnitrid eftersom en hög kapacitans per ytenhet uppnås.
Om tillverkningsprocessen är en bipolär eller BiCMOS-process skapas företrädesvis basskiktområden, dvs. extrinsiska baser för bipolära transistorer skapade i det polykristallina kiselskiktet åtminstone delvis samtidigt med bildandet av kiselskiktområdet 18.
Framställningen fortsätter sedan med skapandet av sidoväggsspacern: en utvändig spacer 61 skapas av ett isolerande material skapas ovanpå det monokristallina kiselskiktområdet 13' och beroende på layouten även ovanpå diket 14, där den utvändiga spacern 61 omger det polykristallina kiselskiktområdet 18 för att tillhandahålla elektrisk isolering mellan polykristallina kiselskiktområdet 18 och exponerade delar av det monokristallina kiselskiktområdet 13'. Spacern 61 skapas med fördel medelst konform deponering av oxid eller nitrid följt av anisotropisk etsning.
Sedan silidiceras exponerade ytor, företrädesvis användande en så kallad självlinjerad silicideringmetod (SALICIDE). Ett tunt metallskikt deponeras på strukturen och fås att reagera med exponerat kisel vid en förhöjd temperatur för att skapa en silicid. Därefter avlägsnas metall som inte har reagerat med kisel, dvs. metallen på de delar, som inte hade någon exponerad det* 10 15 20 25 30 527 487 kiselyta före metalldeponeringen, medelst våtkemiska metoder.
Som ett resultat skapas metallsilicidskiktområden 62, 63 ovanpå den övre ytan av det polykristallina kiselskiktområdet 18 och det monokristallina ovanpå de delarna hos kiselskiktområdet 13' exponerade för att åstadkoma lågresistiva anslutningar. Den resulterande strukturen illustreras i Fig. 6.
Framställningen fortsätter med metallisering på ett brukligt sätt, dvs. genom skapande av ett passiveringsskikt, i vilket kontakthål etsas och därefter fylls med metalliskt material för att erhålla lågresistiva anslutningsvägar från kondensatorelektroderna 18, 13' till metalliseringsskiktet bildat ovanpå passiveringsskiktet.
Den monolitiskt integrerade SOI-baserade substratkondensatorn som skapas är kompakt då den har hög kapacitans per ytenhet.
Användningen av dopat, monokristallint kisel som nedre elektrod sörjer för låg serieresistans.
En ytterligare föredragen utföringsform av tillverkningen av föreliggande uppfinning illustreras i Fig. 7. Här skapas ett ytterligare dopat, polykristallint kiselskiktområde 71 före silicidering genom deponering av ett polykristallint kiselskikt_ följt av mönstring och etsning av detsamma. Dopning kan utföras samtidigt med deponeringen av skiktet eller efteråt medelst jonimplantation. Det ytterligare dopade polykristallina kiselskiktområdet 71 är beläget i sidled separerat från det polykristallina kíselskiktområdet 18, vilket utgör den övre elektroden hos kondensatorn, och åtminstone till en del ovanpå det monokristallina kiselskiktområdet 13' för att erhålla elektrisk förbindelse däremellan. Det polykristallina kiselskiktområdet 71 utgör en integrerad del av den nedre elektroden hos kondensatorn. 10 15 zo' 25 527 487 10 En utvändig sidoväggsspacer 72 av ett isolerande material skapas och alltså elektriskt 71. samtidigt med isolera det för att i sidled omge ytterligare dopade kiselskiktområdet Denna utvändiga sidoväggsspacer 72 kan skapas eller efter skapandet av den utvändiga sidoväggsspacern 61, vilken omger det pollykristallina kiselskiktområdet 18 som utgör den övre elektroden hos kondensatorn.
De övre ytorna av de polykristallina skiktområdena 18, 71 silicideras i en självlinjerad silicideringsmetod varpå metallsilicidskiktområden 62, Samtidigt skapas ett det 73 skapas. metallsilicidskiktområde 74 ovanpå den övre ytan av monokristallina kiselskiktområdet 13' mellan de polykristallina skiktområdena 18 och 71.
Om tillverkningsprocessen är en bipolär eller BiCMOS-process skapas med fördel det ytterligare polykristallina kiselskiktområdet 71, som utgör del av den nedre elektroden hos kondensatorn som emitterskiktområden samtidigt för bipolära transistorer och styreskiktområden för MOS-transistorer skapas.
I andra avseenden kan denna utföringsform vara identisk med den utföringsform som beskrivs med hänvisning till Fig. 1-6.
Ytterligare en föredragen utföringsform av tillverkningsmetoden enligt uppfinningen illustreras i Fig. 8. Denna utföringsform är identisk med utföringsformen beskriven med hänvisning till Fig. 7 förutom. att avståndet i sidled mellan de polykristallina kiselskiktområdena 18, 71 är lika med eller är kortare än ett avstånd nwtsvarande summan av bredderna av de utvändiga sidoväggsspacers 61, 72. Genom denna åtgärd fyller de utvändiga sidoväggsspacers omrâdet på den övre det UPP monokristallina kiselskiktområdet 13' mellan de polykristallina ytan av 527 487 ll skiktområdena 18, 71 och inget metallsilicidskiktområde 74 skapas här.
Det ska inses att medan föreliggande uppfinning i första hand är avsedd för radiofrekventa kiselanordningar är den även användbar för högspännings-SOI-anordningar och för ndndre anordningar i integrerade kiselbaserade kretsar.

Claims (18)

10 15 20 25 527 487 12 PAIENTKRAV
1. Metod för framställning av en nmnolitiskt integrerad SOI- baserad substratkondensator, k ä n n e t e c k n a d a v följande steg: - ett dike (14) fyllt med isolerande material skapas i ett monokristallint skikt (13) av kisel anordnat ovanpå ett skikt (11) av ett isolerande material, där nämnda dike når ned till nämnda skikt av isolerande material och omger ett område (l3') av nämnda monokristallina skikt av kisel, - nämnda område av nämnda monokristallina skikt av kisel dopas, - ett skiktområde (l7') av ett isolerande material skapas ovanpå en del av nämnda område av nämnda monokristallina skikt av kisel, - ett skiktområde (18) av dopat kisel skapas ovanpå nämnda skiktområde (l7') av isolerande material och - en utvändig sidoväggsspacer (61) av ett isolerande material skapas ovanpå nämnda område av nämnda monokristallina skikt av kisel, där nämnda utvändiga sidoväggsspacer omger skiktområde av dopat kisel för att tillhandahålla en isolering mellan nämnda skiktområde av dopat kisel och exponerade delar av nämnda område av nämnda monokristallina skikt av kisel, varvid - nämnda område (l3') av nämnda monokristallina skikt av kisel, nämnda skiktområde (l7') av ett isolerande material och nämnda skiktområde (18) av dopat kisel utgör en nedre elektrod, ett dielektrikum och en övre elektrod hos nämnda monolitiskt integrerade SOI-baserade substratkondensator. nämnda- 10 15 20 25 527 487 13
2. Metod enligt krav l, varvid nämnda skiktområde (l7') av isolerade material är ett nitridskiktområde.
3. Metod enligt krav 1 eller 2, varvid den övre ytan av nämnda skiktområde (18) av dopat kisel och nämnda exponerade delar av omrâde av nämnda monokristallina skikt av kisel 63). nämnda silicideras (62,
4. Metod enligt krav 1 eller 2, varvid ytterligare ett dopat kiselskiktområde (71) och en utvändig sidoväggsspacer (72) av ett isolerande material skapas ovanpå nämnda exponerade delar av nämnda område av nämnda monokristallina skikt, där nämnda ytterligare utvändiga sidoväggsspacer omger nämnda ytterligare dopade kiselskiktområde (71).
5. Metod enligt krav 4, varvid övre den ytan av nämnda skiktområde (18) av dopat kisel och nämnda ytterligare dopade kiselskiktområde (71) silicideras (62, 73).
6. Metod enligt krav 4 eller 5, varvid nämnda skiktområde (18) av dopat kisel och nämnda ytterligare dopade kiselskiktområde (71) skapas åtskilda i sidled med ett avstånd, vilket är liknande eller är kortare än ett avstånd motsvarande summan av bredderna hos nämnda utvändiga sidoväggsspacers (61, 72).
7. Metod enligt något av kraven 4-6, varvid nämnda monolitiskt integrerade SOI-baserade substratkondensator tillverkas i en bipolär eller BiCMOS-process och nämnda ytterligare dopade kiselskiktområde (71) och ett emitterskiktområde för en bipolär transistor skapas samtidigt.
8. Metod enligt något av kraven 1-7, varvid nämnda monolitiskt integrerade SOI-baserade substratkondensator tillverkas i en bipolär eller BiCMOS-process och nämnda område (18) av dopat 10 15 20 25 527 487 14 kisel och ett basskiktområde för en bipolär transistor skapas samtidigt.
9. Metod enligt något av kraven 1-8, varvid nämnda monolitiskt integrerade SOI-baserade substratkondensator tillverkas i en bipolär eller BiCMOS-process och nämnda omrâde av nämnda monokristallina skikt av kisel och ett kollektorområde för en bipolär transistor dopas samtidigt.
10. Metod kraven 1-9, varvid nämnda av kisel skapas till en tjocklek något av (13) enligt monokristallina lager mindre än cirka 200 nm.
11. ll. Metod enligt något av kraven 1-10, varvid nämnda dike (14) fyllt med isolerande nmterial är ett STI-område (STI, Shallow Trench Isolation).
12. Monolitiskt integrerad. krets innefattande en, SOI-baserad substratkondensator, k ä n n e t e c k n a d a v : - ett skikt (ll) av ett isolerande material, - ett dopat nmnokristallint skiktområde (13') av kisel ovanpå nämnda skikt av isolerande material, - ett dike (14) nämnda monokristallina fyllt med isolerande material, vilket omger (l3') kontakt med nämnda skikt av isolerande material, skiktområde av kisel och är i - ett skiktområde (l7') av ett isolerande material ovanpå en del av nämnda monokristallina skiktområde av kisel, - ett skiktområde (18) av dopat kisel ovanpå nämnda skiktområde (l7') av isolerande material och - en utvändig sidoväggsspacer (61) av ett isolerande material ovanpå nämnda monokristallina skiktområde av kisel, där nämnda 10 15 20 25 527 487 15 utvändiga sidoväggsspacer omger nämnda skiktområde av dopat kisel för att åstadkomma en isolering mellan nämnda skiktområde av dopat kisel och exponerade delar av nämnda nmnokristallina skiktområde av kisel, varvid - nämnda område (13') av nämnda monokristallina skikt av kisel, nämnda skiktområde (l7') av ett isolerande material och nämnda skiktområde (18) av dopat kisel utgör en nedre elektrod, ett monolitiskt dielektrikum och en övre elektrod hos nämnda integrerade SOI-baserade substratkondensator.
13. Monolitiskt integrerad krets enligt krav 12, varvid nämnda skiktområde (l7') av isolerande material är ett nitridskiktområde.
14. Monolitiskt integrerad krets enligt krav 13, innefattande metallsilicider (62, 63) ovanpå den övre ytan av nämnda skiktområde (18) av dopat kisel och nämnda exponerade delar av nämnda monokristallina skiktområde av kisel.
15. Monolitiskt integrerad krets enligt krav 13, innefattande ytterligare ett dopat kiselskiktområde (71) och en utvändig sidoväggsspacer (72) av ett isolerande material ovanpå nämnda exponerade delar av nämnda monokristallina skiktområde, nämnda ytterligare utvändiga nämnda sidoväggsspacer omger ytterligare dopade kiselskiktområde (71).
16. Monolitiskt integrerad krets enligt krav 15, innefattande (62, 73) på de skiktområde (18) av dopat kisel och nämnda ytterligare dopade kiselskiktområde (71). metallsilicider övre ytorna av nämnda
17. Monolitiskt integrerad krets enligt krav 15 eller 16, (13) ytterliggare dopade kiselskiktområde (71) är åtskilda i sidled varvid nämnda skiktområde av dopat kisel och nämnda där' i 527 487 16 med ett avstånd, vilket är liknande eller är kortare än ett avstånd nmtsvarande summan av bredderna av nämnda utvändiga sidoväggsspacers (61, 72).
18. Monolitiskt integrerad krets enligt något av kraven 12-17, varvid nämnda monokristallina skiktområde (l3') av kisel har en tjocklek mindre än cirka 200 nm.
SE0400504A 2004-03-02 2004-03-02 En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator SE527487C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE0400504A SE527487C2 (sv) 2004-03-02 2004-03-02 En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator
DE112005000487T DE112005000487B4 (de) 2004-03-02 2005-02-23 Verfahren zur Herstellung eines Kondensators und ein monolithisch integrierter Schaltkreis, der einen solchen Kondensator umfasst
PCT/SE2005/000251 WO2005083768A1 (en) 2004-03-02 2005-02-23 A method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor
CNB2005800133727A CN100499042C (zh) 2004-03-02 2005-02-23 制作电容器的方法及包含此种电容器的单片式集成电路
US11/469,651 US7534685B2 (en) 2004-03-02 2006-09-01 Method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor
US12/413,646 US7871881B2 (en) 2004-03-02 2009-03-30 Method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0400504A SE527487C2 (sv) 2004-03-02 2004-03-02 En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator

Publications (3)

Publication Number Publication Date
SE0400504D0 SE0400504D0 (sv) 2004-03-02
SE0400504L SE0400504L (sv) 2005-09-03
SE527487C2 true SE527487C2 (sv) 2006-03-21

Family

ID=32067284

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0400504A SE527487C2 (sv) 2004-03-02 2004-03-02 En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator

Country Status (5)

Country Link
US (2) US7534685B2 (sv)
CN (1) CN100499042C (sv)
DE (1) DE112005000487B4 (sv)
SE (1) SE527487C2 (sv)
WO (1) WO2005083768A1 (sv)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527487C2 (sv) 2004-03-02 2006-03-21 Infineon Technologies Ag En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator
US9847293B1 (en) 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047458A (ja) 1983-08-26 1985-03-14 Hitachi Ltd Ｓｏｉ形ｍｏｓダイナミツクメモリ
US5087580A (en) * 1990-09-17 1992-02-11 Texas Instruments Incorporated Self-aligned bipolar transistor structure and fabrication process
US5273921A (en) * 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
US6008110A (en) * 1994-07-21 1999-12-28 Kabushiki Kaisha Toshiba Semiconductor substrate and method of manufacturing same
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5585285A (en) * 1995-12-06 1996-12-17 Micron Technology, Inc. Method of forming dynamic random access memory circuitry using SOI and isolation trenches
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
EP1021828B1 (en) * 1997-07-11 2010-01-06 Infineon Technologies AG A process for manufacturing ic-components to be used at radio frequencies
DE19853268C2 (de) * 1998-11-18 2002-04-11 Infineon Technologies Ag Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
DE10124032B4 (de) * 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US6498358B1 (en) * 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
WO2003054972A1 (fr) * 2001-12-12 2003-07-03 Matsushita Electric Industrial Co., Ltd. Condensateur variable et son procede de fabrication
JP4136452B2 (ja) * 2002-05-23 2008-08-20 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7012298B1 (en) * 2002-06-21 2006-03-14 Advanced Micro Devices, Inc. Non-volatile memory device
DE10229003B4 (de) * 2002-06-28 2014-02-13 Advanced Micro Devices, Inc. Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6864149B2 (en) * 2003-05-09 2005-03-08 Taiwan Semiconductor Manufacturing Company SOI chip with mesa isolation and recess resistant regions
US6958513B2 (en) * 2003-06-06 2005-10-25 Chih-Hsin Wang Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells
US20050136580A1 (en) * 2003-12-22 2005-06-23 Luigi Colombo Hydrogen free formation of gate electrodes
SE527487C2 (sv) 2004-03-02 2006-03-21 Infineon Technologies Ag En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator
EP1630863B1 (en) * 2004-08-31 2014-05-14 Infineon Technologies AG Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate

Also Published As

Publication number Publication date
DE112005000487T5 (de) 2007-01-04
US20090181512A1 (en) 2009-07-16
US7534685B2 (en) 2009-05-19
US20070117285A1 (en) 2007-05-24
DE112005000487B4 (de) 2012-01-05
SE0400504L (sv) 2005-09-03
CN100499042C (zh) 2009-06-10
US7871881B2 (en) 2011-01-18
SE0400504D0 (sv) 2004-03-02
CN1947233A (zh) 2007-04-11
WO2005083768A1 (en) 2005-09-09

Similar Documents

Publication Publication Date Title
US8338863B2 (en) Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance
EP1842229B1 (en) Bipolar transistor and method of fabricating the same
JP2002533924A (ja) 半導体部材とその製造方法
JP2000252294A (ja) 半導体装置及びその製造方法
JP2007525831A (ja) 半導体部品の製造方法及びその方法により製造される半導体部品
JP2004235292A (ja) 半導体装置およびその製造方法
JP3309959B2 (ja) 半導体装置
CN109638010A (zh) 射频切换装置以及其制作方法
JP4202389B2 (ja) バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法
US7939416B2 (en) Method of making bipolar transistor
KR100800354B1 (ko) ｆＴ와 ｆＭＡＸ가 높은 양극성 트랜지스터 및 그 제조방법
US7871881B2 (en) Method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor
KR100684906B1 (ko) 바이폴라 트랜지스터를 갖는 반도체 소자 및 그 형성 방법
EP1900034B1 (en) Bipolar transistor and method of manufacturing the same
JP2515055B2 (ja) 半導体デバイス
JPH10214846A (ja) 縦型トランジスタ及びその製造方法
JP3688756B2 (ja) 半導体装置およびその製造方法
JP2936615B2 (ja) 半導体装置の製造方法
JPH11214620A (ja) 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法
JPH0758123A (ja) ラテラルバイポーラトランジスタの製造方法
CN110838525A (zh) Ldmos器件及其形成方法
JPH09129884A (ja) Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法
JPH07221267A (ja) 半導体装置及びその製造方法
JP2001085441A (ja) バイポーラトランジスタ
JP2001267328A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
NUG Patent has lapsed