CN1202729A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN1202729A CN1202729A CN98115113.2A CN98115113A CN1202729A CN 1202729 A CN1202729 A CN 1202729A CN 98115113 A CN98115113 A CN 98115113A CN 1202729 A CN1202729 A CN 1202729A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- impurity
- bipolar transistor
- semiconductor device
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 35
- 239000000428 dust Substances 0.000 description 23
- 229910052796 boron Inorganic materials 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 17
- 229910052785 arsenic Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- -1 boron ion Chemical class 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
在一种半导体器件的制作方法中,首先形成双极晶体管的掩埋集电区,然后为了形成具有低施主浓度的区域(10),将硼离子注入到至少接枝基区的下半部分中,从而减小双极晶体管集电区和基区之间的电容,以便达到电路快速运行的目的。
Description
本发明涉及一种半导体器件及其制作方法，特别是涉及这样一种半导体器件及其制作方法，即在一个衬底上形成一个双极晶体管，或在同一个衬底上形成一个双极晶体管和一个互补MOS(CMOS)晶体管。
如图1所述，根据上述常规的半导体器件制作方法，在已经形成了一层n型掩埋层34和一层p型掩埋层35的p型硅衬底1上形成一层n型外延层36，之后，用LOCOS方法形成一层厚度为3000-6000埃的场氧化膜2。接着，形成双极晶体管的n型阱区7，基区6和n型集电极引线区4，然后形成一层厚度为50-200埃的栅极氧化膜3。
随后，如图2所示，为了形成PMOS的栅电极12和NMOS的栅电极13，将在整个表面上形成的厚度为1500-2000埃的多晶硅层制出图形。之后，淀积一层厚度为1000埃的氧化膜，且为了分别在栅电极12、13的侧表面上形成侧壁14、14’，进行各向异性的干法腐蚀。随后，用离子注入的方法将剂量为5-9×1010cm-2的硼杂质掺入双极晶体管的接枝基区15，PMOS晶体管的栅极12和PMOS晶体管的源、漏区16。同样用离子注入的方法，将剂量为1-2×1016cm-2的砷杂质掺入NMOS晶体管的栅极13和NMOS晶体管的源、漏区17。磷也可作为n型掺杂。
接着，如图3所示，在整个表面上已生长的厚度为1000-2000埃的氧化膜18中形成发射极接触孔(开孔)19。然后，在整个表面上形成一层厚度为1500-2000埃的多晶硅层。之后，用离子注入的方法，将剂量为1-2×1016cm-2的砷杂质掺入多晶硅层。然后为了形成双极晶体管的发身极20，将多晶硅层制作出图形。之后，进行热处理，伎砷从发射极20。的多晶硅层扩散到基区6，从而形成发射区22。
其次，如图4所示，在通过上述工艺已形成的各元件上淀积层间绝缘层23，并在其中形成接触孔(开孔)24。其后，在接触孔24中形成钨或同类材料的柱塞25，并形成各金属布线26，这样就完成了半导体器件的制作。
在上述方法中，如果n型外延层36的杂质浓度取其低值(约1-5×1015cm-2)，而且连接于集电极引线区4且含高浓度杂质的n型掩埋层34设置在n型外延层的下面，那么，不仅可以降低双极晶体管的集电极电阻，而且还可以防止双极晶体管耐压的降低。然而，为了形成各掩埋层，这种方法需要光刻工艺和热处理工艺，且需要处延工艺。因此，它的缺点是制作成本必然增高。作为解决这个问题的方法，k、Ishimaru等人(“国际电子器件会议”，1995年673页)曾提出一种制作方法。这种方法不需要掩埋层的形成工艺和外延生长工艺。
下面将参照图5至图8来说明所提出的制作方法。
首先，如图5所示，用LOCOS方法在p型硅衬底上形成一层厚度为3000-6000埃的场氧化膜2，然后，生长一层厚度为50-200埃的栅氧化膜3。接着，为了形成双极晶体管的n型集电极引线区4、掩埋集电区5和基区6，PMOS晶体管的n型阱区7以及NMOS晶体管的p型阱区9，用具有图形的光刻胶(未示出)作为掩模进行离子注入，光刻胶的图形是用光刻工艺制成的。增加用于形成掩埋集电区5的n型杂质的掺杂剂量可以降低双极晶体管的集电极电阻。
其后，如图6所示，为了形成PMOS晶体管的栅极12和NMOS晶体管的栅极13，对在整个表面上生长的厚度为1500-2000埃的多晶硅层进行腐蚀，接着，淀积厚度为1000埃的氧化膜。然后为了分别在栅极12和13的侧面形成侧壁14和14’进行各向异性的干法腐蚀。之后，用离子注入的方法，将剂量为5-9×1010cm-2的硼杂质掺入双极晶体管的接枝基区15，PMOS晶体管的栅极12和源区及漏区16。再用离子注入的方法，将剂量为1-2×1016cm-2的砷掺入NMOS晶体管的栅极13和源及漏区17。磷也可以作为n型杂质。
接着，如图7所示，在氧化膜18中形成发射极接触19，该厚度为1000-2000埃的氧化膜是生长在整个表面上的。然后在整个表面上再生长厚度为1500-2000埃的多晶硅。然后，用离子注入的方法，将剂量为1-2×1016cm-2的砷杂质注入到多晶硅中，并且为了形成双极晶体管的发射极20，将多晶硅层制作出图形。之后，为了激活离子注入的杂质，在氮气气氛中，在850-900℃温度下进行热处理。这时砷从双极晶体管的发射极20的多晶硅层扩散到基区6，以形成发射区22。
其后，如图8所示，在上述工序中形成的各元件上淀积层间绝缘层23，并形成接触孔24。之后，形成钨或同类材料的柱塞25，并形成各金属布线26，从而完成了半导体器件的制作。
根据上述制作方法，为了降低集电极电阻，需要增加形成掩埋集电区5的掺杂浓度。然而，如图9所示，杂质掺杂量的增加引起与高浓度的p型杂质扩散区(双极晶体管的接枝基区15)接触的区域中施主浓度的增加，致使分布电容增加，耐压降低。
如上所述，在常规制作方法中，如果双极晶体管的集电极电阻增加，制作步数就要增加，并引起分布电容的增加和耐压的降低。
本发明的目的在于提供一种半导体器件的制作方法。这种方法可以减少制作的步数而不降低双极晶体管的性能。
根据本发明，为了达到上述目的，提供一种具有双极晶体管的半导体器件的制作方法，包括以下步骤：
将第二导电类型的杂质掺入第一导电类型的半导体衬底中，形成双极晶体管的掩埋集电区。
将第一导电类型杂质掺入掩埋集电区的一部分，其剂量低于第二导电类型的杂质剂量，形成低浓度的第二导电类型的杂质区。
在本发明的方案中，与双极晶体管基区相通的接枝基区与低浓度的第二导电类型杂质区相邻。低浓度的第二导电类型杂质区可以在基区形成之后形成。
在本发明的方案中，向低浓度的第二导电类型杂质区掺入第一导电类型的杂质，形成双极晶体管的基区和与之相通的接枝基区。
在本发明的方案中，双极晶体管的掩埋集电区是在将第二导电类型的杂质掺入半导体衬底的区域而不是双极晶体管的区域时形成的，形成用于形成MOS晶体管的第二导电类型阱区。
在本发明的方案中，双极晶体管的低浓度的第二导电类型杂质区是在将第一导电类型的杂质掺入半导体衬底的区域而不是双极晶体管的区域时形成的，形成用于形成MOS晶体管的第一导电类型的阱区。
根据本发明，提供一种具有双极晶体管和CMOS晶体管的半导体器件的制作方法，包括以下步骤：
将第二导电类型杂质掺入第一导电类型的半导体衬底，形成双极晶体管的掩埋集电区，第二导电类型的杂质掺入半导体衬底的第一区域而不是双极晶体管的区域，形成用于形成CMOS晶体管的第一个MOS晶体管的第二导电类型的阱区；
将剂量低于第二导电类型杂质剂量的第一导电类型杂质掺入掩埋集电区一部分，形成双极晶体管的低浓度的第二导电类杂质区，第一导电类型的杂质掺入半导体衬底的第二区域而不是双极晶体管的区域，形成用于形成CMOS晶体管的第二MOS晶体管的第一导电类型的阱区。
本发明还提供一种具有双极晶体管的半导体器件，包括：
第一导电类型的半导体衬底；
与双极晶体管基区相通的接枝基区；
在双极晶体管掩埋集电区中形成的低浓度的第二导电类型区，伎其邻接接枝基区。
其中，低浓度的第二导电类型杂质可以邻接基区，且CMOS晶体管可以形成在该半导体衬底上。
根据本发明，通过降低双极晶体管接枝基区下部分的杂质浓度，基区和集电区之间的电容可以减小，因而可以达到电路快速运行和节电的目的。
图1是第一已有技术的工序剖面图；
图2是表示第一已有技术的后续工序剖面图；
图3是表示第一已有技术的后续工序剖面图；
图4是表示第一已有技术的后续工序剖面图；
图5是第二已有技术的剖面图；
图6是表示第二已有技术的后续工序剖面图；
图7是表示第二已有技术的后续工序剖面图；
图8是表示第二已有技术的后续工序剖面图；
图9是表示沿图8C-C’线载流子浓度分布的曲线；
图10是表示本发明实施例1的工序的剖面图；
图11是表示本发明实施例1的后续工序的剖面图；
图12是表示本发明实施例1的后续工序剖面图；
图13是表示本发明实施例1的后续工序剖面图；
图14是表示本发明实施例1的后续工序剖面图；
图15是表示沿图14A-A’线的载流子浓度分布曲线；
图16是表示集电极与基极之间的电容随硼的掺杂浓度变化的曲线；
图17是表示本发明实施例2的后续工艺剖面图；
图18是表示本发明实施例2的后续工艺剖面图；
图19是表示本发明实施例2的后续工序剖面图；
图20是表示本发明实施例2的后续工序剖面图；
图21是表示本发明实施例2的后续工序剖面图；
图22是表示本发明实施例2的后续工序剖面图；
图23是表示沿图22B-B’线载流子浓度分布的曲线；
图24是表示集电极和基极之间电容随硼掺杂浓度变化的曲线。
下面将参照附图来说明本发明的优选实施例。(实施例1)
根据本发明实施例1制作半导体器件的方法中，如图10所示，首先用LOCOS方法在p型硅衬底1上形成3000-6000埃的场氧化膜2，然后生长一层50-200埃的栅氧化硅膜。接着进行离子注入工艺，在该工艺中，以通过光刻工艺制有图形的光刻胶层(图中未示出)作为掩模注入磷、硼或同类杂质，从而形成双极晶体管的n型集电极引线区4，掩埋集电区5和基区6，以及PMOS晶体管的n型阱区7。
之后，如图11所示，为了形成将NMOS晶体管的区域8和p型阱区9分开的元件，用光刻胶(图中未示出)作掩模进行硼的离子注入。同时，为了补偿掩埋集电区5的杂质浓度，将硼掺入双极晶体管的基区6的一部分，从而形成低施主浓度的n型杂质区10。
接着，如图12所示，为了形成PMOS晶体管的栅极12和NMOS晶体管的栅极13，对已在整个表面生长的厚度为1500-2000埃的多晶硅层进行腐蚀。之后，淀积一层厚度为1000埃的氧化硅膜，然后为了分别在栅极12和13的侧表面形成侧壁14和14’，进行各向异性的干法腐蚀处理。接着，将剂量为5-9×1015cm-2的硼离子注入到双极晶体管的接枝基区15和PMOS晶体管的栅极12和源、漏区16。进而，将剂量为1-2×1016cm-2的砷离子注入到NMOS晶体管的栅极13和源、漏区17。磷也可作为n型杂质。
随后，如图13所示，在氧化硅膜中形成发射极接触孔(开孔)19，氧化硅膜是在整个表面上生长的，厚度为1000-2000埃，然后在整个表面上生长一层厚度为1500-2000埃的多晶硅层。之后，将剂量为1-2×1016cm-2的砷离子注入到多晶硅层中，然后为了形成双极晶体管的发射极20，将多晶硅层20制出图形。
接着，为了激活掺入的杂质，在氮气气氛中，在850-900℃的温度下进行热处理。这时，砷从双极晶体管的发射极21的多晶硅层扩散到基区6以形成发射区22。
随后，如图14所示，在上述工序中形成的各元件上淀积层间绝缘膜23，并在层间绝缘膜23中形成接触孔(开孔)24。之后，在接触孔中形成钨或同类材料的柱塞25，并形成金属布线26，从而获得了半导体器件。
在实施例1中，在接枝基区15的下边区域掺入硼，借此降低施主的浓度，从而降低接枝基区15与掩埋集电区5之间的结电容。
图16是表示集电极和接枝基区之间的结电容随硼的掺杂浓度的变化曲线。这时掩埋集电区5的形成条件是：磷的离子注入能量为900KeV，剂量为3×1014cm-2，硼掺入接枝基区的能量为330KeV。由图16明显看出，当硼的掺杂剂量增加时，结电容减小。在掺硼的同时也形成p型阱区9，因此在考虑到NMOS的阈值电压随衬底电压的增加而增加这一事实之后，必须取适当的硼掺杂浓度。(实施例2)
图17至22是表示根据本发明实施例2的半导体器件的制作方法的工序剖面图。
首先，如图17所示，用LOCOS方法在p型硅衬底上形成厚度为3000-6000埃的场氧化膜，然后形成厚度为50-200埃的栅氧化硅膜3。接着，用光刻工艺制出图形的光刻胶作为掩模进行离子注入，从而形成n型集电极引线区4，然后用相同的光刻工艺和相同的离子注入工艺形成PMOS晶体管的n型阱区7和掩埋集电区27。
随后，如图18所示，为了形成具有低施主浓度的n型杂质区10，用光刻胶作为掩模(未示出)将硼离子注入到双极晶体管的、要形成基区的区域28。离子注入硼也是为了形成隔离区8和p型阱区9。
接着，如图19所示，为了形成PMOS晶体管的栅极12和NMOS晶体管的栅极13，对在整个表面上生长的厚度为1500-2000埃的多晶硅层进行腐蚀。之后，淀积一层厚度为1000埃的氧化硅膜，并且为了分别在栅极12和13的侧面形成侧壁14和14’进行各向异性的干法腐蚀。接着，将剂量为5-9×1015cm-2的硼离子注入到PMOS晶体管的栅极12和源、漏区16。再将剂量为1-2×1016cm-2的砷离子注入到NMOS晶体管的栅极13和源、漏区17。
随后，如图20所示，在氧化硅膜中形成基极接触孔(开孔)29，氧化硅膜是在整个表面上形成的，其厚度为1000-2000埃。然后在整个表面上形成厚度为1500-2000埃的多晶硅层30。接着，将剂量为5-10×1015cm-2的硼掺入整个多晶硅层，然后再在整个表面上淀积一层厚度为1500-2000埃的氮化硅膜31，之后制成图形以形成基极32。
接着，如图21所示，为了形成发射极接触孔(开孔)19，对氮化物膜31和基极32的多晶硅层30进行腐蚀。之后，在整个表面上淀积一层厚度为1000-1500埃的氮化硅膜，然后为了在发射极接触孔19的内壁的侧面上，即基极32的内壁的侧面上形成侧壁33，进行各向异性的干法腐蚀。之后，为了形成基区6，通过发射极接触孔19，将剂量为3-7×1010cm-2的硼掺入衬底1。接着剂量为1-2×1016cm-2的砷掺入在整个表面已形成的厚度为1500-2000埃的多晶硅层中，然后为了形成发射极21制出图形。接着进行热处理，伎硼和砷从基极32和发射极21分别扩散到衬底1，从而形成接枝基区15和发射区22。
随后，如图22所示，在上述工序中已形成的各元件上淀积层间绝缘膜23，并形成接触孔(开孔)24。之后，形成钨或同类材料的柱塞25，并形成金属布线26，从而获得了半导体器件。
在实施例2中，如图23所示，为了降低施主浓度，对掩埋集电区27的n型杂质浓度进行补偿，因而降低了接枝基区和掩埋集电极之间的结电容。图24是表示集电区和接枝基区之间的结电容随硼掺杂剂量(离子注入能量为300KeV)的变化曲线，这时，为了形成掩埋集电区27，掺磷的条件是(1)注入能量为900KeV，剂量为3×1014cm-2，(2)注入能量为100KeV，剂量为4×1010cm-2，(3)注入能量为30KeV，剂量为7×1012cm-2。
根据实施例2，分布电容减小的方式与实施例1的相同。而且，由于是在形成掩埋集电区之后，在形成基区6的区域中形成低浓度的n型杂质区，所以，即伎掩埋集电区27和n型阱区7是用相同的光刻工艺和相同的离子注入工艺形成的，也不难适当设定基区6中的杂质分布。因此，与实施例1相比，制作步数可以减少，因为可以同时形成掩埋集电区27和n型阱区7。
在上述实施例中，不用说，即伎改变掺杂杂质的导电类型，常规制作方法中存在的问题也可以得到解决。
Claims (10)
1、一种具有双极晶体管的半导体器件的制作方法，包括以下步骤：
将第二导电电类型的杂质掺入第一导电类型的半导体衬底中，形成双极晶体管的掩埋集电区；
将第一导电类型的杂质掺入掩埋集电区的一部分，其浓度低于第二导电类型杂质的浓度，形成低浓度的第二导电类的杂质区。
2、如权利要求1的半导体器体的制作方法，其中，与双极晶体管基区相通的接枝基区毗邻于低浓度的第二导电类型的杂质区。
3、如权利要求2的半导体器件的制作方法，其中，在形成基区之后再形成低浓度的第二导电类型的杂质区。
4、如权利要求1的半导体器件的制作方法，其中，将第一导电类型的杂质掺入低浓度的第二导电类型的杂质区，形成双极晶体管的基区和与之相通的接枝基区。
5、如权利要求1的半导体器件的制作方法，其中，掩埋集电区是在将第二导电类型的杂质掺入半导体衬底的区域而不是双极晶体管的区域时形成的，形成用于形成MOS晶体管的第二导电类型的阱区。
6、如权利要求1的半导体器件的制作方法，其中，低浓度的第二导电类型的杂质区是在将第一导电类型的杂质掺入半导体衬底的区域而不是双极晶体管的区域时形成的，形成用于形成MOS晶体管的第一导电类型的阱区。
7、具有一个双极晶体管和CMOS晶体管的半导体器件的制作方法，包括以下步骤：
将第二导电类型的杂质掺入第一导电类型的半导体衬底中，形成双极晶体管的掩埋集电区，同时第二导电类型的杂质掺入半导体衬底的第一区域、而不是双极晶体管的区域，形成用于形成CMOS晶体管的第一个MOS晶体管的第二导电类型的阱区，
将浓度低于第二导电类型的第一导电类型的杂质掺入掩埋集电区的一部分，形成低浓度的第二导电类型杂质区，同时第一导电类型的杂质掺入半导体衬底的第二区域而不是双极晶体管的区域，形成用于形成CMOS晶体管的第二个MOS晶体管的第一导电类型的阱区。
8、一种具有双极晶体管的半导体器件，包括：
第一导电类型的半导体衬底；
与双极晶体管基区相通的接枝基区；
在双极晶体管的掩埋集电区中形成的低浓度的第二导电类型的杂质区，使其邻近接枝基区。
9、如权利要求8的半导体器件，其中，低浓度的第二导电类型的杂质区邻近基区。
10、如权利要求8的半导体器件，其中，CMOS晶体管在同一个衬底上形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097550A JPH10289961A (ja) | 1997-04-15 | 1997-04-15 | 半導体装置の製造方法 |
| JP97550/97 | 1997-04-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1202729A true CN1202729A (zh) | 1998-12-23 |
Family
ID=14195361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98115113.2A Pending CN1202729A (zh) | 1997-04-15 | 1998-04-15 | 半导体器件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5950080A (zh) |
| JP (1) | JPH10289961A (zh) |
| CN (1) | CN1202729A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186043B2 (ja) * | 1998-08-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE10160509A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151009A (en) * | 1978-01-13 | 1979-04-24 | Bell Telephone Laboratories, Incorporated | Fabrication of high speed transistors by compensation implant near collector-base junction |
| JPS58225663A (ja) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| EP0219641B1 (de) * | 1985-09-13 | 1991-01-09 | Siemens Aktiengesellschaft | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung |
| JPH0362568A (ja) * | 1989-07-31 | 1991-03-18 | Hitachi Ltd | 半導体装置の製造方法 |
| US5071778A (en) * | 1990-06-26 | 1991-12-10 | National Semiconductor Corporation | Self-aligned collector implant for bipolar transistors |
| US5001073A (en) * | 1990-07-16 | 1991-03-19 | Sprague Electric Company | Method for making bipolar/CMOS IC with isolated vertical PNP |
| US5187109A (en) * | 1991-07-19 | 1993-02-16 | International Business Machines Corporation | Lateral bipolar transistor and method of making the same |
| US5470766A (en) * | 1994-06-06 | 1995-11-28 | Integrated Devices Technology, Inc. | Efficient method for fabricating optimal BiCMOS N-wells for bipolar and field effect transistors |
| US5581115A (en) * | 1994-10-07 | 1996-12-03 | National Semiconductor Corporation | Bipolar transistors using isolated selective doping to improve performance characteristics |
| US5780329A (en) * | 1997-04-03 | 1998-07-14 | Symbios, Inc. | Process for fabricating a moderate-depth diffused emitter bipolar transistor in a BICMOS device without using an additional mask |
-
1997
- 1997-04-15 JP JP9097550A patent/JPH10289961A/ja active Pending
-
1998
- 1998-04-14 US US09/059,830 patent/US5950080A/en not_active Expired - Fee Related
- 1998-04-15 CN CN98115113.2A patent/CN1202729A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5950080A (en) | 1999-09-07 |
| JPH10289961A (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1172377C (zh) | 具有分级基区的横向晶体管,半导体集成电路及制造方法 | |
| CN1228816C (zh) | 高电压自定位mos元件的集成 | |
| CN1041365C (zh) | 变容二极管的制作方法 | |
| KR100292851B1 (ko) | 높은얼리전압,고주파성능및고항복전압특성을구비한상보형바이폴라트랜지스터및그제조방법 | |
| US4485550A (en) | Fabrication of schottky-barrier MOS FETs | |
| CN1222021C (zh) | Mosfet器件系统和方法 | |
| CN1225796C (zh) | 双载子晶体管及其制造方法 | |
| CN1290203C (zh) | 半导体器件的结构及其制造方法 | |
| CN1589499A (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| CN1658400A (zh) | 半导体装置及其制造方法 | |
| KR100391560B1 (ko) | 반도체장치 | |
| CN1155103C (zh) | 半导体器件及其制造方法 | |
| CN1015037B (zh) | 双极型和互补金属氧化物半导体晶体管的集成制造工艺 | |
| CN1717793A (zh) | 用于生产双极晶体管的方法 | |
| CN1132238C (zh) | 半导体元件及其制造方法 | |
| CN101064280A (zh) | 半导体器件的制造方法 | |
| US5581112A (en) | Lateral bipolar transistor having buried base contact | |
| CN1018112B (zh) | 半导体器件及其制造方法 | |
| CN1094658C (zh) | 功率半导体器件及其制造方法 | |
| US5643810A (en) | Methods of forming BiCMOS semiconductor devices | |
| CN1232299A (zh) | 半导体器件 | |
| CN1202729A (zh) | 半导体器件及其制作方法 | |
| CN1684272A (zh) | 半导体器件及其制造方法 | |
| CN1113416C (zh) | 具有纵向型和横向型双极晶体管的半导体器件 | |
| CN1087498C (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |