JPH0713973B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0713973B2 JPH0713973B2 JP1014238A JP1423889A JPH0713973B2 JP H0713973 B2 JPH0713973 B2 JP H0713973B2 JP 1014238 A JP1014238 A JP 1014238A JP 1423889 A JP1423889 A JP 1423889A JP H0713973 B2 JPH0713973 B2 JP H0713973B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- region
- silicon nitride
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 229910052710 silicon Inorganic materials 0.000 claims description 70
- 239000010703 silicon Substances 0.000 claims description 70
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 159
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 8
- -1 boron ions Chemical class 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/125—Polycrystalline passivation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、埋設酸化物層と、その上に配置され多量にド
ーピングされた珪素層とによって少なくとも部分的に横
方向で囲まれた単結晶珪素の表面隣接領域を具える半導
体本体を有する半導体装置であって、前記の珪素層は酸
化物層により横方向で前記の表面隣接領域からほぼ完全
に分離されており、前記の表面隣接領域は、この表面隣
接領域の少なくとも縁部に隣接する前記の珪素層と同じ
導電型の第１ドープ領域と、隣接の第２ドープ領域とを
具えており、前記の珪素層は前記の表面隣接領域の表面
の縁部で前記の第１ドープ領域に隣接し、前記の第２ド
ープ領域には電極が設けられている半導体装置の製造方
法に関するものである。
ーピングされた珪素層とによって少なくとも部分的に横
方向で囲まれた単結晶珪素の表面隣接領域を具える半導
体本体を有する半導体装置であって、前記の珪素層は酸
化物層により横方向で前記の表面隣接領域からほぼ完全
に分離されており、前記の表面隣接領域は、この表面隣
接領域の少なくとも縁部に隣接する前記の珪素層と同じ
導電型の第１ドープ領域と、隣接の第２ドープ領域とを
具えており、前記の珪素層は前記の表面隣接領域の表面
の縁部で前記の第１ドープ領域に隣接し、前記の第２ド
ープ領域には電極が設けられている半導体装置の製造方
法に関するものである。
（従来の技術） 上述した種類の半導体装置の製造方法は1987年に開催さ
れた会議ISSCC′87の会報の第58〜59頁の論文“E48ps E
CL in a Self-Aligned Bipolar Technology"に記載され
ており、既知である。
れた会議ISSCC′87の会報の第58〜59頁の論文“E48ps E
CL in a Self-Aligned Bipolar Technology"に記載され
ており、既知である。
この論文には、珪素のメサ状半導体領域内に設けられた
バイポーラトランジスタが開示されている。メサ状領域
は多量にドーピングされた埋込み層上に位置し且つ埋設
酸化物層およびその上に配置された多結晶珪素層により
横方向で囲まれており、この多結晶珪素層はメサ状領域
の上側面上の多量にドーピングされたベース接点領域に
隣接するとともに酸化物層により横方向でほぼ完全にメ
サ状領域から分離されている。
バイポーラトランジスタが開示されている。メサ状領域
は多量にドーピングされた埋込み層上に位置し且つ埋設
酸化物層およびその上に配置された多結晶珪素層により
横方向で囲まれており、この多結晶珪素層はメサ状領域
の上側面上の多量にドーピングされたベース接点領域に
隣接するとともに酸化物層により横方向でほぼ完全にメ
サ状領域から分離されている。
この既知のトランジスタは、多結晶珪素層をメサ状領域
の極めて狭い縁部領域のみにセルフアライン法で隣接せ
しめる有効な手段を講じているという事実の為に極めて
小さな寸法となる。
の極めて狭い縁部領域のみにセルフアライン法で隣接せ
しめる有効な手段を講じているという事実の為に極めて
小さな寸法となる。
（発明が解決しようとする課題） しかし上述した既知の構造では、多結晶ベース接続体と
ベース領域との間の接続が多結晶珪素から拡散したベー
ス接点領域を介してのみ達成されるにすぎないという欠
点がある。埋設酸化物層のいわゆる“鳥の口ばし”の縁
部構造が常に同じにならないという事実の為に、前記の
メサ状領域の縁部領域に生じるおそれのある不均一性に
よりベース接続を粗悪なもにするか或いは多結晶ベース
接続体とエミッタ領域との間の距離をあまりにも短くし
てしまうおそれがある。双方共多量にドーピングされた
ベース接点領域およびエミッタ領域が互いに接続さてい
るという事実の為に、エミッタ−ベース降服電圧が可成
り減少されるおそれがあり、しかも所定の条件の下では
エミッタ−ベース接合が部分的に多結晶材料中に延在す
るおそれもあり、これによりトランジスタ特性に悪影響
を及ぼすおそれがある。
ベース領域との間の接続が多結晶珪素から拡散したベー
ス接点領域を介してのみ達成されるにすぎないという欠
点がある。埋設酸化物層のいわゆる“鳥の口ばし”の縁
部構造が常に同じにならないという事実の為に、前記の
メサ状領域の縁部領域に生じるおそれのある不均一性に
よりベース接続を粗悪なもにするか或いは多結晶ベース
接続体とエミッタ領域との間の距離をあまりにも短くし
てしまうおそれがある。双方共多量にドーピングされた
ベース接点領域およびエミッタ領域が互いに接続さてい
るという事実の為に、エミッタ−ベース降服電圧が可成
り減少されるおそれがあり、しかも所定の条件の下では
エミッタ−ベース接合が部分的に多結晶材料中に延在す
るおそれもあり、これによりトランジスタ特性に悪影響
を及ぼすおそれがある。
ここに“多結晶珪素材料”とは単結晶珪素層でないいず
れの珪素材料をも意味するものであり、従って例えば非
晶質の珪素層をも意味するものである。
れの珪素材料をも意味するものであり、従って例えば非
晶質の珪素層をも意味するものである。
本発明の目的は特に、上述した欠点を無くすか或いは少
なくとも著しく低減せしめた改善した半導体装置を得る
ための製造方法を提供せんとするにある。本発明の他の
目的は、使用するマスク工程数を最少にする。
なくとも著しく低減せしめた改善した半導体装置を得る
ための製造方法を提供せんとするにある。本発明の他の
目的は、使用するマスク工程数を最少にする。
（課題を解決するための手段） 本発明は、半導体装置を製造するに当り、 a.酸化珪素を含む絶縁中間層を単結晶珪素領域の表面上
に設け、この中間層上に第１窒化珪素層を設ける工程
と、 b.前記の第１窒化珪素層上に第１珪素層を設ける工程
と、 c.前記の第１珪素層から珪素パターンをエッチングによ
り形成する工程と、 d.前記の珪素パターンの少なくとも縁部に熱酸化により
酸化物層を設ける工程と、 e.前記の第１窒化珪素層の非被覆部分およびその下側の
中間層を除去する工程と、 f.前記の珪素領域の露出部分に凹所をエッチングにより
形成する工程と、 g.非被覆酸化物を除去する工程と、 h.非被覆珪素に熱酸化により他の層を設ける工程と、 i.前記の第１窒化珪素層および前記の中間層の残存する
露出部分を除去する工程と、 j.アセンブリの上に、多量にドーピングした第２珪素層
を設け、この第２珪素層を平坦化およびエッチング処理
により、前記の第１珪素層上に存在する酸化物のレベル
よりも低いレベルまで除去する工程と、 k.露出した珪素酸化物をエッチングにより選択的に除去
する工程と、 l.前記の第１窒化珪素層の露出部分を除去し、該除去部
分の下側にある前記の珪素領域の部分中にドーピングに
より少なくとも１つの接続領域を形成する工程と、 m.前記の第１珪素層をエッチングにより選択的に除去す
る工程と、 n.前記の第２珪素層および前記の接続領域に他の酸化物
層を設ける工程と、 o.前記の第２珪素層からの拡散により少なくとも１つの
第１領域を形成する工程と、 p.前記の第１窒化珪素層を除去する工程と、 q.これにより形成され前記の他の酸化物層により画成さ
れた窓内に位置する第２領域の表面上に電極を設ける工
程と を具えていることを特徴とする。
に設け、この中間層上に第１窒化珪素層を設ける工程
と、 b.前記の第１窒化珪素層上に第１珪素層を設ける工程
と、 c.前記の第１珪素層から珪素パターンをエッチングによ
り形成する工程と、 d.前記の珪素パターンの少なくとも縁部に熱酸化により
酸化物層を設ける工程と、 e.前記の第１窒化珪素層の非被覆部分およびその下側の
中間層を除去する工程と、 f.前記の珪素領域の露出部分に凹所をエッチングにより
形成する工程と、 g.非被覆酸化物を除去する工程と、 h.非被覆珪素に熱酸化により他の層を設ける工程と、 i.前記の第１窒化珪素層および前記の中間層の残存する
露出部分を除去する工程と、 j.アセンブリの上に、多量にドーピングした第２珪素層
を設け、この第２珪素層を平坦化およびエッチング処理
により、前記の第１珪素層上に存在する酸化物のレベル
よりも低いレベルまで除去する工程と、 k.露出した珪素酸化物をエッチングにより選択的に除去
する工程と、 l.前記の第１窒化珪素層の露出部分を除去し、該除去部
分の下側にある前記の珪素領域の部分中にドーピングに
より少なくとも１つの接続領域を形成する工程と、 m.前記の第１珪素層をエッチングにより選択的に除去す
る工程と、 n.前記の第２珪素層および前記の接続領域に他の酸化物
層を設ける工程と、 o.前記の第２珪素層からの拡散により少なくとも１つの
第１領域を形成する工程と、 p.前記の第１窒化珪素層を除去する工程と、 q.これにより形成され前記の他の酸化物層により画成さ
れた窓内に位置する第２領域の表面上に電極を設ける工
程と を具えていることを特徴とする。
ドーピング濃度を自由に選択でき幅を極めて小さくしう
るセルフアライン接続領域を用いることにより、トラン
ジスタの寸法を著しく増大させることなく前述した欠点
を無くすことができる。
るセルフアライン接続領域を用いることにより、トラン
ジスタの寸法を著しく増大させることなく前述した欠点
を無くすことができる。
本発明の好適な第１実施例では、前記の第１領域がバイ
ポーラトランジスタのベース接点領域を構成し、前記の
第２領域がエミッタ領域を構成し、前記の第２珪素層が
前記のバイポーラトランジスタのベース接続体を構成す
るようにする。
ポーラトランジスタのベース接点領域を構成し、前記の
第２領域がエミッタ領域を構成し、前記の第２珪素層が
前記のバイポーラトランジスタのベース接続体を構成す
るようにする。
他の好適な実施例では、前記の第１領域がバイポーラト
ランジスタのエミッタ領域を構成し、前記の第２領域が
ベース接点領域を構成し、前記の第２珪素層が前記のバ
イポーラトランジスタのエミッタ接続体を構成するよう
にする。これによれば、後に詳細に説明するように、サ
ブミクロン寸法のエミッタ領域を有するトランジスタを
実現しうる。
ランジスタのエミッタ領域を構成し、前記の第２領域が
ベース接点領域を構成し、前記の第２珪素層が前記のバ
イポーラトランジスタのエミッタ接続体を構成するよう
にする。これによれば、後に詳細に説明するように、サ
ブミクロン寸法のエミッタ領域を有するトランジスタを
実現しうる。
本発明の半導体装置の製造方法によれば、半導体装置を
本質的にただ１回の単一のマスク工程により金属化工程
まで製造しうる。
本質的にただ１回の単一のマスク工程により金属化工程
まで製造しうる。
本発明による半導体装置の製造方法は、前記の工程ｆ後
で前記の工程ｇの前に非被覆珪素に酸化物層を設け、そ
の上に第２窒化珪素層を形成し、次にこの第２窒化珪素
層をプラズマエッチングにより前記の表面に平行な面か
ら除去し、且つ前記の工程ｈ後で前記の工程ｉの前に前
記の第２窒化珪素層の残存する露出部分を除去し、これ
により露出された珪素表面を酸化するように行うのが好
ましい。
で前記の工程ｇの前に非被覆珪素に酸化物層を設け、そ
の上に第２窒化珪素層を形成し、次にこの第２窒化珪素
層をプラズマエッチングにより前記の表面に平行な面か
ら除去し、且つ前記の工程ｈ後で前記の工程ｉの前に前
記の第２窒化珪素層の残存する露出部分を除去し、これ
により露出された珪素表面を酸化するように行うのが好
ましい。
他の例による本発明の半導体装置の製造方法は、前記の
工程ｇ後で前記の工程ｈの前に、アセンブリ上に前記の
第１窒化珪素層よりも薄肉の第２窒化珪素層を設け、こ
の第２窒化珪素層をプラズマエッチングにより前記の表
面に平行な面から除去し、且つ前記の工程ｈ後で前記の
工程ｉの前に前記の第２窒化珪素層の残存する露出部分
を除去し、これにより露出された珪素表面を酸化するよ
うに行うのが好ましい。
工程ｇ後で前記の工程ｈの前に、アセンブリ上に前記の
第１窒化珪素層よりも薄肉の第２窒化珪素層を設け、こ
の第２窒化珪素層をプラズマエッチングにより前記の表
面に平行な面から除去し、且つ前記の工程ｈ後で前記の
工程ｉの前に前記の第２窒化珪素層の残存する露出部分
を除去し、これにより露出された珪素表面を酸化するよ
うに行うのが好ましい。
（実施例） 以下図面につき本発明を説明する。
図面は線図的なものであり、実際のものに正比例して描
いていない。また各図間で対応する部分には同一符号を
付してあり、同じ導電型の半導体領域には同一方向の斜
線を付してある。
いていない。また各図間で対応する部分には同一符号を
付してあり、同じ導電型の半導体領域には同一方向の斜
線を付してある。
第１図は本発明による半導体装置を断面で示してある。
この半導体装置は半導体本体１を具え、この半導体本体
は、表面２に隣接し横方向で少なくとも部分的に埋設酸
化珪素層４により囲まれた珪素の単結晶半導体領域３
と、前記の埋設酸化珪素層４上に設けられ前記の多結晶
半導体領域３から横方向でほぼ完全に酸化物層６により
分離された高ドープ（多量にドーピングされた）珪素層
５とを有している。単結晶半導体領域３は本例ではこの
領域３とは反対の導電型の基板７上に成長させたエピタ
キシアル層の一部分を以て構成されている。領域３と基
板７との間には領域３と同じ導電型の高ドープ埋込み層
８が設けられている。
この半導体装置は半導体本体１を具え、この半導体本体
は、表面２に隣接し横方向で少なくとも部分的に埋設酸
化珪素層４により囲まれた珪素の単結晶半導体領域３
と、前記の埋設酸化珪素層４上に設けられ前記の多結晶
半導体領域３から横方向でほぼ完全に酸化物層６により
分離された高ドープ（多量にドーピングされた）珪素層
５とを有している。単結晶半導体領域３は本例ではこの
領域３とは反対の導電型の基板７上に成長させたエピタ
キシアル層の一部分を以て構成されている。領域３と基
板７との間には領域３と同じ導電型の高ドープ埋込み層
８が設けられている。
領域３は更に、この領域３の縁部に隣接し、珪素層５と
同じ導電型にドーピングされた第１ドープ領域９と、隣
接の第２ドープ領域10とを有する。本例では、領域３を
ｎ導電型、珪素層５および第１ドープ領域９をｐ導電
型、第２ドープ領域10をｎ導電型とする。
同じ導電型にドーピングされた第１ドープ領域９と、隣
接の第２ドープ領域10とを有する。本例では、領域３を
ｎ導電型、珪素層５および第１ドープ領域９をｐ導電
型、第２ドープ領域10をｎ導電型とする。
珪素層５は半導体領域３の表面２の縁部上で第１ドープ
領域９に隣接し、第２ドープ領域10に隣接する電極層11
が表面２上に設けられている。
領域９に隣接し、第２ドープ領域10に隣接する電極層11
が表面２上に設けられている。
本発明によれば、珪素層５をセルフアライン的に形成し
た酸化物細条12Aにより電極層11から分離させ、前記の
酸化物細条12Aの下側に位置しドーピングされた少なく
とも１つの接続領域13を第１ドープ領域９と第２ドープ
領域10との間にこれらに隣接させて存在させ、この接続
領域13の幅は酸化物細条12Aによって決定する。
た酸化物細条12Aにより電極層11から分離させ、前記の
酸化物細条12Aの下側に位置しドーピングされた少なく
とも１つの接続領域13を第１ドープ領域９と第２ドープ
領域10との間にこれらに隣接させて存在させ、この接続
領域13の幅は酸化物細条12Aによって決定する。
この接続領域13は極めて幅狭にすることができる。その
理由は、この接続領域はセルフアライン的に得られる為
である。ドーピングを自由に選択しうるこの接続領域を
用いることにより、埋設酸化物の縁部における前述した
問題を回避しうる。
理由は、この接続領域はセルフアライン的に得られる為
である。ドーピングを自由に選択しうるこの接続領域を
用いることにより、埋設酸化物の縁部における前述した
問題を回避しうる。
本例では、第１ドープ領域９がバイポーラトランジスタ
のベース接点領域を構成する。第１ドープ領域９と同じ
導電型でこれよりもわずかにドーピングされたドープ領
域14は前記のトランジスタの能動ベース領域を構成する
（第１図参照）。この領域とは反対の導電型の第２ドー
プ領域10はエミッタ領域を構成し、珪素層５はベース接
続体を構成する。コレクタには埋込み層８を介してコレ
クタ接点（Ｃ）が接触されており、このコレクタ接点は
第１図の図面の平面の外部に位置する為に線図的にのみ
示してある。
のベース接点領域を構成する。第１ドープ領域９と同じ
導電型でこれよりもわずかにドーピングされたドープ領
域14は前記のトランジスタの能動ベース領域を構成する
（第１図参照）。この領域とは反対の導電型の第２ドー
プ領域10はエミッタ領域を構成し、珪素層５はベース接
続体を構成する。コレクタには埋込み層８を介してコレ
クタ接点（Ｃ）が接触されており、このコレクタ接点は
第１図の図面の平面の外部に位置する為に線図的にのみ
示してある。
上述した半導体装置は以下の通りにして製造しうる。
出発材料（第２図参照）は珪素より成るｐ導電型の基板
７であり、この基板にイオン注入により高ドープｎ型層
８を形成し、次にその上に厚さが例えば約１μｍでドー
ピング濃度が例えば約1016原子／cm3としたエピタキシ
アル層３を成長させる。
７であり、この基板にイオン注入により高ドープｎ型層
８を形成し、次にその上に厚さが例えば約１μｍでドー
ピング濃度が例えば約1016原子／cm3としたエピタキシ
アル層３を成長させる。
本発明によれば次に、単結晶エピタキシアル層３の表面
上に、厚さが例えば50nmの酸化珪素或いはオキシ窒化珪
素より成る薄肉の珪素酸化物含有中間層20を形成し、こ
の中間層上に第１窒化珪素層21（厚さは約120nmであ
る）を形成する。この第１窒化珪素層21上には、厚さが
例えば約1.2μｍでドーピングされていない多結晶珪素
層22を堆積する。
上に、厚さが例えば50nmの酸化珪素或いはオキシ窒化珪
素より成る薄肉の珪素酸化物含有中間層20を形成し、こ
の中間層上に第１窒化珪素層21（厚さは約120nmであ
る）を形成する。この第１窒化珪素層21上には、厚さが
例えば約1.2μｍでドーピングされていない多結晶珪素
層22を堆積する。
次に、写真食刻（フォトリソグラフィー）処理を用いて
この多結晶の第１珪素層22から例えば島の形態のパター
ンをエッチング形成する。この際、1000℃の温度での3.
5時間の熱酸化によりこのパターンに約１μｍの厚さの
酸化物層23を設ける。次に、熱燐酸中および水にHFを入
れた緩衝溶液中での順次の選択エッチングにより層21お
よび20の非被覆部分を除去する。これにより第２図に示
す構造が得られる。
この多結晶の第１珪素層22から例えば島の形態のパター
ンをエッチング形成する。この際、1000℃の温度での3.
5時間の熱酸化によりこのパターンに約１μｍの厚さの
酸化物層23を設ける。次に、熱燐酸中および水にHFを入
れた緩衝溶液中での順次の選択エッチングにより層21お
よび20の非被覆部分を除去する。これにより第２図に示
す構造が得られる。
次に珪素の露出（非被覆）部分に凹所をエッチング形成
し、メサ状領域を得る。本例（第３図参照）では、メサ
状領域がエピタキシアル層３の厚さの一部のみを有して
いる、すなわち凹所の下側にエピタキシアル層３の一部
が残存している。しかし、凹所を層３の厚さ全体に亘っ
てエッチング形成することができる。
し、メサ状領域を得る。本例（第３図参照）では、メサ
状領域がエピタキシアル層３の厚さの一部のみを有して
いる、すなわち凹所の下側にエピタキシアル層３の一部
が残存している。しかし、凹所を層３の厚さ全体に亘っ
てエッチング形成することができる。
上述した方法の例では、次に非被覆珪素に熱酸化により
酸化物層24を設け、その上に厚さが約50nmの第２窒化珪
素層25を形成する。次にこの層25をプラズマエッチング
により表面２に平行な水平面から選択的に除去し、この
層25を垂直面上で残存させる（第３図参照）。
酸化物層24を設け、その上に厚さが約50nmの第２窒化珪
素層25を形成する。次にこの層25をプラズマエッチング
により表面２に平行な水平面から選択的に除去し、この
層25を垂直面上で残存させる（第３図参照）。
次に、非被覆酸化物（本例では酸化物層23および24）を
エッチングにより除去し、その後に非被覆珪素に熱酸化
により新たな酸化物層４および26を設ける（第４図参
照）。酸化物層４は例えば１μｍの厚さとし、多結晶珪
素22上の酸化物層26は約1.2μｍの厚さとする。
エッチングにより除去し、その後に非被覆珪素に熱酸化
により新たな酸化物層４および26を設ける（第４図参
照）。酸化物層４は例えば１μｍの厚さとし、多結晶珪
素22上の酸化物層26は約1.2μｍの厚さとする。
次に、第２窒化珪素層25の残存する露出部分をエッチン
グ除去するも、第１窒化珪素層21の一部は残し、その後
厚さが例えば0.3μｍの酸化物層６を熱酸化により形成
する（第５図参照）。
グ除去するも、第１窒化珪素層21の一部は残し、その後
厚さが例えば0.3μｍの酸化物層６を熱酸化により形成
する（第５図参照）。
次に、第１窒化珪素層21および中間層20の残存露出部分
をエッチングにより除去する。次に、これにより得られ
たアセンブリの上に第２珪素層５を設ける。この第２珪
素層にはその形成中或いは形成後にｐ導電型のドーピン
グを多量に行う。次に、この第２珪素層５を、既知の技
術による平坦化およびエッチング処理により、第１珪素
層22上に存在する酸化物層26のレベルよりも低いレベル
まで除去する。これにより第６図に示す構造が得られ
る。
をエッチングにより除去する。次に、これにより得られ
たアセンブリの上に第２珪素層５を設ける。この第２珪
素層にはその形成中或いは形成後にｐ導電型のドーピン
グを多量に行う。次に、この第２珪素層５を、既知の技
術による平坦化およびエッチング処理により、第１珪素
層22上に存在する酸化物層26のレベルよりも低いレベル
まで除去する。これにより第６図に示す構造が得られ
る。
次に、露出した珪素酸化物層26を選択的にエッチング除
去し、その後に第１窒化珪素層21の露出部分を除去す
る。次に、硼素イオンの注入により、上記の除去を行っ
た部分の下方にある珪素領域の部分にｐ型接続領域13を
形成する。これにより得られた構造を第７図に示す。
去し、その後に第１窒化珪素層21の露出部分を除去す
る。次に、硼素イオンの注入により、上記の除去を行っ
た部分の下方にある珪素領域の部分にｐ型接続領域13を
形成する。これにより得られた構造を第７図に示す。
本例では、接続領域13のドーピング濃度を1018原子／cm
3とし、その厚さを0.3μｍとする。またイオン注入は、
30keVのエネルギーおよび３・1013硼素イオン／cm2のド
ーズ量で30nmの厚さの酸化物層20を介して行う。接触領
域は異なるようにして、例えば拡散により得ることもで
き、この場合拡散処理を行う前に酸化物層20を除去する
のが好ましい。
3とし、その厚さを0.3μｍとする。またイオン注入は、
30keVのエネルギーおよび３・1013硼素イオン／cm2のド
ーズ量で30nmの厚さの酸化物層20を介して行う。接触領
域は異なるようにして、例えば拡散により得ることもで
き、この場合拡散処理を行う前に酸化物層20を除去する
のが好ましい。
次に第１珪素層22を、KOH溶液中でのエッチングにより
選択的に除去する。この溶液中では、ドーピグされてい
ない（実際には領域13を形成する際にわずかにドーピン
グされている）珪素層22がｐ導電型に多量にドーピング
された多結晶珪素層５よりも可成り速い速度でエッチン
グされるという事実の為に、エッチングマスクを必要と
しない。
選択的に除去する。この溶液中では、ドーピグされてい
ない（実際には領域13を形成する際にわずかにドーピン
グされている）珪素層22がｐ導電型に多量にドーピング
された多結晶珪素層５よりも可成り速い速度でエッチン
グされるという事実の為に、エッチングマスクを必要と
しない。
次に、第２珪素層５と接触領域13とを熱酸化し、これに
より層20よりも厚肉の酸化物層12を得る。多量にドーピ
ングされた多結晶珪素層５からの拡散により、ｐ導電型
の強い第１ドープ領域９が得られる（第８図参照）。層
20がオキシ窒化珪素を以て構成されている場合には、こ
の層を熱酸化が行われる前に除去する必要があることに
注意すべきである。
より層20よりも厚肉の酸化物層12を得る。多量にドーピ
ングされた多結晶珪素層５からの拡散により、ｐ導電型
の強い第１ドープ領域９が得られる（第８図参照）。層
20がオキシ窒化珪素を以て構成されている場合には、こ
の層を熱酸化が行われる前に除去する必要があることに
注意すべきである。
次に（第９図参照）、第１窒化珪素層21をエッチングに
より選択的に除去する。これにより形成され、酸化物層
12の縁部（細条）12Aにより画成された窓内に、能動ベ
ース領域14を硼素イオンの注入により形成し、次にエミ
ッタ領域10（第２ドープ領域）を例えば燐或いは硼素イ
オンの注入により形成する。これらのイオン注入は層20
を介して或いは層20を除去した後のいずれでも行うこと
ができる。また他のドーピング方法、例えば拡散も用い
ることができる。
より選択的に除去する。これにより形成され、酸化物層
12の縁部（細条）12Aにより画成された窓内に、能動ベ
ース領域14を硼素イオンの注入により形成し、次にエミ
ッタ領域10（第２ドープ領域）を例えば燐或いは硼素イ
オンの注入により形成する。これらのイオン注入は層20
を介して或いは層20を除去した後のいずれでも行うこと
ができる。また他のドーピング方法、例えば拡散も用い
ることができる。
エミッタ領域10の表面を露出させた後、電極層11や（酸
化物層12にあけた接点窓を介する）層５への接続ライン
を設けることができる。コレクタ領域には、（酸化物層
４にあけた窓を介する）埋込み層８への接続ラインによ
り接点を形成しうる。これにより第１図のトランジスタ
構造が得られる。
化物層12にあけた接点窓を介する）層５への接続ライン
を設けることができる。コレクタ領域には、（酸化物層
４にあけた窓を介する）埋込み層８への接続ラインによ
り接点を形成しうる。これにより第１図のトランジスタ
構造が得られる。
上述した製造方法には種々に変更を加えることができ
る。
る。
他の方法の例によれば、第２図に示す構造を得た場合と
同様にして開始する。
同様にして開始する。
次に、上述した例と同様にして珪素領域の露出部分に凹
所をエッチング形成する。しかし上述した例と相違し
て、次に直ちに露出珪素酸化物層23をエッチング除去
し、その後アセンブリに窒化珪素層25を設け、この窒化
珪素層をプラズマエッチングにより水平面から除去し、
垂直面上には残しておく（第10図参照）。厚肉の第１窒
化珪素層21は完全には除去されない。次に熱酸化により
酸化物層４および26を形成する（第11図参照）。
所をエッチング形成する。しかし上述した例と相違し
て、次に直ちに露出珪素酸化物層23をエッチング除去
し、その後アセンブリに窒化珪素層25を設け、この窒化
珪素層をプラズマエッチングにより水平面から除去し、
垂直面上には残しておく（第10図参照）。厚肉の第１窒
化珪素層21は完全には除去されない。次に熱酸化により
酸化物層４および26を形成する（第11図参照）。
次に、エッチング液、例えば熱燐酸中での等方性エッチ
ングにより窒化珪素層25を完全に除去するとともに露出
した厚肉の窒化珪素層21を部分的にのみ除去する。次
に、これにより露出された領域３および層22の珪素を熱
酸化させ、酸化物層６を形成する。これにより第５図に
示すのと同じ状態が得られ、この場合も第５〜９図につ
き説明したのと同様にして他の処理を行う。
ングにより窒化珪素層25を完全に除去するとともに露出
した厚肉の窒化珪素層21を部分的にのみ除去する。次
に、これにより露出された領域３および層22の珪素を熱
酸化させ、酸化物層６を形成する。これにより第５図に
示すのと同じ状態が得られ、この場合も第５〜９図につ
き説明したのと同様にして他の処理を行う。
製造方法の第３の例によれば、第２図に示す構造を得、
凹所を層３中にエッチング形成し、第２窒化珪素層を設
けることなく酸化物層23を除去した後、露出した珪素を
酸化する。これにより第12図の状態が得られる。この構
造は第５図に示す構造に類似している。唯一の相違点は
第12図の酸化物層６が実質的に酸化物層４と同じ厚さを
有しているということである。その理由は、耐酸化層が
メサ状部の垂直壁に設けられていなかった為である。そ
の変形例の他の処理は第６〜９図につき説明したのと同
じである。
凹所を層３中にエッチング形成し、第２窒化珪素層を設
けることなく酸化物層23を除去した後、露出した珪素を
酸化する。これにより第12図の状態が得られる。この構
造は第５図に示す構造に類似している。唯一の相違点は
第12図の酸化物層６が実質的に酸化物層４と同じ厚さを
有しているということである。その理由は、耐酸化層が
メサ状部の垂直壁に設けられていなかった為である。そ
の変形例の他の処理は第６〜９図につき説明したのと同
じである。
上述した本発明の方法の各実施例では、第１図に線図的
な断面図で示す構造のものを形成した。従って、パイポ
ーラトランジスタが形成され、第１ドープ領域９がベー
ス接点領域として作用し、第２ドープ領域10がトランジ
スタのエミンタ領域を構成し、多結晶珪素層５がベース
接続体を構成した。
な断面図で示す構造のものを形成した。従って、パイポ
ーラトランジスタが形成され、第１ドープ領域９がベー
ス接点領域として作用し、第２ドープ領域10がトランジ
スタのエミンタ領域を構成し、多結晶珪素層５がベース
接続体を構成した。
しかし、本発明による方法は他の半導体装置を製造する
のにも極めて適している。例えば、本発明を用いて、特
に“サブミクロン”の寸法のエミッタ領域を有するバイ
ポーラトランジスタを実現することができる。
のにも極めて適している。例えば、本発明を用いて、特
に“サブミクロン”の寸法のエミッタ領域を有するバイ
ポーラトランジスタを実現することができる。
この目的のために、第７図に示す構造から出発してまず
最初に多結晶珪素層22を選択的にエッチング除去する。
次に、砒素を注入し、珪素層５中に、多量にｎ型ドーピ
ングした層を形成する（第13図参照）。次に、中間層20
の露出部分をエッチングにより除去する。その後、熱酸
化を行う。この熱酸化中層５に酸化物層12が設けられる
も、これと同時に硼素および砒素が層５から領域３中に
拡散する。硼素は砒素よりも急速に拡散するという事実
の為に、極めて小さなｎ型エミンタ領域９と能動ｐ型ベ
ース領域30とが形成される（第14図参照）。また、大き
なドーズ量の硼素を用いるという事実の為に、層５は完
全に多量にｎ型ドーピングされた珪素に変換され、これ
がエミッタ接続体を構成する。
最初に多結晶珪素層22を選択的にエッチング除去する。
次に、砒素を注入し、珪素層５中に、多量にｎ型ドーピ
ングした層を形成する（第13図参照）。次に、中間層20
の露出部分をエッチングにより除去する。その後、熱酸
化を行う。この熱酸化中層５に酸化物層12が設けられる
も、これと同時に硼素および砒素が層５から領域３中に
拡散する。硼素は砒素よりも急速に拡散するという事実
の為に、極めて小さなｎ型エミンタ領域９と能動ｐ型ベ
ース領域30とが形成される（第14図参照）。また、大き
なドーズ量の硼素を用いるという事実の為に、層５は完
全に多量にｎ型ドーピングされた珪素に変換され、これ
がエミッタ接続体を構成する。
最後に、層20および21の残存部分をエッチング除去し、
その後に硼素イオンの注入により多量にドーピングされ
たｐ型の第２ドープ領域10、すなわちベース接点領域を
形成し、次にその上に電極層11を設ける（第15図参
照）。これにより極めて小さなエミッタ領域９を有する
バイポーラトランジスタが得られる。
その後に硼素イオンの注入により多量にドーピングされ
たｐ型の第２ドープ領域10、すなわちベース接点領域を
形成し、次にその上に電極層11を設ける（第15図参
照）。これにより極めて小さなエミッタ領域９を有する
バイポーラトランジスタが得られる。
本発明はバイポーラ装置に限定されず、MOSトランジス
タの製造に用いても有利である。例えば、第８図におい
て領域９および13を（追加のマスク工程により）これら
領域９および13から分離された左側に形成する場合に
は、これら領域（9,13）は絶縁ゲート電界効果トランジ
スタのソースおよびドレイン領域を構成しうる。このト
ランジスタのゲートは、所望に応じ層20および21を新た
に形成したゲート酸化物層で置き換えた後にこれらの層
20および21の区域のみに或いは少なくともこの区域に設
ける必要がある。ある条件の下では多結晶珪素層22をゲ
ート電極としても用いることができる。この場合にも、
前述した例と同様に第１ドープ領域９を“中間領域"13
を経て第２ドープ領域に接続し、この第２ドープ領域は
この場合MOSトランジスタのチャネル領域を以て構成さ
れ、これに前述したゲート電極が設けられている。
タの製造に用いても有利である。例えば、第８図におい
て領域９および13を（追加のマスク工程により）これら
領域９および13から分離された左側に形成する場合に
は、これら領域（9,13）は絶縁ゲート電界効果トランジ
スタのソースおよびドレイン領域を構成しうる。このト
ランジスタのゲートは、所望に応じ層20および21を新た
に形成したゲート酸化物層で置き換えた後にこれらの層
20および21の区域のみに或いは少なくともこの区域に設
ける必要がある。ある条件の下では多結晶珪素層22をゲ
ート電極としても用いることができる。この場合にも、
前述した例と同様に第１ドープ領域９を“中間領域"13
を経て第２ドープ領域に接続し、この第２ドープ領域は
この場合MOSトランジスタのチャネル領域を以て構成さ
れ、これに前述したゲート電極が設けられている。
更に、あらゆる例で、導電型を（すべて同時に）反対の
導電型と代えることができる。さらに、オキシ窒化珪素
／窒化珪素の組合せ以外の耐酸化層を用いることもでき
る。
導電型と代えることができる。さらに、オキシ窒化珪素
／窒化珪素の組合せ以外の耐酸化層を用いることもでき
る。
また、導通度を改善するためには、珪素層５に通常の技
術により金属珪化物より成る表面層を設けることができ
る。
術により金属珪化物より成る表面層を設けることができ
る。
第１図は、本発明による半導体装置を示す線図的断面
図、 第２〜９図は、本発明による半導体装置を種々の製造工
程で示す線図的断面図、 第10および11図は、本発明による方法の第１変形例によ
る順次の製造工程を示す線図的断面図、 第12図は、本発明による方法の第２変形例の一工程を示
す線図的断面図、 第13〜15図は、本発明による方法の他の例での本発明に
よる半導体装置の順次の製造工程を示す線図的断面図で
ある。 １……半導体本体 ２……表面 ３……単結晶半導体領域 ４……埋設酸化珪素層 ５……高ドープ珪素層〔ベース接続体（１〜12図）、エ
ミッタ接続体（13〜15図）〕 ６……酸化物層 ７……基板 ８……高ドープ埋込み層 ９……第１ドープ領域〔ベース接点領域（１〜12図）、
エミッタ領域（13〜15図）〕 10……第２ドープ領域〔エミッタ領域（１〜12図）、ベ
ース接点領域（13〜15図）〕 11……電極層 12……酸化物層 12A……酸化物細条 13……接続領域 14……ドープ領域（能動ベース領域） 20……中間層（酸化物層） 21……第１窒化珪素層 22……多結晶珪素層 23,24,26……酸化物層 25……第２窒化珪素層 30……能動ベース領域
図、 第２〜９図は、本発明による半導体装置を種々の製造工
程で示す線図的断面図、 第10および11図は、本発明による方法の第１変形例によ
る順次の製造工程を示す線図的断面図、 第12図は、本発明による方法の第２変形例の一工程を示
す線図的断面図、 第13〜15図は、本発明による方法の他の例での本発明に
よる半導体装置の順次の製造工程を示す線図的断面図で
ある。 １……半導体本体 ２……表面 ３……単結晶半導体領域 ４……埋設酸化珪素層 ５……高ドープ珪素層〔ベース接続体（１〜12図）、エ
ミッタ接続体（13〜15図）〕 ６……酸化物層 ７……基板 ８……高ドープ埋込み層 ９……第１ドープ領域〔ベース接点領域（１〜12図）、
エミッタ領域（13〜15図）〕 10……第２ドープ領域〔エミッタ領域（１〜12図）、ベ
ース接点領域（13〜15図）〕 11……電極層 12……酸化物層 12A……酸化物細条 13……接続領域 14……ドープ領域（能動ベース領域） 20……中間層（酸化物層） 21……第１窒化珪素層 22……多結晶珪素層 23,24,26……酸化物層 25……第２窒化珪素層 30……能動ベース領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルクゥエリテ・マリア・カタリーナ・フ ァン・イエルセル―スヒッフマヒエル オランダ国5621 ベーアー アインドーフ ェン フルーネバウツウェッハ１
Claims (5)
- 【請求項１】半導体装置を製造するに当り、 a.酸化珪素を含む絶縁中間層を単結晶珪素領域の表面上
に設け、この中間層上に第１窒化珪素層を設ける工程
と、 b.前記の第１窒化珪素層上に第１珪素層を設ける工程
と、 c.前記の第１珪素層から珪素パターンをエッチングによ
り形成する工程と、 d.前記の珪素パターンの少なくとも縁部に熱酸化により
酸化物層を設ける工程と、 e.前記の第１窒化珪素層の非被覆部分およびその下側の
中間層を除去する工程と、 f.前記の珪素領域の露出部分に凹所をエッチングにより
形成する工程と、 g.非被覆酸化物を除去する工程と、 h.非被覆珪素に熱酸化により他の層を設ける工程と、 i.前記の第１窒化珪素層および前記の中間層の残存する
露出部分を除去する工程と、 j.アセンブリの上に、多量にドーピングした第２珪素層
を設け、この第２珪素層を平坦化およびエッチング処理
により、前記の第１珪素層上に存在する酸化物のレベル
よりも低いレベルまで除去する工程と、 k.露出した珪素酸化物をエッチングにより選択的に除去
する工程と、 l.前記の第１窒化珪素層の露出部分を除去し、該除去部
分の下側にある前記の珪素領域の部分中にドーピングに
より少なくとも１つの接続領域を形成する工程と、 m.前記の第１珪素層をエッチングにより選択的に除去す
る工程と、 n.前記の第２珪素層および前記の接続領域に他の酸化物
層を設ける工程と、 o.前記の第２珪素からの拡散により少なくとも１つの第
１領域を形成する工程と、 p.前記の第１窒化珪素層を除去する工程と、 q.これにより形成され前記の他の酸化物層により画成さ
れた窓内に位置する第２領域の表面上に電極を設ける工
程と を具えていることを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１に記載の半導体装置の製造方法に
おいて、前記の工程ｆ後で前記の工程ｇの前に非被覆珪
素に酸化物層を設け、その上に第２窒化珪素層を形成
し、次にこの第２窒化珪素層をプラズマエッチングによ
り前記の表面に平行な面から除去し、且つ前記の工程ｈ
後で前記の工程ｉの前に前記の第２窒化珪素層の残存す
る露出部分を除去し、これにより露出された珪素表面を
酸化することを特徴とする半導体装置の製造方法。 - 【請求項３】請求項２に記載の半導体装置の製造方法に
おいて、前記の工程ｇ後で前記の工程ｈの前に、アセン
ブリ上に前記の第１窒化珪素層よりも薄肉の第２窒化珪
素層を設け、この第２窒化珪素層をプラズマエッチング
により前記の表面に平行な面から除去し、且つ前記の工
程ｈ後で前記の工程ｉの前に前記の第２窒化珪素層の残
存する露出部分を除去し、これにより露出された珪素表
面を酸化することを特徴とする半導体装置の製造方法。 - 【請求項４】請求項１に記載の半導体装置の製造方法に
おいて、前記の第１領域がバイポーラトランジスタのベ
ース接点領域を構成し、前記の第２領域がエミッタ領域
を構成し、前記の第２珪素層が前記のバイポーラトラン
ジスタのベース接続体を構成するようにすることを特徴
とする半導体装置の製造方法。 - 【請求項５】請求項１に記載の半導体装置の製造方法に
おいて、前記の第１領域がバイポーラトランジスタのエ
ミッタ領域を構成し、前記の第２領域がベース接点領域
を構成し、前記の第２珪素層が前記のバイポーラトラン
ジスタのエミッタ接続体を構成するようにすることを特
徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800157A NL8800157A (nl) | 1988-01-25 | 1988-01-25 | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8800157 | 1988-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025432A JPH025432A (ja) | 1990-01-10 |
| JPH0713973B2 true JPH0713973B2 (ja) | 1995-02-15 |
Family
ID=19851645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014238A Expired - Lifetime JPH0713973B2 (ja) | 1988-01-25 | 1989-01-25 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4969026A (ja) |
| EP (1) | EP0326211B1 (ja) |
| JP (1) | JPH0713973B2 (ja) |
| KR (1) | KR970011641B1 (ja) |
| CN (1) | CN1018112B (ja) |
| DE (1) | DE68916045T2 (ja) |
| NL (1) | NL8800157A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147425A (ja) * | 1984-08-10 | 1986-03-07 | Sumitomo Chem Co Ltd | パラ選択的脱アルキル化方法 |
| US5150184A (en) * | 1989-02-03 | 1992-09-22 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
| US5221856A (en) * | 1989-04-05 | 1993-06-22 | U.S. Philips Corp. | Bipolar transistor with floating guard region under extrinsic base |
| JPH03206621A (ja) * | 1990-01-09 | 1991-09-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| DE4445565C2 (de) * | 1994-12-20 | 2002-10-24 | Korea Electronics Telecomm | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| US5869881A (en) * | 1994-12-20 | 1999-02-09 | Electronics And Telecommunications Research Institute | Pillar bipolar transistor |
| KR0171000B1 (ko) * | 1995-12-15 | 1999-02-01 | 양승택 | 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법 |
| KR0182000B1 (ko) * | 1995-12-28 | 1999-04-15 | 김광호 | 바이폴라 트랜지스터의 제조방법 |
| FR2756974B1 (fr) | 1996-12-10 | 1999-06-04 | Sgs Thomson Microelectronics | Transistor bipolaire a isolement par caisson |
| US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| EP1128422A1 (de) * | 2000-02-22 | 2001-08-29 | Infineon Technologies AG | Verfahren zur Herstellung eines bipolaren Transistors im BiCMOS-Prozess |
| CN108063162B (zh) * | 2017-12-18 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281469A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE31580E (en) * | 1967-06-08 | 1984-05-01 | U.S. Philips Corporation | Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide |
| JPS561556A (en) * | 1979-06-18 | 1981-01-09 | Hitachi Ltd | Semiconductor device |
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| JPS61164262A (ja) * | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| JPS61166071A (ja) * | 1985-01-17 | 1986-07-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP0199497B1 (en) * | 1985-04-10 | 1992-01-02 | Fujitsu Limited | Process for fabricating a self-aligned bipolar transistor |
| US4746623A (en) * | 1986-01-29 | 1988-05-24 | Signetics Corporation | Method of making bipolar semiconductor device with wall spacer |
| US4680085A (en) * | 1986-04-14 | 1987-07-14 | Ovonic Imaging Systems, Inc. | Method of forming thin film semiconductor devices |
| JPS6362272A (ja) * | 1986-09-02 | 1988-03-18 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS63215068A (ja) * | 1987-03-04 | 1988-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS6489365A (en) * | 1987-09-29 | 1989-04-03 | Nec Corp | Semiconductor device |
-
1988
- 1988-01-25 NL NL8800157A patent/NL8800157A/nl not_active Application Discontinuation
-
1989
- 1989-01-19 EP EP89200110A patent/EP0326211B1/en not_active Expired - Lifetime
- 1989-01-19 DE DE68916045T patent/DE68916045T2/de not_active Expired - Fee Related
- 1989-01-23 KR KR1019890000679A patent/KR970011641B1/ko not_active IP Right Cessation
- 1989-01-23 CN CN89100478A patent/CN1018112B/zh not_active Expired
- 1989-01-25 JP JP1014238A patent/JPH0713973B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-06 US US07/506,484 patent/US4969026A/en not_active Expired - Fee Related
- 1990-06-07 US US07/534,774 patent/US5024956A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281469A (ja) * | 1986-05-30 | 1987-12-07 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5024956A (en) | 1991-06-18 |
| CN1034827A (zh) | 1989-08-16 |
| DE68916045D1 (de) | 1994-07-21 |
| DE68916045T2 (de) | 1995-03-23 |
| EP0326211B1 (en) | 1994-06-15 |
| US4969026A (en) | 1990-11-06 |
| KR890012359A (ko) | 1989-08-26 |
| JPH025432A (ja) | 1990-01-10 |
| EP0326211A1 (en) | 1989-08-02 |
| KR970011641B1 (ko) | 1997-07-12 |
| CN1018112B (zh) | 1992-09-02 |
| NL8800157A (nl) | 1989-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711017A (en) | Formation of buried diffusion devices | |
| US5073512A (en) | Method of manufacturing insulated gate field effect transistor having a high impurity density region beneath the channel region | |
| JPH0713973B2 (ja) | 半導体装置の製造方法 | |
| JPS6140146B2 (ja) | ||
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US3977017A (en) | Multi-channel junction gated field effect transistor and method of making same | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0557741B2 (ja) | ||
| JP2597631B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| JPH0541516A (ja) | 半導体装置及び製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JPH079974B2 (ja) | 相補型半導体装置の製造方法 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR970003916B1 (ko) | 소오스 및 드레인 깊이 확장부를 가진 반도체장치 및 그 제조 방법 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPS6315748B2 (ja) | ||
| JPH01123474A (ja) | 絶縁ゲート型半導体装置 |