KR890001168A - 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치 - Google Patents

반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치 Download PDF

Info

Publication number
KR890001168A
KR890001168A KR1019880006755A KR880006755A KR890001168A KR 890001168 A KR890001168 A KR 890001168A KR 1019880006755 A KR1019880006755 A KR 1019880006755A KR 880006755 A KR880006755 A KR 880006755A KR 890001168 A KR890001168 A KR 890001168A
Authority
KR
South Korea
Prior art keywords
layer
nitride
oxide
semiconductor material
semiconductor device
Prior art date
Application number
KR1019880006755A
Other languages
English (en)
Inventor
어 티.스제토 로져
Original Assignee
엘 에스 아이 로직 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘 에스 아이 로직 코포레이션 filed Critical 엘 에스 아이 로직 코포레이션
Publication of KR890001168A publication Critical patent/KR890001168A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

내용 없음

Description

반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3-5도는 본 발명의 방법에 따른 일련의 공정을 도시하고 있다.

Claims (9)

  1. 반도체 장치에 절연산화물을 형성시키는, 방법으로서, 반도체 물질층의 일부분 위에 산화물층을 제공하는 공정, 산화물층의 가장자리에 인접한 반도체 물질층의 일부분에 접촉하고 있는 질화물질을 제공하는 공정, 그리고 반도체 물질층의 일부를 노출상태로 유지하고, 산화물층의 가장 자리가 반도체 물질의 노출된 부분으로부터 일정간격 떨어지도록 결합된 질화물질과 반도체 물질을 구성하는 공정, 그리고 반도체 물질층의 노출된 부분상에 절연산화물을 성장시키는 공정으로 이루어진 것을 특징으로 하는 반도체 장치에 절연산화물을 형성시키는 방법.
  2. 제 1 항에 있어서, 질화물을 제공하는 공정 산화물층의 일부분위에, 산화물층의 가장자리에 인접한 반도체 물질층의 일부분과 접촉하도록 질화물질을 제공하는 공정인 것을 특징으로 하는 방법.
  3. 반도체 장치에 절연산화물을 형성시키는 방법으로서, 표면을 갖는 반도체 물질층을 제공하는 공정 : 반도체 물질층의 표면의 일부분위에 산화물층을 제공하는 공정 : 산화물층의 일부분위에 제1의 질화물층을 제공하는 공정 : 산화물층의 일부를 노출시키기 위하여 제1의 질화물층을 패턴닝하는 공정 : 마스크로서 패턴닝된 제1의 질화물층을 이용하여 산화물층을 패턴닝 하는 공정 : 형성된 구조체의 적어도 일부분에, 패턴닝된 제1의 질화물층을 반도체 물질층의 표면과 접촉하도록 제2의 질화물층을 제공하는 공정 : 반도체 물질 층의 표면의 노출된 표면을 질화물질에 의하여 산화물층으로부터 일정간격 떨어지도록 하기 위하여 제2의 질화물층을 패턴닝하는 공정 : 그리고 반도체 물질층의 노출된 부분에서 절연 산화물을 성장시키는 공정으로 이루어진 것을 특정으로 하는 반도체 장치에 절연산화물을 형성시키는 방법.
  4. 제 3 항에 있어서, 제 2 의 질화물층이 산화물층과 접촉되게 제공되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 산화물층이 제 1 의 질화물층을 언더컷하기 위하여 패턴닝 되어지는 것을 특징으로 하는 방법.
  6. 제 3 항에 있어서, 반도체 물질층의 노출된 표면부분이 패턴닝된 제2의 질화물질층의 질화물질에 의하여 산화물층으로부터 일정간격 떨어지게 하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 절연산화물을 성장시키는 공정에 연이어서, 제1의 질화물층의 나머지 부분을 제거하는 공정을 포함하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 제1 및 제2의 질화물층의 디포지트 되어지는 것을 특징으로 하는 방법.
  9. 반도체 물질층 : 반도체 물질층의 일부분위에 산화물층 : 산화물층의 가장자리에 인접한 반도체 물질층의 일부분에 접촉하고 있는 질화물질 : 그리고 질화물질에 의하여 산화물질의 가장자리로부터 일정간격 떨어진 반도체 물질층의 절연 산화물로 구성된 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880006755A 1987-06-03 1988-06-02 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치 KR890001168A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/057458 1987-06-03
US07/057,458 US4775644A (en) 1987-06-03 1987-06-03 Zero bird-beak oxide isolation scheme for integrated circuits

Publications (1)

Publication Number Publication Date
KR890001168A true KR890001168A (ko) 1989-03-18

Family

ID=22010658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006755A KR890001168A (ko) 1987-06-03 1988-06-02 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치

Country Status (5)

Country Link
US (1) US4775644A (ko)
EP (1) EP0293979A3 (ko)
JP (1) JPS6481247A (ko)
KR (1) KR890001168A (ko)
CA (1) CA1294717C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930000197B1 (ko) * 1990-03-06 1993-01-11 현대전자산업 주식회사 필드산화막 형성방법
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
JPH0448640A (ja) * 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
US5683924A (en) * 1994-10-31 1997-11-04 Sgs-Thomson Microelectronics, Inc. Method of forming raised source/drain regions in a integrated circuit
US5682055A (en) * 1995-06-07 1997-10-28 Sgs-Thomson Microelectronics, Inc. Method of forming planarized structures in an integrated circuit
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US6984553B2 (en) * 2003-03-12 2006-01-10 Macronix International Co., Ltd. Method for forming shallow trench isolation with control of bird beak

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4118728A (en) * 1976-09-03 1978-10-03 Fairchild Camera And Instrument Corporation Integrated circuit structures utilizing conductive buried regions
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPH0694110B2 (ja) * 1985-05-01 1994-11-24 株式会社アマダ マスタ・スレ−ブ方式ロボツト
JPS61252083A (ja) * 1985-05-01 1986-11-10 株式会社　アマダ スレ−ブロボツト

Also Published As

Publication number Publication date
EP0293979A2 (en) 1988-12-07
EP0293979A3 (en) 1991-03-13
JPS6481247A (en) 1989-03-27
US4775644A (en) 1988-10-04
CA1294717C (en) 1992-01-21

Similar Documents

Publication Publication Date Title
KR910001971A (ko) 반도체 장치의 제조방법
KR970072480A (ko) 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
KR970024021A (ko) 반도체 장치의 제조 방법(method of manufacturing a semiconductor device)
KR890007364A (ko) 반도체 소자 제조 방법
KR910003829A (ko) 고전압 반도체 장치 및 제조 과정
KR890001168A (ko) 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치
KR870003575A (ko) 반도체장치의 형성방법
KR890003029A (ko) 싱글 터브 반도체 장치 제조방법
KR880008448A (ko) 측면 격리 소자 분리방법
KR900002407A (ko) 반도체 소자 제조방법
KR920013788A (ko) 단일의 폴리(poly) 바이폴라 공정중에 쇼트키 장벽 다이오드를 제조하는 개선된 방법
KR920013824A (ko) 레이저 다이오드 제조방법
KR910003802A (ko) 반도체장치 및 그 제조방법
KR870001655A (ko) 반도체장치의 제조방법
KR900017103A (ko) Fet의 게이트전극 미세패턴 형성방법
KR880011907A (ko) 반도체장치에서 배선층의 형성방법
KR930024095A (ko) 프로파일을 개선한 콘택홀의 제조방법
KR890011059A (ko) 반도체 장치의 제조방법
KR900005850A (ko) El 표시소자 및 제조방법
KR900005849A (ko) El표시소자의 투명전극 및 그 제조방법
KR900007076A (ko) 바이플라 소자의 분리층 형성방법
KR900015320A (ko) 트렌치 미세패턴 형성방법
KR910001930A (ko) 자기정렬된 저도핑된 접합형성방법
KR970052377A (ko) 반도체 소자 제조 방법
KR880010473A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application