KR930011227A - 롬 제조방법 - Google Patents
롬 제조방법 Download PDFInfo
- Publication number
- KR930011227A KR930011227A KR1019910020279A KR910020279A KR930011227A KR 930011227 A KR930011227 A KR 930011227A KR 1019910020279 A KR1019910020279 A KR 1019910020279A KR 910020279 A KR910020279 A KR 910020279A KR 930011227 A KR930011227 A KR 930011227A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- depositing
- conductor
- romsel
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 6
- 238000000059 patterning Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래 롬의 동작을 나타낸 회로도
제 2 도는 제 1 도에 따른 롬의 실시예를 나타낸 단면도
제 3 도는 제 2 도에 따른 부분 평면도
제 4 도는 본 발명 롬의 일시예를 나타낸 단면도
제 5 도는 제 4 도에 따른 부분 평면도
제 6 도는 본 발명 롬의 다른 실시예를 나타낸 단면도
* 도면의 주요부분에 대한 부호의 설명
20 : 산화막 21, 25, 30 : 금속
22, 28 : N형 폴리실리콘 23, 29 : 폴리실리콘
24 : 포토레지스트 26, 31 : P형 폴리실리콘
27 : 경계면
Claims (2)
- 기판상에 절연막을 증착하고 상기 절연막위 전면에 전도체를 증착한후 N형 폴리실리콘(22)을 일정 간격으로 패터닝하여 롬셀 영역을 정의하는 단계와, 상기 전도체와 N형 폴리실리콘(22) 상면이 도포되도록 폴리실리콘(23)을 증착하고 상기 폴리실리콘상의 롬셀 영역에 전도체를 형성하는 단계와, 포토레지스트(24)를 상기 롬셀 영역에 형성된 전도체 상면이 선택적으로 오픈되도록 패터닝하는 단계와, P형 이온을 주입하여 상기 폴리실리콘(23)중 롬셀 영역에 선택적으로 P형 폴리실리콘(26)을 형성하고 포토레지스트(24)를 제거하는 단계를 차례로 실시하여 이루어지는 롬 제조방법.
- 기판상에 절연막을 증착하고 상기 절연막 상부 전면에 N형 폴리실리콘(28)을 증착한후 상기 N형 폴리실리콘(28) 상부 전면에 폴리실리콘(29)을 증착하는 단계와, 상기 폴리실리콘(29) 상면에 전도체를 일정간격으로 형성하고 폴리실리콘(29)중 상기 전도체 하층 부위에 선택적으로 P형 이온을 주입하여 P형 폴리실리콘(31)을 형성하는 단계를 차례로 실시하여서 이루어지는 롬 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020279A KR940009643B1 (ko) | 1991-11-14 | 1991-11-14 | 롬 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020279A KR940009643B1 (ko) | 1991-11-14 | 1991-11-14 | 롬 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011227A true KR930011227A (ko) | 1993-06-24 |
| KR940009643B1 KR940009643B1 (ko) | 1994-10-15 |
Family
ID=19322843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910020279A KR940009643B1 (ko) | 1991-11-14 | 1991-11-14 | 롬 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009643B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130141974A (ko) * | 2012-06-18 | 2013-12-27 | 위니아만도 주식회사 | 냉장고의 모터 제어 방법 |
-
1991
- 1991-11-14 KR KR1019910020279A patent/KR940009643B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009643B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008821A (ko) | 반도체장치의 제조방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR900000981A (ko) | 반도체장치의 제조방법 | |
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR890015355A (ko) | 반도체 장치의 제조방법 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| KR920022562A (ko) | 반도체 집적 회로 제조방법 | |
| KR930003368A (ko) | 반도체 집적 회로의 제조방법 | |
| KR930005120A (ko) | 반도체 장치의 제조방법 | |
| KR930011227A (ko) | 롬 제조방법 | |
| KR890001168A (ko) | 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치 | |
| KR920013788A (ko) | 단일의 폴리(poly) 바이폴라 공정중에 쇼트키 장벽 다이오드를 제조하는 개선된 방법 | |
| KR970024275A (ko) | 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법 | |
| KR920017236A (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
| KR910005458A (ko) | 반도체장비의 제조방법 | |
| KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
| KR920013824A (ko) | 레이저 다이오드 제조방법 | |
| KR950034527A (ko) | 반도체 소자 콘택 형성방법 | |
| KR960032585A (ko) | 반도체장치 및 그의 제조방법 | |
| KR890011059A (ko) | 반도체 장치의 제조방법 | |
| KR880008460A (ko) | 반도체 장치 및 그 제조방법 | |
| KR890011118A (ko) | 반도체장치의 제조방법 | |
| KR930001389A (ko) | 메탈 콘택 형성 방법 | |
| KR930009133A (ko) | Ccd 채널의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040920 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |