KR890007364A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR890007364A
KR890007364A KR1019880012733A KR880012733A KR890007364A KR 890007364 A KR890007364 A KR 890007364A KR 1019880012733 A KR1019880012733 A KR 1019880012733A KR 880012733 A KR880012733 A KR 880012733A KR 890007364 A KR890007364 A KR 890007364A
Authority
KR
South Korea
Prior art keywords
carbon
layer
containing spin
glass layer
chemical vapor
Prior art date
Application number
KR1019880012733A
Other languages
English (en)
Other versions
KR970007114B1 (ko
Inventor
에드윈 우드 토마스
퀸터휴즈 헨리
Original Assignee
빈센트 죠셉로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉로너
Publication of KR890007364A publication Critical patent/KR890007364A/ko
Application granted granted Critical
Publication of KR970007114B1 publication Critical patent/KR970007114B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음

Description

반도체 소자 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1내지 5도는 본 발명을 실시한 제조 단계의 절단면도.

Claims (3)

  1. 반도체 소자 제조 방법에 있어서, 기핀을 제공하는 단계, 상기 기판의 표면상에 제1탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제1탄소 함유 스핀-온 유리층 표면상에 광 저항층을 침전하는 단계, 상기 광 저항을 마스크하고 형성하는 단계, 상기 기판과 상기 광 저항으로 설명된 영역에서의 제1탄소 함유 스핀-온 유리층 전체를 에칭하는 단계, 지향성 에칭 메타니즘을 사용한 상기 광 저항층을 제거하는 단계, 상기 제1탄소 함유 스핀-온 유리층의 상부 스킨으로부터 탄소 성분을 제거하는 단계를 구비하는 것을 특징으로하는 반도체 소자 제조 방법.
  2. 반도체 소자 제조 방법에 있어서, 금속 기판을 제공하는 단계와, 상기 금속 기판의 표면상에 제1화학적 증기침전 산화물층을 침전하는 단계, 상기 제1화학적 증기 침전 산화물층의 표면상에 제1탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제1탄소 함유 스핀-온 유리층상에 제2화학적 증기 침전층을 침전하는 단계, 상기 제2화학적 증기 침전 산화물층상에 제2탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제2탄소 함유 스핀-온 유리층상에 제3화학적 증기 침전 산화물층을 침전하는 단계, 상기 제3화학적 증기 침전 산화물층상에 제3탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제3탄소 함유 스핀-온 유리층의 표면상에 광 저항층을 침전하는 단계, 상기 광 저항을 마스크하고, 형성하는 단계, 상기 기판과 상기 광 저항으로 설명된 영역에서의 상기 제1탄소 함유 스핀-온 유리층 전체를 에칭하는 단계, 지향성 에칭 메카니즘을 사용한 상기 광 저항층을 제거하는 단계, 상기 탄소 함유 스핀-온 유리의 상부 스킨으로 부터 탄소 성분을 제거하는 단계, 상기 제1탄소 함유 스핀-온 유리층의 상기 상부스킨상에 금속층을 침전하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 반도체 소자 제조방법에 있어서, 금속 기판을 제공하는 단계, 상기 금속 기판 표면상에 제1화학적 증기 침전 산화물층을 침전하는단계, 상기 제1화학적 증기 침전 산화물층 표면상에 제1탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제1탄소 함유 스핀-온 유리층상에 제2화학적 증기 산화물층을 침전하는 단계, 상기 제2화학적 증기 침전 산화물층상에 제2탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제2탄소 함유 스핀-온 유리층상에 제3화학적 증기 침전 산화물층을 침전하는 단계, 상기 제3화학적 증기 침전 산화물층상에 제3탄소 함유 스핀-온 유리층을 침전하는 단계, 상기 제3탄소 함유 스핀-온 유리층 표면상에 광 저항층을 침전하는 단계, 상기 광 저항을 마스크하고 형성하는 단계, 상기 제1, 제2 및 제3탄소 함유 스핀-온 유리층과 상기 광 저항으로 설명된 영역에서의 상기 제1, 제2 및 제3화학적 증기 침전 산화물층을 에칭하는 단게, 다운스트림 에칭 메카니즘을 사용한 상기 광 저항층을 제거하는 단게, 상기 제3탄소 함유 스핀-온 유리층의 상부 스킨으로부터 탄소 성분을 제거하는 단게, 상기 제3탄소 함유 스핀-온 유리층의 상기 상부 스킨상에 금속층을 침전하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880012733A 1987-10-02 1988-09-30 반도체 소자 제조 방법 KR970007114B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US103,770 1987-10-02
US103.770 1987-10-02
US07/103,770 US4801560A (en) 1987-10-02 1987-10-02 Semiconductor processing utilizing carbon containing thick film spin-on glass

Publications (2)

Publication Number Publication Date
KR890007364A true KR890007364A (ko) 1989-06-19
KR970007114B1 KR970007114B1 (ko) 1997-05-02

Family

ID=22296957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012733A KR970007114B1 (ko) 1987-10-02 1988-09-30 반도체 소자 제조 방법

Country Status (3)

Country Link
US (1) US4801560A (ko)
JP (1) JPH01112736A (ko)
KR (1) KR970007114B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010824B2 (ja) * 1991-09-17 2000-02-21 株式会社日立製作所 半導体装置及びその製造方法
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5631184A (en) * 1992-03-13 1997-05-20 Fujitsu Limited Method of producing a semiconductor device having a fin type capacitor
US5525534A (en) * 1992-03-13 1996-06-11 Fujitsu Limited Method of producing a semiconductor device using a reticle having a polygonal shaped hole
US5331117A (en) * 1992-11-12 1994-07-19 Sgs-Thomson Microelectronics, Inc. Method to improve interlevel dielectric planarization
US5310700A (en) * 1993-03-26 1994-05-10 Integrated Device Technology, Inc. Conductor capacitance reduction in integrated circuits
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US5950106A (en) * 1996-05-14 1999-09-07 Advanced Micro Devices, Inc. Method of patterning a metal substrate using spin-on glass as a hard mask
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US6136687A (en) * 1997-11-26 2000-10-24 Integrated Device Technology, Inc. Method of forming air gaps for reducing interconnect capacitance
US6025260A (en) 1998-02-05 2000-02-15 Integrated Device Technology, Inc. Method for fabricating air gap with borderless contact
US6303192B1 (en) * 1998-07-22 2001-10-16 Philips Semiconductor Inc. Process to improve adhesion of PECVD cap layers in integrated circuits
KR100972900B1 (ko) * 2007-12-31 2010-07-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710231A (en) * 1980-06-20 1982-01-19 Toshiba Corp Manufacture of semiconductor device
JPS57100748A (en) * 1980-12-15 1982-06-23 Toshiba Corp Manufacture of semiconductor device
JPS57170550A (en) * 1981-04-15 1982-10-20 Toshiba Corp Manufacture of semiconductor device
JPS6037150A (ja) * 1983-08-09 1985-02-26 Nec Corp 半導体装置の製造方法
JPS60175439A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 多層配線形成方法
JPS60180143A (ja) * 1984-02-27 1985-09-13 Nec Corp 半導体装置
JPS61180458A (ja) * 1985-02-05 1986-08-13 Nec Corp 半導体装置の製造方法
US4723978A (en) * 1985-10-31 1988-02-09 International Business Machines Corporation Method for a plasma-treated polysiloxane coating

Also Published As

Publication number Publication date
KR970007114B1 (ko) 1997-05-02
JPH01112736A (ja) 1989-05-01
US4801560A (en) 1989-01-31

Similar Documents

Publication Publication Date Title
KR890007364A (ko) 반도체 소자 제조 방법
KR850008044A (ko) 반도체 디바이스 제조공정
KR970024021A (ko) 반도체 장치의 제조 방법(method of manufacturing a semiconductor device)
KR940016874A (ko) 실리콘 전계방출 소자 및 그의 제조방법
KR870003575A (ko) 반도체장치의 형성방법
KR890001168A (ko) 반도체 장치에서의 절연산화물 형성방법 및 그 방법에 따라 제조된 반도체 장치
KR920013788A (ko) 단일의 폴리(poly) 바이폴라 공정중에 쇼트키 장벽 다이오드를 제조하는 개선된 방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR870006666A (ko) 다층구조를 갖는 반도체 제조공정
KR890005851A (ko) 반도체 장치의 소자분리 방법
KR900015320A (ko) 트렌치 미세패턴 형성방법
KR970030668A (ko) 반도체장치의 금속배선 형성 방법
KR900017103A (ko) Fet의 게이트전극 미세패턴 형성방법
KR920018826A (ko) 반도체장치의 박막형성방법
KR960026303A (ko) 미세패턴 형성방법
KR920017211A (ko) Ic 내 리액터 제조방법
KR920017173A (ko) 필드산화막 제조방법
KR970052444A (ko) 반도체 소자의 콘택홀 형성 방법
KR910005478A (ko) 박막트랜지스터의 제조방법
KR950021222A (ko) 반도체 장치의 금속배선층 형성방법 및 금속 접촉부
KR920007148A (ko) 반도체소자 격리방법
KR970018103A (ko) 반도체소자의 콘택홀 형성방법
KR960035800A (ko) 반도체 소자의 콘택 형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR960039232A (ko) 반도체 소자의 본딩 패드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110927

Year of fee payment: 15

EXPY Expiration of term