CN102956491B - 功率晶体管的制造方法 - Google Patents
功率晶体管的制造方法 Download PDFInfo
- Publication number
- CN102956491B CN102956491B CN201110242589.2A CN201110242589A CN102956491B CN 102956491 B CN102956491 B CN 102956491B CN 201110242589 A CN201110242589 A CN 201110242589A CN 102956491 B CN102956491 B CN 102956491B
- Authority
- CN
- China
- Prior art keywords
- medium layer
- power transistor
- type
- insulating medium
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率晶体管的制造方法，本发明方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为承压区刻蚀的硬掩膜，减少了正面工艺所需要的掩膜版的数量，能提高芯片内晶体管的密度。本发明方法通过在P型阱区内部植入一P型多晶硅层，并通过金属接触将之与源极短接，有利于P型阱区的空穴流迅速流出而减少空穴的积累，从而能提高器件的抗闩锁的能力。本发明方法还有利于获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种功率晶体管的制造方法。
背景技术
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。但不同掩膜版之间的对准偏差，使得器件尺寸无法按需求而缩小，而更精准的光刻技术使得制造成本昂贵，不利于量产。此外，阱区的空穴电流达到一定程度时，会抬高阱区电位，使得源-阱结势垒下降，造成寄生双极晶体管的开启，栅极此时便无法控制电流开关，发生闩锁效应。
发明内容
本发明所要解决的技术问题是提供一种功率晶体管的制造方法，能减少正面工艺所需要的掩膜版的数量、提高芯片内晶体管的密度，能减少P型阱区的空穴的积累、提高抗闩锁的能力，能获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率晶体管器件。
为解决上述技术问题，本发明提供的功率晶体管的制造方法包括如下步骤：
步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极。
步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区。
步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀深度小于所述P型阱的深度、所述沟槽的底部处于所述P型阱中。
步骤四、在所述沟槽淀积P型多晶硅，所述P型多晶硅未将所沟槽填满；再在所述沟槽淀积第二绝缘介质层，所述第二绝缘介质层位于所述P型多晶硅顶部并将所述沟槽完全填满。
步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区。
步骤六、形成金属接触；所述源极、背栅极、和所述P型多晶硅的金属接触短接。
进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3。
进一步的改进是，步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
进一步的改进是，步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm-2～1.0E14cm-2；所述P型阱的退火温度为1000℃～1200℃。
进一步的改进是，步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～1μm；所述沟槽的宽度为0.5μm以上、所述沟槽的深度为1μm。
进一步的改进是，步骤四中所述P型多晶硅的掺杂杂质为硼或氟化硼、体浓度为1.0E18cm-3～1.0E21cm-3；所述第二绝缘介质层的组成材料为氧化硅；所述P型多晶硅和所述第二绝缘介质层的厚度分别为所述沟槽的深度的1/2。
进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
进一步的改进是，步骤六中所述P型多晶硅的金属接触是先形成一穿过所述第二绝缘介质层的接触孔再填入金属形成，所述P型多晶硅的金属接触与所述源极、所述背栅极的金属接触在金属层短接。
进一步的改进是，所述功率晶体管为一种硅基器件，或者所述功率晶体管为一种化合物半导体器件。所述功率晶体管为纵向双扩散场效应晶体管；或者，所述功率晶体管为绝缘栅双极晶体管。
本发明方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为承压区刻蚀的硬掩膜，减少了正面工艺所需要的掩膜版的数量，能提高芯片内晶体管的密度。本发明方法通过在P型阱区内部植入一P型多晶硅层，并通过金属接触将之与源极短接，有利于P型阱区的空穴流迅速流出而减少空穴的积累，从而能提高器件的抗闩锁的能力。本发明方法还有利于获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例方法流程图；
图2-图7是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例方法流程图；如图2至图7所示是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例功率晶体管的制造方法包括如下步骤：
步骤一、如图2所示，在N型承压区101的表面由下往上依次形成栅氧化层103、栅多晶硅104和绝缘介质层105；采用光刻刻蚀对所述绝缘介质层105和所述栅多晶硅104进行刻蚀形成所述栅极。
所述隔离型功率晶体管能为一种硅基器件、或者为一种化合物半导体器件。所述隔离型功率晶体管为硅基器件时，所述N型承压区101为硅外延层、或直拉单晶硅、或区熔单晶硅。所述隔离型功率晶体管为化合物半导体器件时，所述N型承压区101为化合物半导体外延层。所述N型承压区101的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3。
所述绝缘介质层105的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
步骤二、如图3所示，以所述绝缘介质层105为第一掩膜进行离子注入形成P型阱102并对所述P型阱102进行退火推进，推进到所述栅多晶硅104底部的部分所述P型阱102组成沟道区。
所述P型阱102的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm-2～1.0E14cm-2；所述P型阱102的退火温度为1000℃～1200℃。
步骤三、如图4所示，在所述绝缘介质层105的侧面形成侧墙介质层106；以所述绝缘介质层105和所述侧墙介质层106为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀深度小于所述P型阱102的深度、所述沟槽的底部处于所述P型阱102中。
所述侧墙介质层106的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～1μm；所述沟槽的宽度为0.5μm以上、所述沟槽的深度为1μm。
步骤四、如图5所示，在所述沟槽淀积P型多晶硅107，所述P型多晶硅107未将所沟槽填满；再在所述沟槽淀积第二绝缘介质层108，所述第二绝缘介质层108位于所述P型多晶硅107顶部并将所述沟槽完全填满。
所述P型多晶硅107的掺杂杂质为硼或氟化硼、体浓度为1.0E18cm-3～1.0E21cm-3；所述第二绝缘介质层108的组成材料为氧化硅；所述P型多晶硅107和所述第二绝缘介质层108的厚度分别为所述沟槽的深度的1/2。
步骤五、如图6和图7所示，去除所述侧墙介质层106；进行源极注入形成源极109，进行背栅接触注入形成背栅接触区110。所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
步骤六、如图7所示，形成金属接触111；所述源极109、背栅极、和所述P型多晶硅107的金属接触111短接。所述背栅极即为所述P型阱102，是通过在所述背栅接触区110上形成的金属接触111引出。所述P型多晶硅107的金属接触111是先形成一穿过所述第二绝缘介质层108的接触孔再填入金属形成。
所述隔离型功率晶体管能为纵向双扩散场效应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散场效应晶体管和所述绝缘栅双极晶体管的正面工艺步骤都相同，都是采用本发明实施例的步骤一到步骤六所示的步骤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种功率晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成栅极；
步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区；
步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀深度小于所述P型阱的深度、所述沟槽的底部处于所述P型阱中；
步骤四、在所述沟槽淀积P型多晶硅，所述P型多晶硅未将所沟槽填满；再在所述沟槽淀积第二绝缘介质层，所述第二绝缘介质层位于所述P型多晶硅顶部并将所述沟槽完全填满；
步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；
步骤六、形成金属接触；所述源极、背栅极、和所述P型多晶硅的金属接触短接。
2.如权利要求1所述的功率晶体管的制造方法，其特征在于：步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3。
3.如权利要求1所述的功率晶体管的制造方法，其特征在于：步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
4.如权利要求1所述的功率晶体管的制造方法，其特征在于：步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm-2～1.0E14cm-2；所述P型阱的退火温度为1000℃～1200℃。
5.如权利要求1所述的功率晶体管的制造方法，其特征在于：步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～1μm；所述沟槽的宽度为0.5μm以上、所述沟槽的深度为1μm。
6.如权利要求1所述的功率晶体管的制造方法，其特征在于：步骤四中所述P型多晶硅的掺杂杂质为硼或氟化硼、体浓度为1.0E18cm-3～1.0E21cm-3；所述第二绝缘介质层的组成材料为氧化硅；所述P型多晶硅和所述第二绝缘介质层的厚度分别为所述沟槽的深度的1/2。
7.如权利要求1所述的功率晶体管的制造方法，其特征在于：所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2；所述背栅接触注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
8.如权利要求1所述的功率晶体管的制造方法，其特征在于：步骤六中所述P型多晶硅的金属接触是先形成一穿过所述第二绝缘介质层的接触孔再填入金属形成，所述P型多晶硅的金属接触与所述源极、所述背栅极的金属接触在金属层短接。
9.如权利要求1所述的功率晶体管的制造方法，其特征在于：所述功率晶体管为一种硅基器件，或者所述功率晶体管为一种化合物半导体器件。
10.如权利要求1所述的功率晶体管的制造方法，其特征在于：所述功率晶体管为纵向双扩散场效应晶体管；或者，所述功率晶体管为绝缘栅双极晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110242589.2A CN102956491B (zh) | 2011-08-23 | 2011-08-23 | 功率晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110242589.2A CN102956491B (zh) | 2011-08-23 | 2011-08-23 | 功率晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956491A CN102956491A (zh) | 2013-03-06 |
| CN102956491B true CN102956491B (zh) | 2015-02-04 |
Family
ID=47765146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110242589.2A Active CN102956491B (zh) | 2011-08-23 | 2011-08-23 | 功率晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102956491B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079602A (en) * | 1987-11-11 | 1992-01-07 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| CN1147154A (zh) * | 1995-09-29 | 1997-04-09 | 三星电子株式会社 | 沟槽型双扩散型mos装置及其制造方法 |
| US6251730B1 (en) * | 1998-07-11 | 2001-06-26 | U.S. Philips Corporation | Semiconductor power device manufacture |
| CN101656226A (zh) * | 2009-07-22 | 2010-02-24 | 上海宏力半导体制造有限公司 | 一种形成浅沟槽隔离结构的方法 |
-
2011
- 2011-08-23 CN CN201110242589.2A patent/CN102956491B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079602A (en) * | 1987-11-11 | 1992-01-07 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| CN1147154A (zh) * | 1995-09-29 | 1997-04-09 | 三星电子株式会社 | 沟槽型双扩散型mos装置及其制造方法 |
| US6251730B1 (en) * | 1998-07-11 | 2001-06-26 | U.S. Philips Corporation | Semiconductor power device manufacture |
| CN101656226A (zh) * | 2009-07-22 | 2010-02-24 | 上海宏力半导体制造有限公司 | 一种形成浅沟槽隔离结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102956491A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN103730372B (zh) | 一种可提高器件耐压的超结制造方法 | |
| CN103632974B (zh) | P型ldmos表面沟道器件提高面内均匀性的制造方法 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN219513110U (zh) | 一种igbt器件 | |
| CN103035610A (zh) | Rfldmos中连接阱和基板的电连接结构及制造方法 | |
| CN206976353U (zh) | 一种优化终端结构的沟槽型半导体器件 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN103094319B (zh) | 双通道高压结型场效应管降低夹断电压的结构及制造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN102956487B (zh) | 隔离型功率晶体管的制造方法 | |
| CN103811402B (zh) | 一种超高压bcd工艺的隔离结构制作工艺方法 | |
| CN103094124B (zh) | 高压结型场效应管的结构及制造方法 | |
| CN102956489B (zh) | 沟槽晶体管的制造方法 | |
| CN102956491B (zh) | 功率晶体管的制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN113707549A (zh) | 一种降低mosfet衬底电阻的制作方法及其器件 | |
| CN110021658A (zh) | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |