CN1096114C - 具有双栅极半导体器件的制造方法 - Google Patents
具有双栅极半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1096114C CN1096114C CN97114594A CN97114594A CN1096114C CN 1096114 C CN1096114 C CN 1096114C CN 97114594 A CN97114594 A CN 97114594A CN 97114594 A CN97114594 A CN 97114594A CN 1096114 C CN1096114 C CN 1096114C
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- grid
- semiconductor substrate
- dopant
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
制造具有双栅极半导体器件的方法,包括:在第一部分和第二部分的半导体衬底上形成栅绝缘膜;在栅绝缘膜上形成多晶硅层;在第一部分多晶硅层上选择地注入第一导电型掺杂剂;在第二部分多晶硅层上选择地注入第二导电型掺杂剂;选择地蚀刻多晶硅层在第一部分上形成第一栅极;在第一栅极的两侧选择地注入用于形成源/漏LDD区的第一导电型掺杂剂;选择地蚀刻多晶硅层在第二部分上形成第二栅极;在第二栅极两侧选择地注入用于形成源/漏LDD区的第二导电型掺杂剂。
Description
技术领域
本发明涉及一种制造半导体器件的方法,特别是,涉及一种制造具有双栅极的半导体器件的方法。
背景技术
一般说来,有两种制造具有双栅极的半导体器件的方法。第一种方法是,形成栅极的注入掺杂剂过程,及形成源/漏区的注入掺杂剂同时进行。然而,第二种方法是,将这些掺杂剂注入工艺过程分开进行。
图1A到1E是说明根据第一种方法制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图。
在第一种方法中,如图1A所示,采用硅局部氧化(LOCOS)技术,在硅衬底11上形成场氧化膜12。接着,又在硅衬底11上形成栅绝缘膜13。然后,在场氧化膜12和栅绝缘膜13上淀积多晶硅层14。在场氧化膜12左侧的部分15打算形成NMOS晶体管,而在场氧化膜12右侧的部分16打算形成PMOS晶体管。
此后,如图1B所示,选择性地蚀刻多晶硅层14,从而形成NMOS晶体管栅极17和PMOS晶体管栅极18。
接着,如图1C所示,以第一光致刻蚀剂掩膜19覆盖用于形成PMOS晶体管的部分16,而后,在要形成NMOS晶体管的部分15上,注入用于形成源/漏LDD区的As+。
然后,如图1D所示,除去第一掩膜19。此时,以第二光致刻蚀剂掩膜20覆盖用于形成NMOS晶体管的部分15,而后,在要形成PMOS晶体管的部分16上,注入用于形成源/漏LDD区的BF2 +。
此后,如图1E所示,除去第二掩膜20。此时,分别在NMOS晶体管栅极17和PMOS晶体管栅极18的两侧面形成侧壁衬垫21和22。接着,注入用于形成源/漏区以及栅极17和18的掺杂剂离子。也就是,在要形成NMOS晶体管的部分15上注入As+,并随后,在要形成PMOS晶体管的部分16上注入BF2 +。
如上所述,在第一种半导体器件的制造方法中,用于形成栅极的注入掺杂剂,及用于形成源/漏区的注入掺杂剂同时进行。但是,该方法有一个问题,由于对NMOS和PMOS晶体管分别注入As+与BF2 +,使阈值电压V起变化,以致几乎不可能形成器件。即,作为掺杂剂,P+适于NMOS晶体管栅极而B+适于PMOS晶体管栅极。但是,当难以扩散的As+用作掺杂剂时,则该晶体管不能有效的掺杂。而且,当用BF2 +作为掺杂剂时,则使掺杂剂离子扩散到沟道中去。其结果,阈值电压严重改变。
图2A到2D是说明根据第二种方法用于制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图。
在第二种半导体器件的制造方法中,如图2A所示,采用硅局部氧化(LOCOS)技术,在硅衬底11上形成场氧化膜12。接着,又在硅衬底11上形成栅绝缘膜13。然后,在场氧化膜12和栅绝缘膜13上淀积多晶硅层14。像第一种方法一样,在场氧化膜12左侧的部分15打算形成NMOS晶体管,而场氧化膜12右侧的部分16打算形成PMOS晶体管。
接着,如图2B所示,以第一光致刻蚀剂掩膜19覆盖用于形成PMOS晶体管的部分16,而后,在要形成NMOS晶体管的部分15注入P+。
然后,如图2C所示,除去第一掩膜19。这时,以第二光致刻蚀剂掩膜20覆盖用于形成NMOS晶体管的部分15,而后,在要形成PMOS晶体管的部分16注入B+。
此后,如图2D所示,除去第二掩膜20。这时,选择性地蚀刻多晶硅层14,从而,形成NMOS晶体管栅极17和PMOS晶体管栅极18。
随后,通过通常的双栅极形成方法,形成源/漏LDD区。
如上所述,在第二种半导体器件的制造方法中,当蚀刻用于形成栅极的多晶硅层14时,分别把两种不同离子类型(N和P型)注入到形成NMOS晶体管的部分15和形成PMOS晶体管的部分16。其结果,由于蚀刻速率的不同量级而损伤硅衬底表面。
发明内容
因此,本发明是针对一种制造半导体器件的方法,为的是大致消除由于相关的现有技术的限制和缺陷而存在的几个问题。
本发明的目的是提供一种制造具有稳定双栅极的半导体器件的方法。
在下列的叙述中本发明的另外的特点和优点将被显示出来,而部分地从说明中将变得清楚,或由本发明的实施可以获悉。通过书面说明书、权利要求书以及附图特别指出的结构将实现并达到本发明的目的和其他优点。
为了达到这些和其他优点,并根据本发明的目的,作为概要和概括性叙述,一种制造具有双栅极半导体器件的方法,包括下列步骤:在具有用于形成第一导电型沟道MOS晶体管的第一部分和用于形成第二导电型沟道MOS晶体管的第二部分的半导体衬底上形成栅绝缘膜;在栅绝缘膜上形成多晶硅层;在覆盖着半导体衬底的第一部分的多晶硅上选择性地注入第一导电型掺杂剂;在覆盖着半导体衬底的第二部分的多晶硅上选择性地注入第二导电型掺杂剂;通过选择性地蚀刻多晶硅层在半导体衬底的第一部分上形成第一栅极;在位于半导体衬底的第一部分的第一栅极的两侧选择性地注入用于形成源/漏LDD区的第一导电型的掺杂剂;通过选择性地蚀刻多晶硅层在半导体衬底的第二部分上形成第二栅极;以及在位于半导体衬底的第二部分的第二栅极的两侧选择性地注入用于形成源/漏LDD区的第二导电型的掺杂剂。在此期间,利用用于形成第一栅极的选择性蚀刻步骤的掩膜选择性地注入用于形成源/漏LDD区的第一导电型的掺杂剂,而利用用于形成第二栅极的选择性蚀刻步骤的掩膜选择性地注入用于形成源/漏LDD区的第二导电型的掺杂剂。
很清楚,上述的一般叙述和下述的详细叙述,都是一种举例和解释,并且旨在提供对本发明用作权利要求的进一步说明。
包括提供对本发明的进一步了解,并被结合与构成为本说明书的一部分的附图,说明本发明的实施例,与叙述一起用以解释本发明的原理。
附图简要说明
在附图中:
图1A到1E是说明根据第一种常规方法用于制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图;
图2A到2D是说明根据第二种常规方法用于制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图;以及
图3A到3H是说明根据本发明的优选实施例用于制造具有双栅极的半导体器件的一系列工艺过程的半导体器件的局部剖视图;
具体实施方式
现在,将参照附图中图解说明的例子,对本发明的优选实施例进行详细说明。
在根据本发明的制造具有双栅极的半导体器件的方法中,如图3A所示,采用LOCOS技术在硅衬底31上形成场氧化膜32。在场氧化膜32左侧的第一部分35打算形成第一导电型沟道MOS晶体管,即NMOS晶体管,而在场氧化膜32右侧的第二部分36打算形成第二导电型沟道MOS晶体管,即PMOS晶体管。
然后,如图3B所示,采用热氧化技术或等同技术,在该第一和第二部分35和36上形成栅绝缘膜33。
此后,如图3C所示,在场氧化膜32和栅绝缘膜33上形成多晶硅层34。采用化学气相淀积技术覆盖淀积多晶硅层34。该多晶硅层34由非掺杂多晶硅构成,用以形成栅极。
然后,如图3D所示,选择性地注入形成NMOS晶体管栅极的掺杂剂。就是,第一导电的N-型掺杂剂,更有益的是,P+注入到覆盖着第一部分35的多晶硅层34中。形成光致刻蚀剂掩膜43,以便选择性地注入掺杂剂。在注入掺杂剂之后,除去掩膜43。
然后,如图3E所示,选择性地注入形成PMOS晶体管栅极的掺杂剂。就是,第二导电的P-型掺杂剂,更有益的是,把B+注入到覆盖着第二部分36的多晶硅层中。形成光致刻蚀剂掩膜44用以选择性注入掺杂剂。
然后,如图3F所示,除去掩膜44后随之进行掺杂剂注入。接着,形成第一栅极37,即NMOS晶体管栅极,并注入第一导电型掺杂剂以形成NMOS晶体管的源/漏LDD区。在多晶硅层34上形成光致刻蚀剂的第一掩蔽图形39后,通过蚀刻多晶硅34形成第一栅极37。继续地,以第一掩蔽图形39作为掩膜,用于形成源/漏LDD区的第一导电型掺杂剂,更有益的是,把As+注入到位于第一部分35的NMOS晶体管栅极37两侧内。标号34′表示出了形成第一栅极37后多晶硅层的剩余部分。
然后,如图3G所示,除去第一掩蔽图形39。接着,形成第二栅极38,即PMOS晶体管栅极,并注入第二导电型掺杂剂以形成PMOS晶体管的源/漏LDD区。像形成第一栅极一样,在多晶硅层34上形成光致刻蚀剂第二掩蔽图形40后,通过蚀刻多晶硅34形成第二栅极38。继续地,利用第二掩蔽图形40作为掩膜,以形成源/漏LDD区的第二导电型掺杂剂,更有益的是,把BF2 +注入到位于第二部分36的PMOS晶体管栅极38两侧内。
然后,如图3H所示,除去第二掩蔽图形40。接着,在第一和第二栅极37和38的两侧面上形成氧化膜侧壁衬垫41和42,而后,进行高浓度掺杂剂注入而形成源/漏区。就是,把As+注入到用于形成NMOS晶体管的部分35上,而把BF2 +注入到用于形成PMOS晶体管的部分36上。
通过上述的各个步骤,就制成了具有双栅极的半导体器件。
如上所述,在本发明半导体器件的制造方法中,通过蚀刻各自形成NMOS和PMOS晶体管栅极。因此,在栅极蚀刻步骤中可以提高可靠性,是在双栅极半导体器件制造工艺中最重要的一个步骤。这时,在分别蚀刻NMOS和PMOS晶体管中,要求分开的光刻掩膜形成工艺和蚀刻工艺。但是,用于形成栅极的光刻掩膜可再次用于后续的形成LDD区的掺杂剂注入。因而,其总的工艺步骤实际上并没有增加,所以,能够实现一种稳定的工艺过程。而且,还可提高成品率。
就本领域的技术人员来说,很显然,对本发明的半导体器件的制造方法还可作出各种修改和变化,而不会脱离本发明的构思或范围。因此,本发明应包括在权利要求书范围及其等效物之内提供的本发明的各种修改和变化。
Claims (2)
1.一种制造具有双栅极半导体器件的方法,包括下列步骤:
在具有用于形成第一导电型沟道的MOS晶体管的第一部分和用于形成第二导电型沟道的MOS晶体管的第二部分的半导体衬底上形成栅绝缘膜;
在栅绝缘膜上形成多晶硅层;
在覆盖着半导体衬底的第一部分的多晶硅层上选择性地注入第一导电型掺杂剂;
在覆盖着半导体衬底的第二部分的多晶硅层上选择性地注入第二导电型掺杂剂;
通过选择性地蚀刻多晶硅层在半导体衬底的第一部分上形成第一栅极;
在位于半导体衬底的第一部分的第一栅极的两侧选择性地注入用于形成源/漏LDD区的第一导电型的掺杂剂;
利用用于形成第一栅极的选择性蚀刻工艺的掩膜,选择性地注入用于形成源/漏LDD区的第一导电型掺杂剂;
通过选择性地蚀刻多晶硅层在半导体衬底的第二部分上形成第二栅极;
在位于半导体衬底的第二部分的第二栅极的两侧选择性地注入用于形成源/漏LDD区的第二导电型的掺杂剂;以及
利用用于形成第二栅极的选择性蚀刻步骤的掩膜,选择性地注入用于形成源/漏LDD区的第二导电型掺杂剂。
2.一种制造具有双栅极半导体器件的方法,包括下列步骤:
在具有用于形成NMOS晶体管的第一部分和用于形成PMOS晶体管的第二部分的半导体衬底上形成栅绝缘膜;
在栅绝缘膜上形成多晶硅层;
在覆盖着半导体衬底的第一部分的多晶硅层上选择性地注入P+;
在覆盖着半导体衬底的第二部分的多晶硅层上选择性地注入B+;
形成第一掩蔽图形用以在多晶硅层上形成NMOS晶体管栅极和通过蚀刻多晶硅层在半导体衬底的第一部分上形成NMOS晶体管栅极;
利用第一掩蔽图形作为掩膜在位于半导体衬底的第一部分的NMOS晶体管栅极的两侧面上注入用于形成源/漏LDD区的As+;
在除去第一掩蔽图形后形成第二掩蔽图形用以形成在多晶硅层上形成PMOS晶体管栅极并且通过蚀刻多晶硅层在半导体衬底的第二部分上形成PMOS晶体管栅极;以及
利用第二掩蔽图形作为掩膜在位于半导体衬底的第二部分的第二栅极的两侧面上注入用于形成源/漏LDD区的BF2 +。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072489A KR100244967B1 (ko) | 1996-12-26 | 1996-12-26 | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 |
KR72489/96 | 1996-12-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1186334A CN1186334A (zh) | 1998-07-01 |
CN1096114C true CN1096114C (zh) | 2002-12-11 |
Family
ID=19491099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97114594A Expired - Fee Related CN1096114C (zh) | 1996-12-26 | 1997-07-14 | 具有双栅极半导体器件的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6218229B1 (zh) |
JP (1) | JPH10189767A (zh) |
KR (1) | KR100244967B1 (zh) |
CN (1) | CN1096114C (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000021066A (ko) * | 1998-09-25 | 2000-04-15 | 김영환 | 모스형 트랜지스터의 게이트전극 형성방법 |
KR100364599B1 (ko) * | 2001-02-13 | 2002-12-16 | 삼성전자 주식회사 | 반도체 소자 제조방법 |
JP2002057212A (ja) * | 2000-08-09 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置、及び半導体装置の製造方法 |
KR100454751B1 (ko) * | 2002-10-21 | 2004-11-03 | 삼성에스디아이 주식회사 | 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법 |
KR101132298B1 (ko) * | 2005-06-30 | 2012-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
KR100792402B1 (ko) | 2005-12-28 | 2008-01-09 | 주식회사 하이닉스반도체 | 듀얼폴리게이트를 갖는 반도체소자의 제조 방법 |
US20080237811A1 (en) * | 2007-03-30 | 2008-10-02 | Rohit Pal | Method for preserving processing history on a wafer |
CN101996936B (zh) * | 2009-08-14 | 2013-03-20 | 世界先进积体电路股份有限公司 | 半导体结构的制造方法 |
US8211774B2 (en) | 2009-09-18 | 2012-07-03 | Vanguard International Semiconductor Corporation | Method for forming semiconductor structure |
CN102468148B (zh) * | 2010-11-09 | 2014-08-27 | 无锡华润上华半导体有限公司 | 一种双栅的制作方法 |
CN102709166B (zh) * | 2012-05-22 | 2015-05-20 | 上海华力微电子有限公司 | 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法 |
CN110648907A (zh) * | 2019-09-29 | 2020-01-03 | 武汉新芯集成电路制造有限公司 | 一种栅极及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4555842A (en) * | 1984-03-19 | 1985-12-03 | At&T Bell Laboratories | Method of fabricating VLSI CMOS devices having complementary threshold voltages |
US5571745A (en) * | 1994-08-01 | 1996-11-05 | Nec Corporation | Fabrication method of semiconductor device containing n- and p-channel MOSFETs |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61287161A (ja) * | 1985-06-14 | 1986-12-17 | Matsushita Electronics Corp | 相補型mos半導体装置の製造方法 |
US4764477A (en) * | 1987-04-06 | 1988-08-16 | Motorola, Inc. | CMOS process flow with small gate geometry LDO N-channel transistors |
US5030582A (en) * | 1988-10-14 | 1991-07-09 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a CMOS semiconductor device |
JPH0770727B2 (ja) * | 1989-06-16 | 1995-07-31 | 日本電装株式会社 | Misトランジスタ及び相補形misトランジスタの製造方法 |
JPH04188762A (ja) * | 1990-11-21 | 1992-07-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5134085A (en) * | 1991-11-21 | 1992-07-28 | Micron Technology, Inc. | Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories |
US5736440A (en) * | 1995-11-27 | 1998-04-07 | Micron Technology, Inc. | Semiconductor processing method of forming complementary NMOS and PMOS field effect transistors on a substrate |
-
1996
- 1996-12-26 KR KR1019960072489A patent/KR100244967B1/ko not_active IP Right Cessation
-
1997
- 1997-07-14 CN CN97114594A patent/CN1096114C/zh not_active Expired - Fee Related
- 1997-10-31 US US08/962,240 patent/US6218229B1/en not_active Expired - Lifetime
- 1997-11-19 JP JP9318505A patent/JPH10189767A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4555842A (en) * | 1984-03-19 | 1985-12-03 | At&T Bell Laboratories | Method of fabricating VLSI CMOS devices having complementary threshold voltages |
US5571745A (en) * | 1994-08-01 | 1996-11-05 | Nec Corporation | Fabrication method of semiconductor device containing n- and p-channel MOSFETs |
Also Published As
Publication number | Publication date |
---|---|
US6218229B1 (en) | 2001-04-17 |
CN1186334A (zh) | 1998-07-01 |
KR19980053390A (ko) | 1998-09-25 |
JPH10189767A (ja) | 1998-07-21 |
KR100244967B1 (ko) | 2000-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1096114C (zh) | 具有双栅极半导体器件的制造方法 | |
KR100941742B1 (ko) | N-채널 및 p-채널 트랜지스터들의 개별적인 최적화를위한 차등 스페이서들을 형성하는 방법 | |
KR0150105B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
CN1146048C (zh) | Cmos器件及其制造方法 | |
KR0162512B1 (ko) | 반도체 집적회로 장치 | |
JPH09312397A (ja) | 半導体装置およびその製造方法 | |
KR100295636B1 (ko) | 박막트랜지스터및그제조방법 | |
KR100230821B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
KR100193118B1 (ko) | 전력용 트랜지스터 및 그 제조방법 | |
KR0156147B1 (ko) | 씨모스 제조방법 | |
KR100268928B1 (ko) | 반도체소자제조방법 | |
KR100234718B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR970004069A (ko) | 반도체 소자의 트랜지스터 제조방법 및 그 구조 | |
KR0165421B1 (ko) | 반도체장치의 모스 트랜지스터 제조방법 | |
KR940002777B1 (ko) | Mos 트랜지스터 제조방법 | |
KR100358126B1 (ko) | 트랜지스터제조방법 | |
KR100261166B1 (ko) | 반도체 소자의 제조 방법 | |
KR100444771B1 (ko) | 반도체장치의 제조방법 | |
KR0137816B1 (ko) | 반도체 소자의 mosfet 제조방법 | |
KR0179069B1 (ko) | 씨모스 트랜지스터 제조방법 | |
KR0148790B1 (ko) | 반도체 소자 제조방법 | |
KR100209738B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
CN1542906A (zh) | 制造合并型半导体装置的方法 | |
KR100252904B1 (ko) | 반도체 소자의 산화막 형성방법 | |
JPS6039868A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20021211 Termination date: 20130714 |