CN102214581A

CN102214581A - 用于深槽超结mos器件的终端结构的制作方法

Info

Publication number: CN102214581A
Application number: CN2011101380837A
Authority: CN
Inventors: 永福; 龚大卫; 陈雪萌; 陆昉; 缪润妍
Original assignee: Shanghai Advanced Semiconductor Manufacturing Co Ltd
Current assignee: Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date: 2011-05-26
Filing date: 2011-05-26
Publication date: 2011-10-12

Abstract

本发明提供一种用于深槽超结MOS器件的终端结构的制作方法，包括：提供硅衬底，其上分别形成有超结结构和终端结构的深槽，终端结构的深槽彼此之间排列紧密；在深槽内淀积多晶硅层，其掺杂类型与硅衬底相反；将多晶硅层中的掺杂杂质扩散到硅衬底中，在深槽周围形成杂质扩散区；将多晶硅层和终端结构区域的深槽之间的硅衬底热氧化为氧化层填满深槽，在终端结构区域内形成厚氧化层；在制作MOS器件的多晶硅栅极时，于终端结构的厚氧化层上同步形成多晶硅场板。本发明在终端结构区域由栅极多晶硅形成场板与厚氧化层相结合，有效利用了厚氧化层的分压作用，降低器件的表面电场。本发明结合深槽RESURF和场板的作用，分压效果明显，很大程度节省终端面积。

Description

用于深槽超结MOS器件的终端结构的制作方法

技术领域

本发明涉及半导体制造技术领域，具体来说，本发明涉及一种用于深槽超结MOS器件的终端结构的制作方法。

背景技术

功率MOSFET以其输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等特性被普遍用于中低功率变换和控制领域。虽然功率MOS器件在功率处理能力上已经得到了惊人的提高，但在高压领域中由于导通电阻Ron的原因，使得功率MOS器件的导通损耗随着耐压的提高而急速上升。为了提高耐压、降低导通损耗，一系列的新结构、新技术应运而生。而其中用来提高功率MOS器件性能的超结(Super Junction)技术在高压领域的作用非常显着，吸引了大批器件供应商投入资金研发，目前已经成功开发出平面冷MOS并且已经投入商业应用。

冷MOS(Cool MOS)，又名Super Junction MOSFET(超结MOSFET)，最先由成都电子科技大学陈星弼院士所发明，后转让给德国英飞凌公司。作为功率MOSFET领域里程碑的新型器件，Cool MOS打破了传统功率MOSFET的理论极限，于1998年问世并很快走向市场。

与普通高压MOSFET相比，Cool MOS由于采用新的耐压层结构，利用了超结的概念，在几乎保持功率MOSFET所有优点的同时，又有着极低的导通损耗，发热量非常低，另外还能够显着减小芯片面积，于是就称为Cool MOS。在此以600伏的功率晶体管为例，使用具有超结结构的Cool MOS的导通电阻只有相同面积的传统功率晶体管的20％。而且其输出电容、输入电容也同步降低，器件的工作频率特性得到了提高。

但是，传统的超结结构的制备中需要经过多次光刻、离子注入、推进以及外延生长，工艺复杂而且成本非常高昂。另外，依此方法形成的具有“糖葫芦”形状的超结结构具有接合面不均匀的缺点，这容易造成冷MOS器件工作时发生漏电现象，从而降低器件的电学性能。

为了克服传统的超结结构制造工艺复杂以及结构上的缺点，最近出现了工艺简单、可控性好的深槽超结结构。这一结构是通过恒定源扩散方法在沿着沟槽外围形成均匀的PN结，该超结结构可以通过超结两边的电荷平衡原理非常有效地提高功率MOS管的击穿电压，从而大幅降低功率MOS管的导通电阻。

关于上述新的深槽超结结构的详细内容可以参见申请号为201110087263.7的中国发明专利申请。

然而，当这一新的深槽超结结构用在实际功率器件上时，有时器件所受到的击穿电压会很高，因此使用终端结构(Termination Structure)来减小器件的表面电场，使击穿电压尽可能地接近平面结。所以，现有技术中需要重新设计一种符合这一新的深槽超结结构的终端结构。如果只采用简单的保护环结构，不仅其结构设计复杂，而且对工艺的一致性要求非常高。

发明内容

本发明所要解决的技术问题是提供一种用于深槽超结MOS器件的终端结构的制作方法，与深槽超结工艺相兼容。

为解决上述技术问题，本发明提供一种用于深槽超结MOS器件的终端结构的制作方法，包括步骤：

提供硅衬底，其上分别形成有超结结构和终端结构的深槽，所述终端结构的深槽彼此之间排列紧密；

在所述深槽内淀积多晶硅层，所述多晶硅层的掺杂类型与所述硅衬底相反；

将所述多晶硅层中的掺杂杂质扩散到所述硅衬底中，在所述深槽周围形成杂质扩散区；

将所述多晶硅层和所述终端结构区域的深槽之间的硅衬底热氧化为氧化层，所述氧化层填满所述深槽，在所述终端结构区域内形成厚氧化层；

在制作所述MOS器件的多晶硅栅极时，于所述终端结构的厚氧化层上同步形成多晶硅场板。

可选地，在形成厚氧化层之前所述终端结构包括4个或4个以上深槽。

可选地，所述多晶硅层的掺杂类型为P型或N型，所述硅衬底的掺杂类型为N型或P型。

可选地，所述多晶硅层是通过外延工艺形成的。

可选地，所述多晶硅层的厚度为3000埃。

可选地，所述厚氧化层的厚度为15000埃。

本发明还提供一种用于深槽超结MOS器件的终端结构的制作方法，包括步骤：

去除所述多晶硅层，将所述终端结构区域的深槽之间的硅衬底热氧化为第一氧化层，所述第一氧化层未填满所述深槽；

在所述深槽内继续淀积第二氧化层并填满所述深槽，在所述终端结构的区域内形成厚氧化层；

可选地，所述多晶硅层是通过外延工艺形成的。

可选地，所述多晶硅层的厚度为3000埃。

可选地，所述厚氧化层的厚度为15000埃。

与现有技术相比，本发明具有以下优点：

本发明在终端结构区域由栅极多晶硅形成场板与厚氧化层相结合，有效利用了超厚二氧化硅层的分压作用，降低MOS器件的表面电场。本发明所阐述的终端结构及其制作方法结合深槽降低表面电场(RESURF)和场板的作用，分压效果明显，很大程度节省终端面积，实现工艺和设计方法简单，并且与深槽超结MOS器件的工艺完全兼容。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为本发明一个实施例的用于深槽超结MOS器件的终端结构的制作方法的流程示意图；

图2为本发明另一个实施例的用于深槽超结MOS器件的终端结构的制作方法的流程示意图；

图3至图7为本发明一个实施例的用于深槽超结MOS器件的终端结构的制作过程的剖面结构示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

图1为本发明一个实施例的用于深槽超结MOS器件的终端结构的制作方法的流程示意图。如图所示，该终端结构的制作方法可以包括：

执行步骤S101，提供硅衬底，其上分别形成有超结结构和终端结构的深槽，终端结构的深槽彼此之间排列紧密；

执行步骤S102，在深槽内淀积多晶硅层，多晶硅层的掺杂类型与硅衬底相反；

执行步骤S103，将多晶硅层中的掺杂杂质扩散到硅衬底中，在深槽周围形成杂质扩散区；

执行步骤S104，将多晶硅层和终端结构区域的深槽之间的硅衬底热氧化为氧化层，氧化层填满深槽，在终端结构区域内形成厚氧化层；

执行步骤S105，在制作MOS器件的多晶硅栅极时，于终端结构的厚氧化层上同步形成多晶硅场板。

图2为本发明另一个实施例的用于深槽超结MOS器件的终端结构的制作方法的流程示意图。如图所示，该终端结构的制作方法可以包括：

执行步骤S201，提供硅衬底，其上分别形成有超结结构和终端结构的深槽，终端结构的深槽彼此之间排列紧密；

执行步骤S202，在深槽内淀积多晶硅层，多晶硅层的掺杂类型与硅衬底相反；

执行步骤S203，将多晶硅层中的掺杂杂质扩散到硅衬底中，在深槽周围形成杂质扩散区；

执行步骤S204，去除多晶硅层，将终端结构区域的深槽之间的硅衬底热氧化为第一氧化层，第一氧化层未填满深槽；

执行步骤S205，在深槽内继续淀积第二氧化层并填满深槽，在终端结构的区域内形成厚氧化层；

执行步骤S206，在制作MOS器件的多晶硅栅极时，于终端结构的厚氧化层上同步形成多晶硅场板。

图3至图7为本发明一个实施例的用于深槽超结MOS器件的终端结构的制作过程的剖面结构示意图。下面结合上述附图对本实施例的用于深槽超结MOS器件的终端结构的制作过程进行详细描述。

如图3所示，提供硅衬底301，硅衬底301上还形成有一层硅外延层302，用于制作半导体器件。硅衬底301和其上的外延层302的掺杂类型可以为N型或P型。在横向方向上，图3所示的剖面图可以划分为MOS器件区域304和终端结构区域305。在硅外延层302中分别形成有超结结构和终端结构的深槽303，其中左侧的两个深槽303属于MOS器件区域304，用于形成MOS器件两侧的超结结构；右侧的四个深槽303则属于终端结构区域305，彼此之间排列紧密，用于形成MOS器件的终端结构。

终端结构区域305内的深槽303的数量和间距可以由超结结构的耐压与衬底浓度而定，例如深槽303也可以超过四个，例如五个或者更多个，深槽303之间的间距也可以适当增减，但也需要设计合理，以便在后续的热氧化过程中完全氧化沟槽之间的硅。

如图4所示，例如通过外延工艺等方式在深槽303内淀积多晶硅层306，厚度大致为3000埃。多晶硅层306的掺杂类型与硅衬底301和其上的外延层302相反。当硅衬底301和其上的外延层302的掺杂类型为N型时，多晶硅层306的掺杂类型为P型；而当硅衬底301和其上的外延层302的掺杂类型为P型时，多晶硅层306的掺杂类型为N型。

如图5所示，通过热处理的方式将多晶硅层306中的掺杂杂质扩散到硅外延层302中，在深槽303周围形成杂质扩散区307。

如图6所示，通过热氧化的方式将多晶硅层306和终端结构区域305的深槽303之间的外延层302热氧化为氧化层308，氧化层308填满深槽303，在终端结构区域305内形成厚氧化层308’。

或者也可以将多晶硅层306先全部去除，然后通过热氧化的方式将终端结构区域305的深槽303之间的外延层302热氧化为第一氧化层，此时该第一氧化层尚未填满深槽303。接着在深槽303内继续淀积第二氧化层并填满深槽303，在终端结构区域305内形成厚氧化层308’。

总之，需要在深槽303内形成全部填满深槽303的氧化层308，其中终端结构区域305的深槽303及其之间的外延层302全部氧化为氧化层308，在终端结构区域305内形成厚氧化层308’，该厚氧化层308’的厚度可以为15000埃。

如图7所示，可以继续传统的MOS工艺来完成MOS器件区域304内的两个深槽303之间的MOS器件的制作过程。在此MOS器件的多晶硅栅极309制作过程中，于终端结构区域305的厚氧化层308’上同步形成多晶硅场板311，完成本实施例的终端结构的制作过程。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种用于深槽超结MOS器件的终端结构的制作方法，包括步骤：

2.根据权利要求1所述的终端结构的制作方法，其特征在于，在形成厚氧化层之前所述终端结构包括4个或4个以上深槽。

3.根据权利要求2所述的终端结构的制作方法，其特征在于，所述多晶硅层的掺杂类型为P型或N型，所述硅衬底的掺杂类型为N型或P型。

4.根据权利要求1至3中任一项所述的终端结构的制作方法，其特征在于，所述多晶硅层是通过外延工艺形成的。

5.根据权利要求4所述的终端结构的制作方法，其特征在于，所述多晶硅层的厚度为3000埃。

6.根据权利要求5所述的终端结构的制作方法，其特征在于，所述厚氧化层的厚度为15000埃。

7.一种用于深槽超结MOS器件的终端结构的制作方法，包括步骤：

8.根据权利要求7所述的终端结构的制作方法，其特征在于，在形成厚氧化层之前所述终端结构包括4个或4个以上深槽。

9.根据权利要求8所述的终端结构的制作方法，其特征在于，所述多晶硅层的掺杂类型为P型或N型，所述硅衬底的掺杂类型为N型或P型。

10.根据权利要求7至9中任一项所述的终端结构的制作方法，其特征在于，所述多晶硅层是通过外延工艺形成的。

11.根据权利要求10所述的终端结构的制作方法，其特征在于，所述多晶硅层的厚度为3000埃。

12.根据权利要求11所述的终端结构的制作方法，其特征在于，所述厚氧化层的厚度为15000埃。