CN102184884A - 超结结构的深沟槽填充方法 - Google Patents
超结结构的深沟槽填充方法 Download PDFInfo
- Publication number
- CN102184884A CN102184884A CN2011100872444A CN201110087244A CN102184884A CN 102184884 A CN102184884 A CN 102184884A CN 2011100872444 A CN2011100872444 A CN 2011100872444A CN 201110087244 A CN201110087244 A CN 201110087244A CN 102184884 A CN102184884 A CN 102184884A
- Authority
- CN
- China
- Prior art keywords
- deep trench
- filling
- oxide layer
- type epitaxial
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种超结结构的深沟槽填充方法,包括步骤:A.提供待形成超结结构的深沟槽,深沟槽位于N型半导体衬底上的N型外延层中;B.在深沟槽中生长P型外延层,P型外延层中间留有一道缝隙;C.在P型外延层中间淀积氧化层,填充深沟槽;D.干法刻蚀深沟槽中的氧化层,使深沟槽的顶部敞开;E.继续在深沟槽中淀积氧化层,填充深沟槽。本发明通过在超结结构的深沟槽中交替淀积氧化层与刻蚀深沟槽顶部的氧化层使槽口充分敞开,逐渐实现完全无缝隙的深沟槽填充,消除沟槽内狭长的缝隙,避免了漏电现象,使功率MOS器件能够满足承受高压的电学要求和硅片研磨封装成薄片的机械要求。
Description
技术领域
本发明涉及半导体制造技术领域,具体来说,本发明涉及一种超结结构的深沟槽填充方法。
背景技术
功率MOS器件以其输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等特性被普遍用于中低功率变换和控制领域。虽然功率MOS器件在功率处理能力上已经得到了惊人的提高,但在高压领域中随着工作电压的提高,其导通电阻也随之指数上升,使得功率MOS器件的导通损耗随着耐压的提高而急速上升。
为了打破导通电阻的硅限,提高耐压、降低导通损耗,进一步提高大功率晶体管的特性,一系列的新结构、新技术应运而生。而其中用来提高功率MOS器件性能的超结(Super Junction)技术在高压领域的作用非常显着,吸引了大批器件供应商投入资金研发,目前已经成功开发出平面冷MOS并且已经投入商业应用。
冷MOS(Cool MOS),又名Super Junction MOSFET(超结MOSFET),最先由成都电子科技大学陈星弼院士所发明,后转让给德国英飞凌公司。作为功率MOSFET领域里程碑的新型器件,Cool MOS打破了传统功率MOSFET的理论极限,于1998年问世并很快走向市场。
与普通高压MOSFET相比,Cool MOS由于采用新的耐压层结构,利用了超结的概念,在几乎保持功率MOSFET所有优点的同时,又有着极低的导通损耗,发热量非常低,另外还能够显着减小芯片面积,于是就称为Cool MOS。在此以600伏的功率晶体管为例,使用具有超结结构的Cool MOS的导通电阻只有相同面积的传统功率晶体管的20%。而且其输出电容、输入电容也同步降低,器件的工作频率特性得到了提高。
一般来说,超结结构的实现有两种途径,一种是使用多次注入、多层外延形成超结的方法;另一种是在深沟槽中扩散形成超结的方法。图1为现有技术中一个使用多次注入、多层外延形成超结结构的剖面结构示意图。如图所示,这种方法通过在N型硅衬底100上逐层外延,在每一层N型外延层101~103上分别使用离子注入P型杂质的方式相应地逐层形成同一水平位置的P阱104~106。然后用炉管工艺作推进,使N型外延层101~103中的P阱104~106的范围扩大开来,同一水平位置的P阱104~106上下串联起来形成一种“糖葫芦”形状,获得Cool MOS的超结结构。而图2为现有技术中一个在深沟槽中外延填充生长形成超结结构的剖面结构示意图。如图所示,这种方法通过在N型硅衬底200上刻蚀出深沟槽,并用P型外延层201、202填充该深沟槽。之后用炉管工艺作推进,在深沟槽外侧形成P型扩散区203,获得Cool MOS的超结结构。
上述两种方法中,虽然第一种使用多次注入、多层外延形成超结结构的方法不需要在半导体衬底上刻蚀并填充深沟槽,但是该方法需要多次使用外延工艺,成本非常高昂,故业界已逐渐不再采用。而第二种在深沟槽中外延填充生长形成超结结构的方法在深沟槽中使用外延工艺的费用昂贵、难度很高。此外,在填充深沟槽(深度>30μm)的过程中,沟槽的顶部很可能会先行封闭导致沟槽内未填满而留下一道狭长的缝隙。而使用常规的热氧生长法或者TEOS淀积法去填充深沟槽,虽然工艺费用较为低廉且难度降低了,但是深沟槽的顶部依然会先行封闭导致在深沟槽内留下狭长的缝隙。
图3为现有技术中一个在深沟槽中外延填充生长形成超结结构而在沟槽内留下一道狭长的缝隙的扫描电子显微镜的照片。如图所示,位于深沟槽中的狭长的缝隙301会造成Cool MOS器件工作时发生漏电现象,从而降低器件的电学性能以及机械性能。
发明内容
本发明所要解决的技术问题是提供一种超结结构的深沟槽填充方法,能够实现完全无缝隙的深沟槽填充,使功率MOS器件满足承受高压的电学要求和硅片研磨封装成薄片的机械要求。
为了解决上述技术问题,本发明提供一种超结结构的深沟槽填充方法,包括步骤:
A.提供待形成超结结构的深沟槽,所述深沟槽位于N型半导体衬底上的N型外延层中;
B.在所述深沟槽中生长P型外延层,所述P型外延层中间留有一道缝隙;
C.在所述P型外延层中间淀积氧化层,填充所述深沟槽;
D.干法刻蚀所述深沟槽中的氧化层,使所述深沟槽的顶部敞开;
E.继续在所述深沟槽中淀积氧化层,填充所述深沟槽。
可选地,所述N型半导体衬底为N型硅衬底。
可选地,所述氧化层为二氧化硅。
可选地,所述二氧化硅是利用TEOS来淀积的。
可选地,所述方法在步骤E之后还包括循环执行至少一次步骤D和E,直至所述氧化层完全填满所述深沟槽。
可选地,所述方法中淀积氧化层是在炉管中进行的,而刻蚀氧化层是在刻蚀腔室中进行的。
可选地,所述N型外延层的厚度大于50μm。
可选地,所述深沟槽的深度大于30μm。
与现有技术相比,本发明具有以下优点:
本发明通过在超结结构的深沟槽中交替淀积氧化层与刻蚀深沟槽顶部的氧化层使槽口充分敞开,逐渐实现完全无缝隙的深沟槽填充,消除沟槽内狭长的缝隙,避免了漏电现象,使功率MOS器件能够满足承受高压的电学要求和硅片研磨封装成薄片的机械要求。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1为现有技术中一个使用多次注入、多层外延形成超结结构的剖面结构示意图;
图2为现有技术中一个在深沟槽中外延填充生长形成超结结构的剖面结构示意图;
图3为现有技术中一个在深沟槽中外延填充生长形成超结结构而在沟槽内留下一道狭长的缝隙的扫描电子显微镜的照片;
图4为本发明一个实施例的超结结构的深沟槽填充方法的流程图;
图5至图9为本发明一个实施例的超结结构的深沟槽填充过程的剖面结构示意图;
图10至图11为本发明一个实施例的超结结构的深沟槽填充过程的再次刻蚀与填充步骤的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,但不应以此限制本发明的保护范围。
图4为本发明一个实施例的超结结构的深沟槽填充方法的流程图。如图所示,该制造方法起始于步骤S401。该方法可以包括:执行步骤S401,提供待形成超结结构的深沟槽,深沟槽位于N型半导体衬底上的N型外延层中;执行步骤S402,在深沟槽中生长P型外延层,P型外延层中间留有一道缝隙;执行步骤S403,在P型外延层中间淀积氧化层,填充深沟槽;执行步骤S404,干法刻蚀深沟槽中的氧化层,使深沟槽的顶部敞开;执行步骤S405,继续在深沟槽中淀积氧化层,填充深沟槽。
图5至图9为本发明一个实施例的超结结构的深沟槽填充过程的剖面结构示意图。如图5所示,提供待形成超结结构的深沟槽502,深沟槽502位于N型半导体衬底500上的N型外延层501中。在本实施例中,该N型半导体衬底500可以为N型硅衬底。N型外延层501的厚度可以大于50μm,而深沟槽502的深度可以大于30μm。
如图6所示,在深沟槽502中生长P型外延层503,P型外延层503中间留有一道缝隙504,该外延生长工艺可以采用本领域技术人员所公知的技术。
如图7所示,在P型外延层503中间淀积氧化层505,填充深沟槽502。在本实施例中,氧化层505可以为二氧化硅,其可以利用TEOS(正硅酸乙酯)来淀积的,其化学反应式如下:Si(OC2H5)4→SiO2+4C2H4+2H2O。其中,氧化层505没有一次性全部填满整个深沟槽502。氧化层505在深沟槽502中只是先填了一部分,当发现氧化层505在深沟槽502的顶部槽口处有可能会先行封闭时,立即停止氧化层505的淀积。
如图8所示,干法刻蚀深沟槽502中的氧化层505,使深沟槽502的顶部敞开,以方便继续在深沟槽502中填充更多氧化层505。
如图9所示,继续在深沟槽502中淀积氧化层505,填充深沟槽502,直至深沟槽502被P型外延层503和氧化层505完全填满,获得深沟槽502中完全无缝隙的超结结构。氧化层505可以为二氧化硅,其可以利用TEOS(正硅酸乙酯)来淀积。
当然,也有可能在如图8所示的深沟槽502的基础上继续在其中淀积氧化层505以填充该深沟槽502之后,再次发现氧化层505在深沟槽502的顶部槽口处有可能会先行封闭时(如图10所示),应该再次停止氧化层505的淀积。然后,如图11所示,再次干法刻蚀深沟槽502中的氧化层505,使深沟槽502的顶部敞开,以方便继续在深沟槽502中填充更多氧化层505。
即在本实施例中,上述方法在继续在深沟槽502中淀积氧化层505来填充深沟槽502之后,可能还需要循环执行至少一次如图8所示的刻蚀和如图9所示的填充步骤,直至氧化层505完全填满深沟槽502。
本发明所述的沟槽填充方法中的淀积氧化层的步骤是在炉管中进行的,而刻蚀氧化层的步骤是在刻蚀腔室中进行的。上述方法中每一步步骤所需要的工艺时间与刻蚀的循环次数等都可以根据实际工艺需要而进行必要的微调。
本发明通过在超结结构的深沟槽中交替淀积氧化层与刻蚀深沟槽顶部的氧化层使槽口充分敞开,逐渐实现完全无缝隙的深沟槽填充,消除沟槽内狭长的缝隙,避免了漏电现象,使功率MOS器件能够满足承受高压的电学要求和硅片研磨封装成薄片的机械要求。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种超结结构的深沟槽填充方法,包括步骤:
A.提供待形成超结结构的深沟槽,所述深沟槽位于N型半导体衬底上的N型外延层中;
B.在所述深沟槽中生长P型外延层,所述P型外延层中间留有一道缝隙;
C.在所述P型外延层中间淀积氧化层,填充所述深沟槽;
D.干法刻蚀所述深沟槽中的氧化层,使所述深沟槽的顶部敞开;
E.继续在所述深沟槽中淀积氧化层,填充所述深沟槽。
2.根据权利要求1所述的深沟槽填充方法,其特征在于,所述N型半导体衬底为N型硅衬底。
3.根据权利要求2所述的深沟槽填充方法,其特征在于,所述氧化层为二氧化硅。
4.根据权利要求3所述的深沟槽填充方法,其特征在于,所述二氧化硅是利用TEOS来淀积的。
5.根据权利要求1或4所述的深沟槽填充方法,其特征在于,所述方法在步骤E之后还包括循环执行至少一次步骤D和E,直至所述氧化层完全填满所述深沟槽。
6.根据权利要求1或4所述的深沟槽填充方法,其特征在于,所述方法中淀积氧化层是在炉管中进行的,而刻蚀氧化层是在刻蚀腔室中进行的。
7.根据权利要求1所述的深沟槽填充方法,其特征在于,所述N型外延层的厚度大于50μm。
8.根据权利要求7所述的深沟槽填充方法,其特征在于,所述深沟槽的深度大于30μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100872444A CN102184884A (zh) | 2011-04-08 | 2011-04-08 | 超结结构的深沟槽填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100872444A CN102184884A (zh) | 2011-04-08 | 2011-04-08 | 超结结构的深沟槽填充方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102184884A true CN102184884A (zh) | 2011-09-14 |
Family
ID=44571038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100872444A Pending CN102184884A (zh) | 2011-04-08 | 2011-04-08 | 超结结构的深沟槽填充方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102184884A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103855002A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 一种超级结深沟槽填充工艺方法 |
CN105097851A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制造方法和电子装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050016948A1 (en) * | 2003-07-23 | 2005-01-27 | Nanya Technology Corporation | Method for fabricating trench isolations with high aspect ratio |
CN101937927A (zh) * | 2009-07-01 | 2011-01-05 | 上海先进半导体制造股份有限公司 | 深沟槽超级pn结结构及其形成方法 |
-
2011
- 2011-04-08 CN CN2011100872444A patent/CN102184884A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050016948A1 (en) * | 2003-07-23 | 2005-01-27 | Nanya Technology Corporation | Method for fabricating trench isolations with high aspect ratio |
CN101937927A (zh) * | 2009-07-01 | 2011-01-05 | 上海先进半导体制造股份有限公司 | 深沟槽超级pn结结构及其形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103855002A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 一种超级结深沟槽填充工艺方法 |
CN105097851A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制造方法和电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
CN202384342U (zh) | 场效应半导体器件 | |
CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
CN102184883A (zh) | 超结结构的深沟槽填充方法 | |
CN104599966B (zh) | 带有沟槽‑氧化物‑纳米管超级结的器件结构及制备方法 | |
CN102214678B (zh) | 一种功率半导体器件的3d-resurf结终端结构 | |
CN103545370A (zh) | 用于功率mos晶体管的装置和方法 | |
CN101026190A (zh) | 沟槽高压n型金属氧化物半导体管及其制备工艺 | |
CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
CN106252390A (zh) | 一种沟槽‑场限环复合终端结构及其制备方法 | |
CN106549051A (zh) | GaN基HEMT器件栅极结构 | |
CN103474465B (zh) | 一种超结mosfet器件及其制造方法 | |
CN116072546A (zh) | 集成sbd的碳化硅分裂栅沟槽mosfet及制备方法 | |
CN208028068U (zh) | 半导体器件 | |
CN117038453A (zh) | Mosfet结构及工艺方法 | |
CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
CN102214582B (zh) | 用于深槽超结mos器件的终端结构的制作方法 | |
CN106887451B (zh) | 超结器件及其制造方法 | |
CN100568529C (zh) | 三维槽栅金属半导体场效应晶体管 | |
KR20150018267A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
CN102184884A (zh) | 超结结构的深沟槽填充方法 | |
CN102184859A (zh) | 冷mos超结结构的制造方法以及冷mos超结结构 | |
CN101989552A (zh) | CoolMOS的纵向区的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110914 |