CN101989552A - CoolMOS的纵向区的制造方法 - Google Patents
CoolMOS的纵向区的制造方法 Download PDFInfo
- Publication number
- CN101989552A CN101989552A CN2009100577319A CN200910057731A CN101989552A CN 101989552 A CN101989552 A CN 101989552A CN 2009100577319 A CN2009100577319 A CN 2009100577319A CN 200910057731 A CN200910057731 A CN 200910057731A CN 101989552 A CN101989552 A CN 101989552A
- Authority
- CN
- China
- Prior art keywords
- coolmos
- monocrystalline silicon
- type
- silicon
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种CoolMOS的纵向区的制造方法，该方法将纵向区分为两部分，第一部分为单晶硅在下方，第二部分为多晶硅在上方。之所以采用两部分不同材料的纵向区结构，是由于如果完全由单晶硅形成纵向区，从生产工艺上很难实现，容易在纵向区中出现封闭空洞。考虑到多晶硅具有良好的沟槽填充性能(填孔特性)，因此本发明增加了多晶硅，一方面对单晶硅中的开口空洞进行填充，另一方面对剩余高度的纵向区进行补全。本发明将CoolMOS的纵向区由传统的单晶硅变为一段单晶硅与一段多晶硅相接，利用多晶硅良好的填孔特性，改善了现有工艺中纵向区容易出现空洞的问题。
Description
技术领域
本发明涉及一种半导体器件的制造工艺，特别是涉及一种CoolMOS的制造工艺。
背景技术
CoolMOS是一种新型的高压MOS管，又称超级结(Superjunction)MOS管。其优点是在耐高压工作的同时可以提供比传统高压MOS管小一个数量级的导通电阻；除低导通电阻外，还具有低功耗和低开关时间的优势。
请参阅图1，这是CoolMOS的基本结构示意图。在重掺杂N型硅衬底10上生长有一层轻掺杂N型外延层11，外延层11内具有P型纵向区12。该P型纵向区12上抵外延层11上表面，下达外延层11内或者外延层11与硅衬底10的分界面。外延层11之上有二氧化硅层13和多晶硅层14。二氧化硅层13两侧的外延层11内有P型体注入区15和重掺杂N型源注入区16。该CoolMOS器件的栅极G是多晶硅层14，栅氧化层是二氧化硅层13，源极S是源注入区16，漏极D是硅衬底10。
CoolMOS器件的特征是在N型外延层11引入了从外延层11的上表面向下延伸的P型纵向区12。P型纵向区12的底部可以延伸到外延层11中，也可延伸至硅衬底10上表面。这种结构导致MOS管在高压工作状态下除了产生纵向的从源极S到漏极D的纵向电场外，还有横向的PN区出现的横向电场。在两个电场的共同作用下导致电场在横向和纵向上可均匀分布，从而实现在低电阻率外延层上制造高耐压MOS管。
图1所示的CoolMOS是基于PMOS的，图2给出了一种基于NMOS的CoolMOS基本结构，其各部分的掺杂类型(P型、N型)与图1完全相反。
CoolMOS器件制造的难点在于形成较厚的外延层及其中较高的纵向区。典型的CoolMOS器件出于耐高压的需要，纵向区高度至少为30-40μm，外延层高度大于或等于纵向区高度。
请参阅图3，这是一种现有的CoolMOS的纵向区的制造方法，以基于PMOS的CoolMOS为例，包括如下步骤：
第1步，在N型硅衬底10上生长一层N型外延层11，该外延层11的厚度就是CoolMOS器件要求的外延层的厚度。
第2步，采用光刻和刻蚀工艺，在N型外延层11中刻蚀出沟槽110，沟槽110的位置就是P型纵向区的位置，沟槽110的深度就是P型纵向区的高度。沟槽110的底部可以停留在外延层11中，也可以到达硅衬底10的上表面。
第3步，在沟槽110中采用外延工艺淀积P型单晶硅，将沟槽110完全填充，形成P型纵向区12。
目前一次外延生长+沟槽刻蚀+外延淀积可以填充40-50μm的沟槽，但能做到无空洞填充的沟槽深度在30μm以下。当CoolMOS要求30μm以上高度的纵向区时，采用这种工艺所形成的纵向区12中有空洞120存在(如图4所示)。
发明内容
本发明所要解决的技术问题是提供一种CoolMOS的纵向区的制造方法，该方法可以制造出无空洞的CoolMOS的纵向区。
为解决上述技术问题，本发明CoolMOS的纵向区的制造方法包括如下步骤：
第1步，在硅衬底上生长一层外延层，该外延层的厚度为CoolMOS的外延层要求的厚度；
第2步，采用光刻和刻蚀工艺，在外延层中刻蚀出沟槽，该沟槽的位置、深度分别为CoolMOS的纵向区的位置、要求的高度；该沟槽的底部在硅衬底的上表面或更上方；
第3步，在硅片表面采用外延工艺淀积一层单晶硅，该层单晶硅将沟槽部分填充，沟槽中的单晶硅无空洞或仅有开口空洞；
第4步，在硅片表面再淀积一层多晶硅，该层多晶硅将沟槽完全填充；当沟槽中的单晶硅具有开口空洞时，该层多晶硅也将单晶硅中的开口空洞完全填充；
第5步，采用干法刻蚀工艺反刻硅片表面的多晶硅和单晶硅，直至露出外延层上表面。
本发明将CoolMOS的纵向区由传统的单晶硅材料变为一段单晶硅与一段多晶硅相接，利用多晶硅良好的填孔特性，改善了现有工艺中纵向区容易出现空洞的问题。
附图说明
图1是一种基于PMOS的CoolMOS的基本结构示意图；
图2是一种基于NMOS的CoolMOS的基本结构示意图；
图3是现有的CoolMOS的纵向区的制造方法的各步骤示意图；
图4是本发明CoolMOS的纵向区的制造方法的部分步骤示意图；
图5是半导体制造中沟槽填充的三种情况示意图。
图中附图标记说明：
10为硅衬底；11为外延层；110为沟槽；12为纵向区；121为单晶硅；122为多晶硅；120为空洞；13为二氧化硅；14为多晶硅；15为体注入区；16为源注入区。
具体实施方式
以基于PMOS的CoolMOS器件为例，本发明CoolMOS的纵向区的制造方法包括如下步骤：
第1步，在重掺杂N型硅衬底10上生长一层轻掺杂N型外延层11，该外延层11的厚度为CoolMOS的外延层要求的厚度。
第2步，采用光刻和刻蚀工艺，在外延层11中刻蚀出沟槽110，该沟槽110的位置、深度分别为CoolMOS的纵向区的位置、要求的高度；该沟槽110的底部或者停留在外延层11中，或者到达硅衬底10的上表面。
上述第1-2步可参考图3，下面第3-5步请参阅图4。
第3步，在硅片表面采用外延工艺淀积一层P型单晶硅121，该层单晶硅121将沟槽110部分填充，至少保证沟槽110中的单晶硅121无封闭空洞。
请参阅图5，半导体制造中对沟槽的填充只有三种情况：无空洞、有开口空洞、有封闭空洞。本步骤中要求对沟槽填充无封闭空洞，即意味着沟槽110中的单晶硅121或者无空洞或者仅有开口空洞。
第4步，在硅片表面再淀积一层多晶硅122，该层多晶硅122将沟槽110完全填充。当第3步中沟槽110中的单晶硅121具有开口空洞时，该层多晶硅122也将单晶硅121中的开口空洞完全填充。
第5步，采用干法刻蚀工艺反刻硅片表面的多晶硅122和单晶硅121，或者采用化学机械研磨(CMP)工艺研磨硅片表面，直至露出外延层11上表面，从而将硅片表面平整化。
经过上述5步，CoolMOS制造中最关键的外延层与纵向区已形成，其后再进行栅氧化层淀积、多晶硅淀积、多晶硅栅极刻蚀、体注入、源注入等常规工艺即可制造出CoolMOS器件。
本发明将纵向区分为两部分，第一部分为单晶硅在下方，第二部分为多晶硅在上方。之所以采用两部分不同材料的纵向区结构，是由于如果完全由单晶硅形成纵向区，从生产工艺上很难实现，容易在纵向区中出现封闭空洞。考虑到多晶硅具有良好的沟槽填充性能(填孔特性)，因此本发明增加了多晶硅，一方面对单晶硅中的开口空洞进行填充，另一方面对剩余高度的纵向区进行补全。
从电学特性出发，本发明第3步中淀积单晶硅希望越厚越好，第4步中淀积多晶硅希望越薄越好，唯一的限制条件是第3步中沟槽中的单晶硅不能有封闭空洞。因此本发明第3步中淀积的单晶硅厚度是在保证沟槽中的单晶硅无封闭空洞的前提下所能淀积的最大厚度。就目前工艺而言，在沟槽具有特定深宽比条件下，已经可以做到40μm深的沟槽填充单晶硅无封闭空洞(即无空洞或有开口空洞)。但是沟槽填充特性与深宽比、不同工艺条件等密切相关，因此并没有更具体的量化限定。在掺杂类型上，本发明第3步中淀积的单晶硅和第4步中淀积的多晶硅应具有相同的杂质类型(P型、N型)和杂质浓度，以便形成杂质浓度均匀的纵向区整体。
例如，某生产工艺可实现对30μm深的沟槽填充单晶硅无封闭空洞，那么采用本发明所述方法生产具有40μm高度的纵向区的CoolMOS时，先生长40μm或更厚的外延层，再在外延层上刻蚀40μm深的沟槽，然后淀积30μm厚度的单晶硅(此时沟槽上方仍有10μm未填充，沟槽中的单晶硅不得有封闭空洞)，接着淀积10μm厚度的多晶硅(将沟槽完全填充)，最后对硅片表面进行平坦化处理。
上述实施例中的CoolMOS器件均为基于PMOS的，本发明同样可以应用于制造基于NMOS的CoolMOS，不同之处仅是将各部分掺杂类型(P型、N型)互换。
Claims (4)
1.一种CoolMOS的纵向区的制造方法，其特征是，包括如下步骤：
第1步，在硅衬底上生长一层外延层，该外延层的厚度为CoolMOS的外延层要求的厚度；
第2步，采用光刻和刻蚀工艺，在外延层中刻蚀出沟槽，该沟槽的位置、深度分别为CoolMOS的纵向区的位置、要求的高度；该沟槽的底部在硅衬底的上表面或更上方；
第3步，在硅片表面采用外延工艺淀积一层单晶硅，该层单晶硅将沟槽部分填充，沟槽中的单晶硅无空洞或仅有开口空洞；
第4步，在硅片表面再淀积一层多晶硅，该层多经过将沟槽完全填充；
当第3步中淀积的沟槽中的单晶硅具有开口空洞时，该层多晶硅也将单晶硅中的开口空洞完全填充；
第5步，采用干法刻蚀工艺反刻硅片表面的多晶硅和单晶硅，直至露出外延层上表面。
2.根据权利要求1所述的CoolMOS的纵向区的制造方法，其特征是，所述硅衬底为重掺杂N型，所述外延层为轻掺杂N型，所述单晶硅为P型；所述多晶硅为P型。
3.根据权利要求1所述的CoolMOS的纵向区的制造方法，其特征是，所述硅衬底为重掺杂P型，所述外延层为轻掺杂P型，所述单晶硅为N型；所述多晶硅为N型。
4.根据权利要求2或3所述的CoolMOS的纵向区的制造方法，其特征是，所述单晶硅和多晶硅具有相同的杂质类型和杂质浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100577319A CN101989552B (zh) | 2009-08-07 | 2009-08-07 | 超级结mos管的纵向区的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100577319A CN101989552B (zh) | 2009-08-07 | 2009-08-07 | 超级结mos管的纵向区的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101989552A true CN101989552A (zh) | 2011-03-23 |
| CN101989552B CN101989552B (zh) | 2012-06-20 |
Family
ID=43746025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100577319A Active CN101989552B (zh) | 2009-08-07 | 2009-08-07 | 超级结mos管的纵向区的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101989552B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035528A (zh) * | 2012-05-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结制备工艺方法 |
| CN103050384A (zh) * | 2012-08-20 | 2013-04-17 | 上海华虹Nec电子有限公司 | 一种用于超级结制备的深沟槽填充工艺方法 |
| CN103578999A (zh) * | 2012-08-01 | 2014-02-12 | 上海华虹Nec电子有限公司 | 一种超级结的制备工艺方法 |
| CN103879950A (zh) * | 2012-12-19 | 2014-06-25 | 微机电科技香港有限公司 | Mems器件真空封装结构 |
| CN112018076A (zh) * | 2020-07-28 | 2020-12-01 | 中国科学院微电子研究所 | 一种半导体结构及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1630863B1 (en) * | 2004-08-31 | 2014-05-14 | Infineon Technologies AG | Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate |
| CN101431057B (zh) * | 2008-12-11 | 2010-11-17 | 电子科技大学 | 一种两次刻蚀单层多晶硅的高功率bcd工艺 |
-
2009
- 2009-08-07 CN CN2009100577319A patent/CN101989552B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035528A (zh) * | 2012-05-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结制备工艺方法 |
| CN103035528B (zh) * | 2012-05-23 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 超级结制备工艺方法 |
| CN103578999A (zh) * | 2012-08-01 | 2014-02-12 | 上海华虹Nec电子有限公司 | 一种超级结的制备工艺方法 |
| CN103050384A (zh) * | 2012-08-20 | 2013-04-17 | 上海华虹Nec电子有限公司 | 一种用于超级结制备的深沟槽填充工艺方法 |
| CN103879950A (zh) * | 2012-12-19 | 2014-06-25 | 微机电科技香港有限公司 | Mems器件真空封装结构 |
| CN103879950B (zh) * | 2012-12-19 | 2016-01-20 | 上海矽睿科技有限公司 | Mems器件真空封装结构 |
| CN112018076A (zh) * | 2020-07-28 | 2020-12-01 | 中国科学院微电子研究所 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101989552B (zh) | 2012-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN101989552B (zh) | 超级结mos管的纵向区的制造方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| CN113838937A (zh) | 一种深槽超结mosfet功率器件及其制备方法 | |
| CN113571464A (zh) | Bcd器件的沟槽的制造方法及bcd器件 | |
| CN100547792C (zh) | 等离子平板显示器驱动芯片结构及其制备方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN104716179A (zh) | 一种具有深孔的ldmos器件及其制造方法 | |
| CN101996868A (zh) | 交替排列的p型和n型半导体薄层的形成方法 | |
| CN102479738A (zh) | 沟槽隔离结构及其形成方法 | |
| CN103000499A (zh) | 一种锗硅硼外延层生长方法 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN104716178A (zh) | 具有深孔的ldmos器件及其制造方法 | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN207993871U (zh) | 一种低压槽栅超结mos器件 | |
| CN102054701A (zh) | 超接面mos纵向p型区的制作方法 | |
| CN103367227A (zh) | 半导体器件制造方法 | |
| CN202662612U (zh) | 一种多晶硅柱超结mosfet结构 | |
| CN102468133A (zh) | 一种具有沟槽的半导体结构的形成方法 | |
| CN201130665Y (zh) | 等离子平板显示器驱动芯片结构 | |
| CN102184884A (zh) | 超结结构的深沟槽填充方法 | |
| CN106257626B (zh) | 肖特基器件制作方法及肖特基器件 | |
| CN204088324U (zh) | 一种高压驱动电路的隔离结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |