CN103855002A - 一种超级结深沟槽填充工艺方法 - Google Patents
一种超级结深沟槽填充工艺方法 Download PDFInfo
- Publication number
- CN103855002A CN103855002A CN201210493158.8A CN201210493158A CN103855002A CN 103855002 A CN103855002 A CN 103855002A CN 201210493158 A CN201210493158 A CN 201210493158A CN 103855002 A CN103855002 A CN 103855002A
- Authority
- CN
- China
- Prior art keywords
- groove
- polysilicon
- fill
- fill process
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005429 filling process Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 238000000407 epitaxy Methods 0.000 claims abstract description 4
- 238000007789 sealing Methods 0.000 claims abstract description 3
- 238000001312 dry etching Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种超级结深沟槽填充工艺方法，首先利用外延填充至芯片拐角处空洞将要封口时为止，此时利用一次光刻，将终端区沟槽以外的区域用光刻胶遮挡，然后利用干法刻蚀，将终端区沟槽封口变大，降低缝隙的深宽比，随后去除光刻胶，最后利用掺杂多晶硅填充工艺，将终端沟槽完全填充，并用CMP或者干法刻蚀的方法将表面多晶硅去除，或者也可以使用非掺杂多晶硅填充工艺，将终端沟槽完全填充，并用CMP或者干法刻蚀的方法将表面多晶硅去除，然后利用离子注入的方式对多晶硅进行掺杂。利用该改善工艺，可以去除芯片终端转角处沟槽填充产生的缝隙或者空洞，从而改善器件的击穿电压及漏电等。
Description
技术领域
本发明属于电子技术领域，涉及功率半导体器件，具体涉及一种超级结深沟槽填充工艺方法。
背景技术
超级结功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在普通双扩散金属氧化物半导体（DMOS）的基础上，通过引入超级结（Super Junction）结构，除了具备DMOS输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定好、驱动电路简单、易于集成等特点外，还克服了DMOS的导通电阻随着击穿电压成2.5次方关系增加的缺点。目前超级结DMOS已广泛应用于面向个人电脑、笔记本电脑、上网本、手机、照明（高压气体放电灯）产品以及电视机（液晶或等离子电视机）和游戏机等消费电子产品的电源或适配器。
目前超级结功率器件的制备工艺主要分成两大类，一种是利用多次外延和注入的方式在N型外延衬底上形成P柱；另外一种是利用深沟槽刻蚀加P柱填充的方式形成。
在利用深沟槽刻蚀加P柱填充方式制备超级结的工艺中，在芯片终端转角处，由于深沟槽内晶向逐渐变化导致外延填充出现缝隙或者空洞，而在芯片中心区域则没有空洞或缺陷存在(参见图1)。终端转角处出现的空洞或者缝隙会导致器件漏电增加或者击穿电压软击穿。
发明内容
本发明要解决的技术问题在于提供一种深沟槽填充工艺方法，通过改善超级结制备过程中深沟槽填充工艺流程，去除芯片终端拐角处沟槽填充产生的空洞或者缝隙，从而改善器件的击穿电压及漏电流。
为解决上述技术问题，本发明提供一种超级结深沟槽填充工艺方法，包括下列工艺步骤：
步骤1，在超级结工艺制备过程中，利用光刻及干法刻蚀工艺在外延硅片上形成一定深度的深沟槽，该深沟槽的深度由器件的电特性来决定；
步骤2，利用外延填充工艺在沟槽内填充单晶硅，由于晶向差异在终端沟槽区域内会有空洞或者缝隙出现；
步骤3，通过一层光罩定义出除终端沟槽之外的区域，并将该区域用光刻胶所覆盖；
步骤4，利用干法刻蚀将终端沟槽进行刻蚀，一直刻蚀至沟槽内的空洞或者缝隙完全被打开为止；
步骤5，将光刻胶去除；
步骤6，利用多晶硅填充工艺，将终端沟槽完全填充，并用化学机械研磨或者干法刻蚀的方法将硅表面多晶硅去除。
步骤1中，所述深沟槽的形成方法是先在硅片表面沉积一层厚度为1-2微米的氧化物，然后利用光刻定义深沟槽形成区域，再利用干法刻蚀将沟槽区的氧化物去除，然后将光刻胶去除；此时利用氧化物作为刻蚀阻挡层进行深沟槽刻蚀，刻蚀深度主要是由所制备的器件电特性所决定，深沟槽的深度为10-50微米。
步骤2中，所述利用外延填充工艺在沟槽内填充单晶硅，填充至终端沟槽区域内空洞或者缝隙将要封口时为止；所述外延填充工艺是常规外延工艺或者是选择性外延填充工艺。
步骤3中，所述利用光刻胶定义出终端沟槽区域，以保护元胞区域已经填好的沟槽不会受到破坏。
步骤4中，所述利用干法刻蚀将终端沟槽刻蚀，刻蚀深度是将沟槽内的空洞或者缝隙被完全打开为止，该步干法刻蚀将终端区沟槽封口变大，降低空洞或者缝隙的深宽比。
步骤6具体为：利用掺杂多晶硅填充工艺，将终端沟槽完全填充，并用化学机械研磨或者干法刻蚀的方法将硅表面多晶硅去除。所述多晶硅掺杂浓度等于或者高于所述步骤2中利用外延填充工艺在沟槽内填充的单晶硅外延层的浓度。
或者，步骤6具体为：使用非掺杂多晶硅填充工艺，将终端沟槽完全填充，并用化学机械研磨或者干法刻蚀的方法将硅表面多晶硅去除，然后利用离子注入的方式对多晶硅进行掺杂。所述离子注入的浓度等于或者高于所述步骤2中利用外延填充工艺在沟槽内填充的单晶硅外延层的浓度。
和现有技术相比，本发明具有以下有益效果：通过改善器件终端深沟槽填充工艺，能有效减少或避免沟槽填充过程出现缝隙或者空洞，最终改善器件的击穿电压及漏电流等。
附图说明
图1是采用传统的利用深沟槽刻蚀加P柱填充方式制备超级结的工艺方法形成的芯片终端转角处出现缝隙或者空洞的示意图；
图2-图7是本发明方法的制造过程示意图；其中，图2是本发明方法步骤1完成后的结构示意图；图3是本发明方法步骤2完成后的结构示意图；图4是本发明方法步骤3完成后的结构示意图；图5是本发明方法步骤4完成后的结构示意图；图6是本发明方法步骤5完成后的结构示意图；图7是本发明方法步骤6完成后的结构示意图。
图中附图标记说明如下：
1是深沟槽，2是单晶硅，3是空洞或者缝隙，4是光刻胶，5是多晶硅。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明主要是针对深沟槽加P柱填入方式制备超级结的工艺，通过优化沟槽填充工艺流程，首先利用外延填充至芯片拐角处空洞将要封口时为止，此时利用一次光刻，将终端区沟槽以外的区域用光刻胶遮挡，然后利用干法刻蚀，将终端区沟槽封口变大，降低缝隙的深宽比，随后去除光刻胶，最后利用掺杂多晶硅填充工艺，将终端沟槽完全填充，并用CMP或者干法刻蚀的方法将表面多晶硅去除。或者也可以使用非掺杂多晶硅填充工艺，将终端沟槽完全填充，并用CMP或者干法刻蚀的方法将表面多晶硅去除，然后利用离子注入的方式对多晶硅进行掺杂。
如图2-图7所示，本发明方法具体包括如下步骤：
1.如图2所示，在超级结工艺制备过程中，利用本领域常规的光刻及干法刻蚀工艺在外延硅片上形成一定深度的深沟槽1，深沟槽1的深度由器件的电特性来定（例如，器件的击穿电压）来定。该步骤中深沟槽1的形成方法是先在硅片表面沉积一层氧化物，厚度约在1-2微米，然后利用光刻定义深沟槽形成区域，再利用干法刻蚀将沟槽区的氧化物去除，然后将光刻胶去除。此时利用氧化物作为刻蚀阻挡层进行深沟槽刻蚀，刻蚀深度主要是由所制备的器件电特性所决定，深沟槽1的深度通常为10-50微米。
2.如图3所示，利用本领域常规的外延填充工艺在沟槽内填充单晶硅2，终端（Terminal）沟槽区域转角处有弧度，此时由于晶向的差异性导致该转角处会出现填充不良的现象，具体为在终端沟槽区域内会有空洞或者缝隙3出现。该步骤外延填充至芯片终端转角处空洞或者缝隙3将要封口时为止。该外延填充工艺可以是常规外延工艺或者是选择性外延填充工艺，具体工艺条件可以参照业界常用的条件。至于如何控制填充终止条件，则需要根据实际情况进行确认，具体做法是先做不同实验，观察空洞或者缝隙3快要封口时的时间和条件。
3.如图4所示，通过一层光罩定义出除终端沟槽之外的区域，并将该区域用光刻胶4所覆盖。利用光刻胶4定义出终端沟槽区域，这样可以保护元胞区域（Cell）已经填好的沟槽不会受到破坏。
4.如图5所示，利用干法刻蚀将终端沟槽进行刻蚀，一直刻蚀至沟槽内的空洞或者缝隙3完全被打开为止。该步骤利用干法刻蚀，将终端区沟槽封口变大，降低空洞或者缝隙3的深宽比。该刻蚀工艺没有特别要求，关于如何确认空洞或者缝隙3是否完全被打开，也是要根据实验结果来确定（具体做法是先做不同实验，观察空洞或者缝隙3完全被打开时的时间和条件），因为不同的产品设计和刻蚀工艺，需要的刻蚀时间也不同。
5.如图6所示，采用本领域常规方法将步骤4中的光刻胶4去除。
6.如图7所示，利用掺杂多晶硅填充工艺，将终端沟槽完全填充多晶硅5，并用CMP（化学机械研磨）或者干法刻蚀的方法将硅表面多晶硅去除。多晶硅掺杂浓度需要与第一次填充的外延层（即上述步骤2中利用外延填充工艺在沟槽内填充的单晶硅2）浓度一致或者高于第一次填充的外延层浓度。为了工艺控制简便，该工艺中的掺杂多晶硅也可以使用非掺杂多晶硅来替代，但需在后续工艺中额外加入离子注入使之达到掺杂多晶硅的效果。离子注入的浓度也要依据第一次填充的外延层（即上述步骤2中利用外延填充工艺在沟槽内填充的单晶硅2）浓度，可以等于或者高于第一次填充的外延层浓度。从图7可见，填充多晶硅5后的终端沟槽内的空洞或者缝隙3也被多晶硅5填满，因此采用本发明工艺方法能有效减少或避免沟槽填充过程出现缝隙或者空洞，最终改善器件的击穿电压及漏电流等。
Claims (9)
1.一种超级结深沟槽填充工艺方法，其特征在于，包括下列工艺步骤：
步骤1，在超级结工艺制备过程中，利用光刻及干法刻蚀工艺在外延硅片上形成一定深度的深沟槽，该深沟槽的深度由器件的电特性来决定；
步骤2，利用外延填充工艺在沟槽内填充单晶硅，由于晶向差异在终端沟槽区域内会有空洞或者缝隙出现；
步骤3，通过一层光罩定义出除终端沟槽之外的区域，并将该区域用光刻胶所覆盖；
步骤4，利用干法刻蚀将终端沟槽进行刻蚀，一直刻蚀至沟槽内的空洞或者缝隙完全被打开为止；
步骤5，将光刻胶去除；
步骤6，利用多晶硅填充工艺，将终端沟槽完全填充，并用化学机械研磨或者干法刻蚀的方法将硅表面多晶硅去除。
2.根据权利要求1所述的方法，其特征在于：步骤1中，所述深沟槽的形成方法是先在硅片表面沉积一层厚度为1-2微米的氧化物，然后利用光刻定义深沟槽形成区域，再利用干法刻蚀将沟槽区的氧化物去除，然后将光刻胶去除；此时利用氧化物作为刻蚀阻挡层进行深沟槽刻蚀，刻蚀深度主要是由所制备的器件电特性所决定，深沟槽的深度为10-50微米。
3.根据权利要求1所述的方法，其特征在于：步骤2中，所述利用外延填充工艺在沟槽内填充单晶硅，填充至终端沟槽区域内空洞或者缝隙将要封口时为止；所述外延填充工艺是常规外延工艺或者是选择性外延填充工艺。
4.根据权利要求1所述的方法，其特征在于：步骤3中，所述利用光刻胶定义出终端沟槽区域，以保护元胞区域已经填好的沟槽不会受到破坏。
5.根据权利要求1所述的方法，其特征在于：步骤4中，所述利用干法刻蚀将终端沟槽刻蚀，刻蚀深度是将沟槽内的空洞或者缝隙被完全打开为止，该步干法刻蚀将终端区沟槽封口变大，降低空洞或者缝隙的深宽比。
6.根据权利要求1所述的方法，其特征在于：步骤6具体为：利用掺杂多晶硅填充工艺，将终端沟槽完全填充，并用化学机械研磨或者干法刻蚀的方法将硅表面多晶硅去除。
7.根据权利要求1所述的方法，其特征在于：步骤6具体为：使用非掺杂多晶硅填充工艺，将终端沟槽完全填充，并用化学机械研磨或者干法刻蚀的方法将硅表面多晶硅去除，然后利用离子注入的方式对多晶硅进行掺杂。
8.根据权利要求6所述的方法，其特征在于：所述多晶硅掺杂浓度等于或者高于所述步骤2中利用外延填充工艺在沟槽内填充的单晶硅外延层的浓度。
9.根据权利要求7所述的方法，其特征在于：所述离子注入的浓度等于或者高于所述步骤2中利用外延填充工艺在沟槽内填充的单晶硅外延层的浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210493158.8A CN103855002A (zh) | 2012-11-28 | 2012-11-28 | 一种超级结深沟槽填充工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210493158.8A CN103855002A (zh) | 2012-11-28 | 2012-11-28 | 一种超级结深沟槽填充工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103855002A true CN103855002A (zh) | 2014-06-11 |
Family
ID=50862505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210493158.8A Pending CN103855002A (zh) | 2012-11-28 | 2012-11-28 | 一种超级结深沟槽填充工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103855002A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611080A (zh) * | 2017-08-24 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 沟槽的外延填充方法 |
| CN107994033A (zh) * | 2017-11-16 | 2018-05-04 | 长江存储科技有限责任公司 | 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 |
| CN109801931A (zh) * | 2017-11-17 | 2019-05-24 | 台湾积体电路制造股份有限公司 | 半导体结构和半导体结构制造方法 |
| WO2023060796A1 (zh) * | 2021-10-13 | 2023-04-20 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635274A (zh) * | 2009-08-18 | 2010-01-27 | 上海集成电路研发中心有限公司 | 一种消除金属间隙填充物中空洞的方法 |
| CN101868856A (zh) * | 2007-09-21 | 2010-10-20 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| US7902036B2 (en) * | 2008-12-24 | 2011-03-08 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device and the semiconductor device |
| CN102184884A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
-
2012
- 2012-11-28 CN CN201210493158.8A patent/CN103855002A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101868856A (zh) * | 2007-09-21 | 2010-10-20 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| US7902036B2 (en) * | 2008-12-24 | 2011-03-08 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device and the semiconductor device |
| CN101635274A (zh) * | 2009-08-18 | 2010-01-27 | 上海集成电路研发中心有限公司 | 一种消除金属间隙填充物中空洞的方法 |
| CN102184884A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611080A (zh) * | 2017-08-24 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 沟槽的外延填充方法 |
| CN107994033A (zh) * | 2017-11-16 | 2018-05-04 | 长江存储科技有限责任公司 | 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 |
| CN107994033B (zh) * | 2017-11-16 | 2020-05-12 | 长江存储科技有限责任公司 | 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 |
| CN109801931A (zh) * | 2017-11-17 | 2019-05-24 | 台湾积体电路制造股份有限公司 | 半导体结构和半导体结构制造方法 |
| US11374046B2 (en) | 2017-11-17 | 2022-06-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| WO2023060796A1 (zh) * | 2021-10-13 | 2023-04-20 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108292677B (zh) | 一种具有体内场板的折叠型终端 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105789334A (zh) | 一种肖特基势垒半导体整流器及其制造方法 | |
| CN103855002A (zh) | 一种超级结深沟槽填充工艺方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN114038751A (zh) | 一种上下结构的屏蔽栅mosfet器件的制作方法 | |
| CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
| CN104779298A (zh) | 一种超结mosfet终端结构及其制作方法 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN114141621A (zh) | 具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN203288598U (zh) | 一种具有终端耐压结构的沟槽mosfet | |
| CN104009087A (zh) | 一种静电屏蔽效应晶体管及其设计方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN103441074A (zh) | 一种制造集成有二极管的igbt器件的方法 | |
| CN103123898A (zh) | 超级结双扩散金属氧化物半导体器件的制作方法 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN103050384A (zh) | 一种用于超级结制备的深沟槽填充工艺方法 | |
| CN108091695A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN103077960B (zh) | 沟槽功率器件结构及其制造方法 | |
| CN103441149A (zh) | 沟槽功率器件及其制作方法 | |
| CN207353256U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140611 |
|
| WD01 | Invention patent application deemed withdrawn after publication |