CN109801931A - 半导体结构和半导体结构制造方法 - Google Patents

半导体结构和半导体结构制造方法 Download PDF

Info

Publication number
CN109801931A
CN109801931A CN201810749873.0A CN201810749873A CN109801931A CN 109801931 A CN109801931 A CN 109801931A CN 201810749873 A CN201810749873 A CN 201810749873A CN 109801931 A CN109801931 A CN 109801931A
Authority
CN
China
Prior art keywords
semiconductor substrate
packing material
semiconductor
front surface
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810749873.0A
Other languages
English (en)
Other versions
CN109801931B (zh
Inventor
李升展
陈奕男
陈子祥
王昱仁
江彦廷
周正贤
蔡正原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109801931A publication Critical patent/CN109801931A/zh
Application granted granted Critical
Publication of CN109801931B publication Critical patent/CN109801931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明一些实施例公开一种半导体结构和半导体结构制造方法。其中，半导体结构包含：半导体衬底，其具有前表面及背向所述前表面的后表面；填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。本发明一些实施例还公开一种相关联制造方法。

Description

半导体结构和半导体结构制造方法
技术领域
本发明实施例涉及一种半导体结构和半导体结构制造方法。
背景技术
图像传感器芯片(其包含前照式(FSI)图像传感器芯片及背照式(BSI)图像传感器芯片)广泛用于例如摄影机的应用中。在图像传感器芯片的形成中，使图像传感器(例如光二极管)及逻辑电路形成于晶片的硅衬底上，接着使互连结构形成于晶片的正面上。在FSI图像传感器芯片中，彩色滤光器及微透镜形成于互连器结构上方。在BSI图像传感器芯片的形成中，在形成互连结构之后，使晶片变薄，且使例如彩色滤光器及微透镜的背面结构形成于晶片的背面上。在操作中，光投射于图像传感器上且转换成电信号。
图像传感器芯片通常采用布置成阵列的大量图像传感器。在图像传感器芯片中，深沟槽形成于硅衬底中以使图像传感器彼此分离。深沟槽填充有介电材料(其可包含氧化物)以使相邻装置彼此隔离。
图像传感器芯片中的图像传感器响应于光子的激发而产生电信号。然而，可使由微透镜及下伏彩色滤光器接收的光倾斜。倾斜光可穿透用于分离图像传感器的深沟槽。因此，归因于不期望从相邻像素接收的光的干扰而发生串扰。
发明内容
根据本发明的实施例，一种半导体结构包括：半导体衬底，其具有前表面及背向所述前表面的后表面；填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。
根据本发明的实施例，一种半导体结构包括：半导体衬底，其具有第一表面及背向所述第一表面的第二表面；隔离结构，其从所述第一表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述隔离结构包含上部分及下部分，所述上部分及所述下部分与所述半导体衬底接触；及区域，其在所述半导体衬底中具有掺杂浓度的梯度转变，所述区域邻接所述隔离结构的所述下部分且不邻接所述隔离结构的所述上部分。
根据本发明的实施例，一种制造半导体结构的方法包括：蚀刻半导体衬底以形成从所述半导体衬底的前表面延伸到所述半导体衬底中的沟槽；将氧化物层沉积于所述半导体衬底上以覆盖所述前表面及所述沟槽的侧壁的一部分；将外延层沉积于所述沟槽的暴露侧壁上；去除所述氧化物层；及使填充材料填充于所述沟槽中。
附图说明
从结合附图来阅读的[实施方式]最佳理解本公开的方面。应注意，根据业界常规做法，各个构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
图1到图17绘示根据本公开的各种实施例的DTI结构的形成中的中间阶段的横截面图；及
图18绘示根据本公开的各种实施例的FSI图像传感器芯片的横截面图。
具体实施方式
以下公开提供用于实施本公开的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本公开。当然，此些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成于第二构件上方或形成于第二构件上可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复元件符号及/或字母。此重复是为了简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”及其类似者)可在本文中用于描述元件或构件与另一(些)元件或构件的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还打算涵盖装置在使用或操作中的不同定向。可依其它方式定向设备(旋转90度或呈其它定向)，且还可据此解译本文中所使用的空间相对描述词。
尽管阐述本公开的广泛范围的数值范围及参数是近似值，但应尽可能精确地报告特定实例中所阐述的数值。然而，任何数值本身含有由各自测试测量中所发现的标准差必然所致的特定误差。此外，如本文中所使用，术语“约”一般意指在给定值或范围的10％、5％、1％或0.5％内。替代地，术语“约”意指在一般技术人员所考量的平均数的可接受标准误差内。除在操作/工作实例中之外，或除非另有明确规定，否则本文中所公开的全部数值范围、数量、值及百分比(例如材料数量、持续时间、温度、操作条件、数量比及其类似者的全部数值范围、数量、值及百分比)应被理解为在全部例项中由术语“约”修饰。据此，除非有相反指示，否则本公开及随附权利要求书中所阐述的数值参数是可根据期望变动的近似值。最终，应至少鉴于所报告的有效数的数目且通过应用一般舍入技术来解释各数值参数。本文中可将范围表示为从一端点到另一端点或在两个端点之间。除非另有明确规定，否则本文中所公开的全部范围包含端点。
根据各种示范性实施例来提供深沟槽隔离(DTI)结构及其形成方法。绘示形成DTI结构的中间阶段。讨论实施例的一些变型。在全部各种视图及绘示性实施例中，相同元件符号用于标示相同元件。
图1到图8绘示根据本公开的第一实施例的DTI结构的形成中的中间阶段的横截面图。DTI结构可用于图像传感器芯片(例如前照式(FSI)图像传感器芯片)中。参考图1，提供半导体衬底20。半导体衬底20包含前表面20a及与前表面20a对置的后表面20b。半导体衬底20可包含(例如)块状硅(掺杂或未掺杂)或绝缘体上覆半导体(SOI)衬底的主动层。一般来说，SOI衬底包含形成于绝缘体层上的一层半导体材料(例如硅)。绝缘体层可以是(例如)埋藏氧化物(BOX)层或氧化硅层。绝缘体层设置于例如硅或玻璃衬底的衬底上。替代地，半导体衬底20可包含：另一元素半导体，例如锗；化合物半导体，其包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其组合。还可使用例如多层或梯度衬底的其它衬底。
根据一些实施例，衬垫层22及掩模层24可形成于半导体衬底20上。衬垫层22可以是由氧化硅组成的薄膜，其(例如)使用热氧化过程或化学气相沉积(CVD)来形成。衬垫层22的厚度可在约10埃到约100埃之间。然而，应了解，整个描述中所列举的值仅为实例且可改变为不同值。衬垫层22可充当用于蚀刻掩模层24的蚀刻停止层。根据一些实施例，可(例如)使用低压化学气相沉积(LPCVD)来形成由氮化硅组成的掩模层24。根据其它实施例，可使用硅的热氮化、等离子体增强化学气相沉积(PECVD)或其类似者来形成掩模层24。掩模层24的厚度可在约100埃到约1,000埃之间。掩模层24可在后续光刻过程期间用作硬掩模。在一些实施例中，掩模层24还可充当底部抗反射涂层。在形成衬垫层22及掩模层24之后，光致抗蚀剂26可形成于掩模层24上且接着根据所要DTI图案来界定以形成DTI结构。
接着，参考图2，光致抗蚀剂26用作蚀刻掩模以蚀刻下伏掩模层24，且掩模层24用作蚀刻掩模以蚀刻下伏层。据此，形成穿过硬掩模层24、衬垫层22且进一步延伸到半导体衬底20中的深沟槽28。深沟槽28从前表面20a延伸到半导体衬底20中。深沟槽28的底部介于半导体衬底20的前表面20a与后表面20b之间。在一些实施例中，深沟槽28的底部位于半导体衬底20的前表面20a与后表面20b之间的中间高度处。
在一些实施例中，可通过各向异性蚀刻执行蚀刻过程，使得深沟槽28的侧壁28c可大体上为笔直的。换句话说，侧壁28c大体上垂直于前表面20a及后表面20b。然而，此并非本公开的限制。在诸多例项中，可存在过程变动以引起深沟槽28略微渐缩，且深沟槽28的侧壁28c因此不完全垂直于前表面20a及后表面20b。例如，微小倾角可存在且引起深沟槽28的侧壁28c与前表面20a之间的角度α大于约90°，如图2中所指示。
根据一些示范性实施例，通过干式蚀刻法(其包含(但不限于)感应耦合等离子体(ICP)、变压器耦合等离子体(TCP)、电子回旋共振(ECR)、反应性离子蚀刻(RIE)及其类似者)执行蚀刻过程。处理气体包含(例如)含氟气体(例如SF6、CF4、CHF3、NF3)、含氯气体(例如Cl2)、Br2、HBr、BCl3及/或其类似者。在形成深沟槽28之后，可去除光致抗蚀剂26(如果有剩余)、硬掩模层24及衬垫层22，如图3中所展示。
根据一些示范性实施例，深沟槽28的纵横比D1/W1可大于约10或更高，其中D1是深沟槽28的深度且W1是深沟槽28的开口28a的宽度。在一些实施例中，深沟槽28的纵横比D1/W1可在从约20到约100的范围内。在一些实施例中，深沟槽28的深度D1可在从约6μm到约10μm的范围内。在一些实施例中，深沟槽28的开口28a的宽度W1可在从约0.1μm到约0.3μm的范围内。在一些实施例中，可存在过程变动，且深沟槽28的底面28b可经圆化且具有U形横截面。圆化部分可从深沟槽28的侧壁28c一直平滑弯曲到深沟槽28的对置侧上的侧壁28c。
可在蚀刻过程之后执行清洁过程。清洁可以是(例如)使用ST250(ATM1公司的商标)溶剂的湿式清洁。清洁可或可不引起暴露于深沟槽28的半导体衬底20的薄表面层被去除。在一些实施例中，深沟槽28的底面28b可在清洁过程之后保持圆化及弯曲。
在一些实施例中，归因于深沟槽28的形成中的干式蚀刻过程的轰击效应而损坏半导体衬底20的表面层。受损部分可以是从深沟槽28暴露的表面层，且受损表面层的至少一些部分可在清洁过程之后保留。损坏可进一步由处理气体(用于形成深沟槽28)中的原子(例如碳原子)穿透到表面层中引起。损坏可包含原子位移、空位及/或其类似者。受损表面层可在所得DTI结构中产生缺陷，其会导致图像传感器像素的暗电流增大。受损表面层还可引起白色像素(其是在未暴露于光时产生电流的像素)增加。据此，可执行损坏去除过程以去除(或至少减少)受损表面层。可在损坏去除过程之后去除位移、空位及其类似者的至少大多数(且可能全部)。
损坏去除过程可包含可使用含碱(含碱基)溶液来执行的湿式蚀刻。根据一些实施例，在损坏去除过程中使用四甲基氢氧化铵(TMAH)。根据替代实施例，使用NH4OH溶液、氢氧化钾(KOH)溶液、氢氧化钠(NaOH)或其类似者来去除受损表面层。经去除表面层的厚度可大于约50nm，且可在约50nm到约135nm之间的范围内。
图4绘示氧化物层38的形成。根据本公开的一些实施例，氧化物层38可由二氧化硅(SiO2)组成，且可通过例如等离子体增强化学气相沉积(PECVD)或其类似者的低沉积率过程沉积氧化物层38。氧化物层38可经沉积以覆盖半导体衬底20的前表面20a且进一步延伸到深沟槽28中以覆盖深沟槽28的侧壁28c的至少一部分。氧化物层38可为非保形的且可形成围绕深沟槽28的开口28a的外伸形状。半导体衬底20的前表面20a上方的氧化物层38的水平部分处所测量的氧化物层38的厚度T1可在约200埃到约800埃之间的范围内。根据示范性实施例，半导体衬底20的前表面20a上方的氧化物层38的水平部分处所测量的氧化物层38的厚度T1可为约500埃。覆盖深沟槽28的侧壁28c的氧化物层38的厚度可从深沟槽28的开口28a朝向深沟槽28的底面28b逐渐减小，如图4中所展示。在一些实施例中，氧化物层38从半导体衬底20的前表面20a延伸到深度D2。深度D2可在从约3000埃到约6000埃的范围内。
接着，如图5中所展示，可执行蚀刻过程以去除在工艺期间形成于深沟槽28的侧壁28c上的原生氧化物材料。原生氧化物材料会在后续过程中阻碍外延硅层直接形成于深沟槽28的侧壁28c上，这是因为将外延硅层沉积于硅表面上比将外延硅层沉积于原生氧化物材料上容易。蚀刻过程包含湿式蚀刻过程、干式蚀刻过程或干式蚀刻过程及湿式蚀刻过程的组合。例如，湿式蚀刻过程可包含通过稀释HF溶液的约10秒浸渍时间的HF浸渍及/或通过其它适合蚀刻剂溶液的约10秒浸渍时间的浸渍。除侧壁28c上的原生氧化物材料之外，蚀刻过程还去除氧化物层38的一部分且使氧化物层38收缩成具有比氧化物层38小的大小的氧化物层38'。在一些实施例中，半导体衬底20的前表面20a上方的氧化物层38'的水平部分处所测量的氧化物层38'的厚度T1'可为氧化物层38的约40％到约60％。另外，从半导体衬底20的前表面20a到氧化物层38'的最下端的氧化物层38'的深度D2'可为深度D2的约40％到约60％。在诸多例项中，深度D2'可在从约1500埃到约3000埃的范围内。比率D1/D2'可在约10到约70的范围内。
如上文所提及，在去除原生氧化物材料之后，外延硅层形成于深沟槽28的侧壁28c上。特定来说，如图6中所展示，在蚀刻过程之后，掺硼外延层58形成于深沟槽28的暴露侧壁28c上。由于掺硼外延层58不太可能直接沉积于氧化物层38'上，所以掺硼外延层58可直接形成于未由氧化物层38'覆盖的底部28b及侧壁28c的一部分上。换句话说，掺硼外延层58可直接邻接氧化物层38'的最下端且不与氧化物层38'重叠。可保形地沉积掺硼外延层58，如图6的横截面图中所展示。在一些实施例中，掺硼外延层58的厚度可在约100埃到约200埃的范围内。然而，此并非本公开的限制。
在形成掺硼外延层58之后，可通过大体上相同或类似于上文所执行的蚀刻过程的蚀刻过程去除氧化物层38'，借此去除深沟槽28的侧壁28c上的原生氧化物材料。在一些实施例中，蚀刻过程可包含通过稀释HF溶液的HF浸渍及/或通过其它适合蚀刻剂溶液的浸渍。在从半导体衬底20的前表面20a及深沟槽28的侧壁28c的一部分去除氧化物层38'之后，可暴露原先由氧化物层38'覆盖的此些区域，如图7中所展示。
在图8中，深沟槽28填充有填充材料86以在形成于半导体衬底20内的相邻光敏区域(例如图18的光敏区域110)之间形成DTI结构。填充材料86可不透射入射辐射，而是吸收或反射入射辐射以减轻光学串扰。填充材料86可不具导电性以提供电隔离来减小暗电流。在诸多例项中，填充材料86可包含例如二氧化硅(SiO2)的氧化物。氧化物86的上部分可与深沟槽28的侧壁28c的上部分接触，且氧化物86的下部分可与掺硼外延层58接触。在氧化物填充过程期间，掺硼外延层58的硼可从掺硼外延层58逐渐扩散到半导体衬底20的相邻区域88。因此，依此方式形成掺硼的梯度转变。特定来说，硼掺杂浓度从掺硼外延层58逐渐减小到相邻区域88，且硼掺杂浓度在相邻区域88的最外部分处接近于零。在填充过程之后，半导体衬底20的前表面20a经受平坦化过程(例如CMP)以去除过量填充材料86以产生第一实施例的DTI结构800。
替代地，图8的过程可由根据本公开的第二实施例的图9到图10的过程替换。在图9中，深沟槽28填充有不同于图8的填充材料86的填充材料96。在示范性实施例中，填充材料96可包含多晶硅材料。如图9中所展示，多晶硅96可被回蚀到掺硼外延层58的顶端附近的高度。换句话说，蚀刻过程的深度可为约D2'。因此，产生浅沟槽28'。根据一些示范性实施例，通过干式蚀刻法(其包含(但不限于)感应耦合等离子体(ICP)、变压器耦合等离子体(TCP)、电子回旋共振(ECR)、反应性离子蚀刻(RIE)及其类似者)执行蚀刻过程。处理气体包含(例如)含氟气体(例如SF6、CF4、CHF3、NF3)、含氯气体(例如Cl2)、Br2、HBr、BCl3及/或其类似者。在多晶硅填充过程期间，掺硼外延层58的硼可依大体上相同或类似于图8的方式从掺硼外延层58逐渐扩散到半导体衬底20的相邻区域88。
在图10中，浅沟槽28'填充有不同于多晶硅96的填充材料98。在诸多例项中，填充材料98可大体上相同或类似于填充材料86(即，填充材料98可包含氧化物)。氧化物98可与深沟槽28的侧壁28c的上部分接触，且多晶硅96可与掺硼外延层58接触。在填充过程之后，半导体衬底20的前表面20a经受平坦化过程(例如CMP)以去除过量填充材料98而导致第二实施例的DTI结构1000。
替代地，图4到图10的过程可由根据本公开的第三实施例的图11到图15的过程替换。图11绘示氮化物层68的形成。根据本公开的一些实施例，氮化物层68可由氮化硅(SiN)组成，且可通过例如等离子体增强化学气相沉积(PECVD)或其类似者的低沉积率过程沉积氮化物层68。氮化物层68可经沉积以覆盖半导体衬底20的前表面20a且进一步延伸到深沟槽28中以覆盖深沟槽28的侧壁28c的至少一部分。氮化物层68可为非保形的且可形成围绕深沟槽28的开口28a的外伸形状。半导体衬底20的前表面20a上方的氮化物层68的水平部分处所测量的氮化物层68的厚度T2可在约80埃到约500埃之间的范围内。覆盖深沟槽28的侧壁28c的氮化物层68的厚度可从深沟槽28的开口28a朝向深沟槽28的底面28b逐渐减小，如图11中所展示。在一些实施例中，氮化物层68从半导体衬底20的前表面20a延伸到深度D3。深度D3可在从约1500埃到约3000埃的范围内。
接着，可对半导体衬底20执行掺硼等离子体增强原子层沉积(B:PEALD)以在氮化物层68、深沟槽28的侧壁28c及底面28b上保形地形成掺硼层78，如图12中所展示。在一些实施例中，B:PEALD可由植入过程或等离子体掺杂过程替换。接着，执行驱入过程，借此掺硼层78中的硼通过热活化扩散到半导体衬底20的相邻区域80，如图13中所展示。因此，依此方式形成掺杂硼的梯度转变。特定来说，硼掺杂浓度从掺硼层78逐渐减小到相邻区域80，且硼掺杂浓度在相邻区域80的最外部分处接近于零。由于硼不穿透氮化物层68，所以相邻区域80的顶部大体上比半导体衬底20的前表面20a低深度D3。
在驱入过程之后，可通过大体上相同或类似于上文为了去除深沟槽28的侧壁28c上的原生氧化物材料所执行的蚀刻过程的蚀刻过程去除掺硼层78及氮化物层68。在一些实施例中，蚀刻过程可包含通过稀释HF/H3PO4溶液的HF/H3PO4浸渍及/或通过其它适合蚀刻剂溶液的浸渍。在从半导体衬底20的前表面20a及深沟槽28的侧壁28c去除掺硼层78及氮化物层68之后，可暴露原先由掺硼层78及氮化物层68覆盖的此些区域，如图14中所展示。
在图15中，深沟槽28填充有填充材料74以在形成于半导体衬底20内的相邻光敏区域(例如图18的光敏区域110)之间形成边界。在诸多例项中，填充材料74可包含例如二氧化硅(SiO2)的氧化物。在填充过程之后，半导体衬底20的前表面20a经受平坦化过程(例如CMP)以去除过量填充材料74而导致第三实施例的DTI结构1500。
替代地，图15的过程可由根据本公开的第四实施例的图16到图17的过程替换。在图16中，深沟槽28填充有不同于图15的填充材料74的填充材料72。在示范性实施例中，填充材料72可包含多晶硅材料。如图16中所展示，多晶硅72可被回蚀到相邻区域80的顶端附近的高度。换句话说，蚀刻过程的深度可为约D3。因此，产生浅沟槽28'。根据一些示范性实施例，通过干式蚀刻法执行蚀刻过程。
在图17中，浅沟槽28'填充有不同于多晶硅72的填充材料70。在诸多例项中，填充材料70可大体上相同或类似于填充材料74(即，填充材料70可包含氧化物)。氧化物70可与深沟槽28的侧壁28c的上部分接触，且多晶硅72可与相邻区域80接触。在填充过程之后，半导体衬底20的前表面20a经受平坦化过程(例如CMP)以去除过量填充材料70而导致第四实施例的DTI结构1700。
图18绘示根据本公开的各种实施例的FSI图像传感器芯片1800的横截面图。参考图18，FSI图像传感器芯片1800包含光敏区域110。相邻光敏区域110由DTI结构104分离。DTI结构104从半导体衬底20的前表面20a延伸到半导体衬底20中。在FSI图像传感器芯片1800中，互连结构124可形成于光敏区域110及DTI结构104上方且包含多个介电层中的多个金属线及通路。彩色滤光器217及微透镜218可形成于互连结构124上方且分别对准于光敏区域110。在FSI图像传感器芯片1800中，光115从前表面20a投射到光敏区域110。DTI结构104可包含根据本公开的各种实施例的DTI结构800、1000、1500或1700。
本公开的一些实施例提供一种半导体结构。所述半导体结构包含：半导体衬底，其具有前表面及背向所述前表面的后表面；填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。
本公开的一些实施例提供一种半导体结构。所述半导体结构包含：半导体衬底，其具有第一表面及背向所述第一表面的第二表面；隔离结构，其从所述第一表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述隔离结构包含上部分及下部分，所述上部分及所述下部分与所述半导体衬底接触；及区域，其在所述半导体衬底中具有掺杂浓度的梯度转变，所述区域邻接所述隔离结构的所述下部分且不邻接所述隔离结构的所述上部分。
本公开的一些实施例提供一种制造半导体结构的方法。所述方法包含：蚀刻半导体衬底以形成从所述半导体衬底的前表面延伸到所述半导体衬底中的沟槽；将氧化物层沉积于所述半导体衬底上以覆盖所述前表面及所述沟槽的侧壁的一部分；将外延层沉积于所述沟槽的暴露侧壁上；去除所述氧化物层；及使填充材料填充于所述沟槽中。
上文已概述若干实施例的特征，使得所属领域的技术人员可较佳理解本公开的方面。所属领域的技术人员应了解，其可易于将本公开用作用于设计或修改用于实施相同目的及/或达成本文中所引入的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员还应认知，此些等效构建不应背离本公开的精神及范围，且其可在不背离本公开的精神及范围的情况下对本文作出各种改变、置换及更改。
符号说明
20 半导体衬底
20a 前表面
20b 后表面
22 衬垫层
24 掩模层
26 光致抗蚀剂
28 深沟槽
28' 浅沟槽
28a 开口
28b 底面
28c 侧壁
38 氧化物层
38' 氧化物层
58 掺硼外延层
68 氮化物层
70 填充材料/氧化物
72 填充材料/多晶硅
74 填充材料
78 掺硼层
80 相邻区域
86 填充材料/氧化物
88 相邻区域
96 填充材料/多晶硅
98 填充材料/氧化物
104 深沟槽隔离(DTI)结构
110 光敏区域
115 光
124 互连结构
217 彩色滤光器
218 微透镜
800 DTI结构
1000 DTI结构
1500 DTI结构
1700 DTI结构
1800 前照式(FSI)图像传感器芯片
D1 深度
D2 深度
D2' 深度
D3 深度
T1 厚度
T1' 厚度
T2 厚度
W1 宽度
α 角度

Claims (10)

1.一种半导体结构，其包括：
半导体衬底，其具有前表面及背向所述前表面的后表面；
填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及
外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。
2.根据权利要求1所述的半导体结构，其中所述外延层包括硼，且所述半导体结构进一步包括在所述半导体衬底中具有硼掺杂浓度的梯度转变的区域，所述区域邻接所述外延层。
3.根据权利要求1所述的半导体结构，其中所述填充材料的横截面图的纵横比是在约20到约100的范围内。
4.根据权利要求1所述的半导体结构，其中所述填充材料的深度与所述填充材料的所述上部分的深度的比率是在约10到约70的范围内。
5.根据权利要求1所述的半导体结构，其中所述填充材料的所述上部分包含第一填充材料，且所述填充材料的所述下部分包含不同于所述第一填充材料的第二填充材料。
6.根据权利要求5所述的半导体结构，其中所述第一填充材料包含氧化物，且所述第二填充材料包含多晶硅。
7.根据权利要求1所述的半导体结构，其中所述填充材料的所述上部分包含第一填充材料，且所述填充材料的所述下部分包含大体上相同于所述第一填充材料的第二填充材料。
8.根据权利要求7所述的半导体结构，其中所述第一填充材料及所述第二填充材料包含氧化物。
9.一种半导体结构，其包括：
半导体衬底，其具有第一表面及背向所述第一表面的第二表面；
隔离结构，其从所述第一表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述隔离结构包含上部分及下部分，所述上部分及所述下部分与所述半导体衬底接触；及
区域，其在所述半导体衬底中具有掺杂浓度的梯度转变，所述区域邻接所述隔离结构的所述下部分且不邻接所述隔离结构的所述上部分。
10.一种制造半导体结构的方法，其包括：
蚀刻半导体衬底以形成从所述半导体衬底的前表面延伸到所述半导体衬底中的沟槽；
将氧化物层沉积于所述半导体衬底上以覆盖所述前表面及所述沟槽的侧壁的一部分；
将外延层沉积于所述沟槽的暴露侧壁上；
去除所述氧化物层；及
使填充材料填充于所述沟槽中。
CN201810749873.0A 2017-11-17 2018-07-10 半导体结构和半导体结构制造方法 Active CN109801931B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762587888P 2017-11-17 2017-11-17
US62/587,888 2017-11-17
US15/903,560 US10658409B2 (en) 2017-11-17 2018-02-23 Semiconductor structure and method of manufacturing the same
US15/903,560 2018-02-23

Publications (2)

Publication Number Publication Date
CN109801931A true CN109801931A (zh) 2019-05-24
CN109801931B CN109801931B (zh) 2021-09-21

Family

ID=66532570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810749873.0A Active CN109801931B (zh) 2017-11-17 2018-07-10 半导体结构和半导体结构制造方法

Country Status (4)

Country Link
US (2) US10658409B2 (zh)
KR (1) KR102193513B1 (zh)
CN (1) CN109801931B (zh)
TW (1) TWI681567B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518030A (zh) * 2019-09-24 2019-11-29 德淮半导体有限公司 半导体装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018181910A (ja) * 2017-04-04 2018-11-15 浜松ホトニクス株式会社 光半導体装置の製造方法
US10672934B2 (en) * 2017-10-31 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN107946335B (zh) * 2017-12-22 2020-10-27 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
US10658410B2 (en) * 2018-08-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor having improved full well capacity and related method of formation
US11101342B1 (en) * 2020-02-10 2021-08-24 Texas Instruments Incorporated Deep trench intersections
US12015042B2 (en) 2020-02-21 2024-06-18 Applied Materials, Inc. Structure and material engineering methods for optoelectronic devices signal to noise ratio enhancement
US11817469B2 (en) * 2021-05-13 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Light absorbing layer to enhance P-type diffusion for DTI in image sensors
WO2023140838A1 (en) * 2022-01-20 2023-07-27 Applied Materials, Inc. Methods for forming deep trench isolation structures
WO2023140839A1 (en) * 2022-01-20 2023-07-27 Applied Materials, Inc. Methods for forming trench structures in substrates

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281259A (zh) * 1999-07-14 2001-01-24 国际商业机器公司 提高半导体集成电路器件中深沟槽电容的集成方案
US20080102557A1 (en) * 2006-10-27 2008-05-01 Dae-Woong Kim Method of forming an isolation layer and method of manufacturing an image device using the same
CN102347339A (zh) * 2010-07-21 2012-02-08 索尼公司 半导体装置、固态成像装置及其制造方法以及电子设备
CN103855002A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 一种超级结深沟槽填充工艺方法
CN105895514A (zh) * 2016-04-21 2016-08-24 格科微电子（上海）有限公司 图像传感器芯片的形成方法
CN106981495A (zh) * 2016-01-15 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
US20170330906A1 (en) * 2016-05-13 2017-11-16 Semiconductor Components Industries, Llc Image sensors with symmetrical imaging pixels

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406179B1 (ko) * 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법
KR20040002137A (ko) 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자의 제조방법
TW562269U (en) * 2003-03-12 2003-11-11 Hon Hai Prec Ind Co Ltd Cable end connector assembly
KR100660338B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
TWI462295B (zh) * 2011-11-15 2014-11-21 Anpec Electronics Corp 溝渠型功率電晶體元件及其製作方法
US9673244B2 (en) * 2012-03-08 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor isolation region and method of forming the same
US20130320429A1 (en) * 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill
US9230861B2 (en) * 2012-10-09 2016-01-05 TELEFUNKEN Semiconductors AMERICA LLC Method of forming a backside contact structure having selective side-wall isolation
US8975155B2 (en) 2013-07-10 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US9406710B2 (en) 2013-11-11 2016-08-02 United Microelectronics Corp. Semiconductor device and manufacturing method of the same
US9673084B2 (en) * 2014-12-04 2017-06-06 Globalfoundries Singapore Pte. Ltd. Isolation scheme for high voltage device
US9559134B2 (en) * 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
KR102368573B1 (ko) * 2015-01-14 2022-03-02 삼성전자주식회사 이미지 센서
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
US9659989B1 (en) * 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation
US10355072B2 (en) * 2017-02-24 2019-07-16 Globalfoundries Singapore Pte. Ltd. Power trench capacitor compatible with deep trench isolation process
US10872918B2 (en) * 2017-03-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Optical isolation structure for reducing crosstalk between pixels and fabrication method thereof
US10825853B2 (en) * 2017-11-09 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor device with deep trench isolations and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1281259A (zh) * 1999-07-14 2001-01-24 国际商业机器公司 提高半导体集成电路器件中深沟槽电容的集成方案
US20080102557A1 (en) * 2006-10-27 2008-05-01 Dae-Woong Kim Method of forming an isolation layer and method of manufacturing an image device using the same
CN102347339A (zh) * 2010-07-21 2012-02-08 索尼公司 半导体装置、固态成像装置及其制造方法以及电子设备
CN103855002A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 一种超级结深沟槽填充工艺方法
CN106981495A (zh) * 2016-01-15 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
CN105895514A (zh) * 2016-04-21 2016-08-24 格科微电子（上海）有限公司 图像传感器芯片的形成方法
US20170330906A1 (en) * 2016-05-13 2017-11-16 Semiconductor Components Industries, Llc Image sensors with symmetrical imaging pixels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518030A (zh) * 2019-09-24 2019-11-29 德淮半导体有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20200243582A1 (en) 2020-07-30
KR102193513B1 (ko) 2020-12-22
US11374046B2 (en) 2022-06-28
CN109801931B (zh) 2021-09-21
TW201924079A (zh) 2019-06-16
US10658409B2 (en) 2020-05-19
US20190157322A1 (en) 2019-05-23
TWI681567B (zh) 2020-01-01
KR20190056999A (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
CN109801931A (zh) 半导体结构和半导体结构制造方法
CN106486412B (zh) 深沟槽隔离及其形成方法
CN105336571B (zh) 自对准多重图形掩膜的形成方法
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
CN112397541B (zh) 背照式图像传感器的制造方法
CN105006447B (zh) 半导体器件的制造方法
US11018218B2 (en) Narrow gap device with parallel releasing structure
CN107403787A (zh) 金属隔离栅的形成方法
CN110233097B (zh) 半导体器件的形成方法
US10192777B2 (en) Method of fabricating STI trench
US7541255B2 (en) Method for manufacturing semiconductor device
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN108091553B (zh) 掩模图形的形成方法
TWI786490B (zh) 半導體結構及其形成方法
CN104867860A (zh) 一种浅沟槽隔离结构的制作方法
US20220320155A1 (en) Semiconductor structure and method of manufacturing the same
JP2013089801A (ja) 半導体装置の製造方法
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
JP2550601B2 (ja) 半導体装置の製造方法
US12074059B2 (en) Semiconductor arrangement and method of making
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100897958B1 (ko) 반도체 장치의 소자 분리막 및 이의 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR19990076328A (ko) 반도체장치의 소자 격리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant